JPH0779221B2

JPH0779221B2 - チップ型圧電素子

Info

Publication number: JPH0779221B2
Application number: JP62108121A
Authority: JP
Inventors: 敏彦橘▲高▼; 陽安藤; 行雄坂部
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1987-04-30
Filing date: 1987-04-30
Publication date: 1995-08-23
Anticipated expiration: 2010-08-23
Also published as: US4876476A; JPS63274206A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、発振子、フィルタ、トラップ、ディスクリ
ミネータ、等の厚み縦振動または厚みすべり振動を利用
する、たとえばエネルギ閉込め型の圧電素子に関するも
ので、特に、一体焼結した圧電性セラミックを備える素
子本体を有するチップ型圧電素子に関するものである。

［従来の技術］圧電性セラミックからなる単板を素子本体とし、その両
面に電極を形成した圧電素子において、たとえば10MHz
の共振周波数を得ようとするとき、単板の厚みは200μ
ｍ程度となってしまう。そのため、機械的強度が低く、
そのままでは、取扱いが困難である。これを解決するた
め、樹脂ディップを施したり、パッケージングしたりし
ているが、これらの場合には、電極にリード端子を取付
けなければならなず、部品の大きさが増し、また、実装
時の高さ等の寸法も大きくなる。

上述した従来技術の問題点を解決し得るものとして、第
７図に示すような構造のチップ型圧電素子が提案されて
いる（たとえば、特開昭59−172821号公報）。第７図に
示した圧電素子は、一体焼結したセラミックからなる素
子本体１を備え、その内部には、たとえば１対の励振用
電極２および３が互いに対向するように設けられてい
る。励振用電極２および３は、それぞれ、素子本体１の
外部に形成された外部電極４および５に電気的に接続さ
れた状態とされる。

素子本体１を構成するセラミックには圧電性が付与され
ていて、外部電極４および５から駆動電圧が印加された
とき、励振用電極２および３間に挾まれた部分が所定の
周波数で振動する。このような振動の漏れを防止するた
め、励振用電極２および３のそれぞれの、振動部分と反
対側には、空洞６および７が形成される。

この第７図に示したチップ型圧電素子によれば、素子本
体１全体に対しては比較的厚みをもたすことができるの
で、機械的強度に関しては十分高いものを得ることがで
きる。また、空洞６および７の存在により、振動が素子
本体１の外表面にまで漏れることが防止されるので、チ
ップの状態のまま、直接、プリント回路基板等へ実装す
ることが可能となる。したがって、部品自体の寸法が小
さいままでの取扱いが可能となるとともに、実装状態に
おける高さ寸法等も小さくすることができる。

［発明が解決しようとする問題点］しかしながら、第７図に示したチップ型圧電素子は、以
下に述べるような致命的な欠点を有している。すなわ
ち、当該チップ型圧電素子における共振周波数は、対を
なす励振用電極２および３間の距離によって決まるが、
このような距離は、素子本体１を得るための焼成段階に
おいて既に決定されてしまう。そのため、一旦、チップ
型圧電素子を得た後において、共振周波数の調整、たと
えば微調整を行なうことは、全く不可能である。

そこで、この発明は、一体焼結したセラミックからなる
素子本体を備えるにもかかわらず、後での周波数調整が
可能なチップ型圧電素子を提供しようとするものであ
る。

［問題点を解決するための手段］この発明は、一体焼結したセラミックからなる素子本体
を備え、少なくとも１対の励振用電極が前記素子本体の
一部を挾んだ状態で対抗するように設けられ、前記素子
本体の少なくとも前記一部に圧電性が付与され、それに
よって前記一部が振動部分とされた、チップ型圧電素子
であって、上述した技術的課題を解決するため、この発
明では、次のような構成が採用される。

すなわち、この発明は、前記対をなす励振用電極のう
ち、少なくとも一方の励振用電極を前記素子本体内に位
置させるとともに、当該励振用電極の、前記振動部分と
反対側にのみ空洞を形成したことを特徴とするものであ
る。

［発明の作用および効果］この発明によれば、対をなす励振用電極のうち、一方の
励振用電極にのみ関連して空洞が形成されるにすぎな
い。空洞が形成されない側にある励振用電極自身および
／または当該励振用電極の、振動部分と反対側に位置す
る薄いセラミックの部分は、振動部分の一部として一体
に振動する。したがって、このような空洞が形成されな
い側にある励振用電極および／または素子本体の一部に
関連して、たとえば、研摩または質量負荷を加えること
を行なえば、共振周波数に影響が及ぼされ、したがっ
て、周波数の調整、たとえば微調整を容易に行なうこと
ができる。

また、この発明に係るチップ型圧電素子は、そのまま、
プリント回路基板等の上に実装することができる。した
がって、実装状態における高さ寸法の低減を図ることが
できるとともに、寸法の小さなチップ型圧電素子を得る
ことができる。

また、第７図の従来技術が、圧電性セラミックの単板を
用いた圧電素子に対して改善した種々の利点は、この発
明に係るチップ型圧電素子においても、そのまま保有す
ることはもちろんである。

なお、空洞が形成されていない側の励振用電極は、表面
からの距離が大きくなると、圧電素子の共振特性が劣化
する。このため、好ましくは、前記対をなす励振用電極
は、素子本体の厚み方向の一方側に片寄せられて位置す
るようにされる。このような構成を採用することによ
り、空洞が形成されない側にある励振用電極を、素子本
体の表面またはその近傍に位置させることができ、圧電
素子の共振特性を劣化させることがない。

［実施例］この発明の第１の実施例が第１図および第２図に示され
ている。

これらの図示に示したチップ型圧電素子は、たとえばPZ
T系セラミックを一体焼結して得られた素子本体11を備
える。素子本体11の内部に埋込まれた状態で、１対の励
振用電極12および13が、素子本体11の一部を挾んだ状態
で対向するように設けられる。励振用電極12および13
は、第２図に点線で示すように、たとえば円形のパター
ンを有している。なお、第２図において、対をなす励振
用電極12および13が互いにずれて図示されているのは、
これら２つの電極12および13を区別して図示するための
便宜にすぎず、実際には、電極12および13は、互いに同
じ大きさおよび形状であり、かつ、素子本体11の厚み方
向に見たとき、ほぼ一致した状態で重なり合っている。

励振用電極12および13は、それぞれ、細いストリップ状
に延びる部分を備える引出部14および15を介して、素子
本体１の端面にまで引出され、ここで、外部電極16およ
び17に電気的に接続される。

励振用電極12および13は、第１図から明らかなように、
素子本体11の厚み方向の一方側に片寄せられて位置して
いる。これら電極12および13のうち、素子本体11のより
内部に位置する電極12の上方には、空洞18が形成され
る。この空洞18は、対をなす励振用電極12および13間に
形成される振動部分19からの振動の漏れを防止するよう
に機能する。なお、このような空洞は、一方の励振用電
極にのみ関連して設けられていることに注目すべきであ
る。

以上述べたようなチップ型圧電素子を得るためには、た
とえば、次のような方法が採用される。

まず素子本体11を得るため、少なくとも、励振用電極12
および13ならびに引出部14および15となるべき白金等の
金属ペーストを所定のパターンで印刷したセラミックグ
リーンシートならびに空洞18を与えるべきカーボンまた
は有機物粉末を含むペーストを印刷するか有機物シート
を載せたセラミックグリーンシートを含む、複数枚のセ
ラミックグリーンシートが用意される。これらを、所定
の順序で積層し、その後、圧力を加えて、セラミックグ
リーンシート間の密着性を高める。たとえば、PZT系セ
ラミックを用いる場合、上述した積層体は、1200〜1300
℃の温度で焼成される。この焼成段階において、空洞18
を得るために積層体内に存在していた材料は、燃焼等に
より飛散し、空洞18が所望のごとく形成される。このよ
うにして、一体焼結したセラミックからなる素子本体11
が得られる。

次に、素子本体11の両端部には、たとえば銀等の金属ペ
ーストが付与され、焼付けられることにより、外部電極
16および17が形成される。

次に、素子本体11を構成するセラミックに対して分極処
理が施される。この分極処理にあたり、たとえば導電性
ペイントからなる電極が素子本体11の上下主表面上に一
時的に形成される。そして、これら電極を介して、所定
の電圧が、所定の時間、加熱下かつオイル中において印
加され、それによって素子本体11の厚み方向に分極処理
が施される。分極処理後には、上述した導電性ペイント
からなる分極用の電極は、溶剤で洗浄するかエッチング
することにより、除去される。なお、分極用電極を素子
本体11に直接付与することなく導電性ゴム等の弾力性の
ある１対の電極を用い、これら電極間に素子本体11を挾
んで分極処理を行なってもよい。また、素子本体11全体
が分極処理されるのではなく、対をなす励振用電極12お
よび13間に挾まれた部分のみに圧電性が付与されていて
もよい。

このようにして得られたチップ型圧電素子は、所望の共
振周波数を有しているかどうかを確認するため、共振周
波数の測定が行なわれる。このとき、共振周波数が所望
の値より低い場合には、第１図に“20"で示した領域等
において、素子本体11の一部表面を除去することが行な
われる。この除去部分20のたとえば深さを選ぶことによ
り、所望のごとく共振周波数を上昇させることができ
る。除去部分20の形成は、通常のラップ研摩、サンドブ
ラスト、ケミカルエッチング、等を適用することができ
る。

逆に、測定した共振周波数が、所望の値より高い場合に
は、第３図に示すように、素子本体11の表面上に、質量
負荷21を付与すればよい。質量負荷21としては、たとえ
ば樹脂等を用いることができ、このような樹脂等は、た
とえば塗布により形成される。

以上述べた実施例では、励振用電極12および13が、とも
に、素子本体11内に埋込まれた状態で存在しているた
め、極めて優れた耐湿性を発揮することになる。

第４図には、この発明の第２の実施例が示されている。
この第２の実施例は、前述した第１図の実施例と機能的
に共通する要素がそのまま含まれているので、第４図に
おいて、対応の要素には、第１図に示した参照番号に添
字“a"を付し、それによって、重複する説明は省略す
る。

この第２の実施例における、第１の実施例と相違する点
は、下側にある励振用電極13aおよびそれに連なる引出
部15aが、素子本体11aの表面に露出していることであ
る。また、空洞18aは、上側の励振用電極12aと接した状
態で形成されている。その他の点は、第１の実施例と実
質に同様である。

第２の実施例において、励振用電極13aが素子本体11aか
ら露出して形成されているとき、たとえば、この励振用
電極13aの一部を削り取ることによっても周波数調整を
行なうことができる。また、第３図に示したような質量
負荷21を付与する場合には、励振用電極13aの上に付与
することになるが、この場合には、質量負荷が励振用電
極13aを保護する機能も果たすことになる。

なお、空洞18aの形成位置に関しては、第１図に示した
空洞18のような形成位置をとる場合に比べて、実質的な
差異は生じない。

この発明の第３の実施例が、第５図および第６図に示さ
れている。この第３の実施例は、エネルギ閉込め型多重
モードフィルタを表わしている。

上述のようにフィルタを構成するチップ型圧電素子は、
一体焼結したセラミックからなる素子本体31を備え、そ
の内部には、入力側、出力側およびアース側のそれぞれ
の励振用電極32,33および34が形成される。アース側の
励振用電極34は、入力側および出力側の励振用電極32お
よび33とそれぞれ対向している。入力側の励振用電極32
は、引出部35を介して、素子本体31の端面にまで引出さ
れ、ここで、入力側の外部電極36と電気的に接続され
る。また、出力側の励振用電極33は、引出部37を介し
て、素子本体31のもう一方の端面にまで引出され、ここ
で出力側の外部電極38と電気的に接続される。また、ア
ース側の励振用電極34は、引出部39を介して、素子本体
31の側面にまで引出され、ここでアース側の外部電極40
と電気的に接続される。このフィルタを構成するチップ
型圧電素子は、励振用電極32および33のそれぞれと励振
用電極34との各間に励動部分41および42が形成される
が、励振用電極32および33の、振動部分41および42と反
対側にのみ空洞43が形成されている。

この第３の実施例において、周波数調整を行なう場合に
は、アース側の励振用電極34が位置する側にある素子本
体31の表面に対して、研摩等を適用するか、また、質量
負荷を付与することが行なわれる。

以上、この発明を、第１ないし第３の実施例に関連して
説明したが、この発明は、これら実施例として説明され
たチップ型圧電素子のように、厚み縦振動を利用するも
のに限らず、厚みすべり振動を利用するものにも適用す
ることができる。

また、励振用電極のパターンは、図示した円形または長
方形に限らず、その他任意の形状であってもよい。

また、この発明は、発振子、フィルタ、トラップ、ディ
スクリミネータ等の圧電共振を利用する素子全般に適用
することができる。

【図面の簡単な説明】

第１図は、この発明の第１の実施例を示す断面図であ
り、第２図の線Ｉ−Ｉに沿う断面を表わしている。第２
図は、第１図のチップ型圧電素子の平面図である。第３
図は、第１図のチップ型圧電素子に質量負荷21を付与し
た状態を示す断面図である。第４図は、この発明の第２の実施例を示す断面図であ
り、第１図に相当する図である。第５図は、この発明の第３の実施例を示す断面図であ
り、第６図の線Ｖ−Ｖに沿う断面が示されている。第６
図は、第５図のチップ型圧電素子の平面図である。第７図は、従来のチップ型圧電素子の断面図である。図において、11,11a,31は素子本体、12,12a,13,13a,32,
33,34は励振用電極、18,18a,13は空洞、19,19a,41,42は
振動部分である。

Claims

【特許請求の範囲】

【請求項１】一体焼結したセラミックからなる素子本体
を備え、少なくとも１対の励振用電極が前記素子本体の
一部を挾んだ状態で対抗するように設けられ、前記素子
本体の少なくとも前記一部に圧電性が付与され、それに
よって前記一部が振動部分とされた、チップ型圧電素子
において、前記対をなす励振用電極のうち、少なくとも一方の励振
用電極を前記素子本体内に位置させるとともに、当該励
振用電極の、前記振動部分と反対側にのみ空洞を形成し
たことを特徴とする、チップ型圧電素子。
【請求項２】前記対をなす励振用電極は、前記素子本体
の厚み方向の一方側に片寄せられて位置する、特許請求
の範囲第１項記載のチップ型圧電素子。