JPH0779124A - ゲインコントロールアンプ回路 - Google Patents

Abstract

(57)【要約】 【目的】 複写機やファクシミリ等の信号処理回路にお
いて、原稿の背景色等を信号の基準レベルとするように
動作するゲインコントロールアンプ回路を得る。 【構成】 信号入力端子１にその入力が接続されたゲイ
ンコントロールアンプ２と、ゲインコントロールアンプ
２の出力にその入力が接続されたアナログ・ディジタル
変換回路３と、アナログ・ディジタル変換回路３のオー
バーフロー信号の値に応じてアップカウントまたはダウ
ンカウントを行なうアップダウンカウンタ５と、前記オ
ーバーフロー信号の値に応じて異なる周期のパルスを発
生し、その出力がアップダウンカウンタ５のクロック信
号入力端子に接続されているパルス発生回路４と、前記
アップダウンカウンタの出力がその入力に接続され、そ
の出力が前記ゲインコントロールアンプ２に接続されて
いるディジタル・アナログ変換回路６とを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ファクシミリ等のア
ナログ信号処理に用いられるゲインコントロールアンプ
回路に関するものである。

【０００２】

【従来の技術】従来のファクシミリ等で行われていたゲ
インコントロールは、まず原稿を読む前に基準の白板等
を読み、その信号レベルによってゲインコントロールア
ンプにゲインコントロールをかけていた。

【０００３】図５はこの従来のファクシミリ等における
原稿読取り部の構成を示す図である。図において、５１
は書画が記入された原稿、５２はこの原稿５１を照明す
る光源、５３はこの光源５２により照明された原稿５１
に記入された画像を１ライン毎に光電変換して読み取る
ＣＣＤラインセンサ、５４はこのＣＣＤラインセンサ５
３により光電変換して得られたアナログ信号を処理する
アナログ信号処理回路、５５はこのアナログ信号処理回
路５４の出力をＡ／Ｄ変換するＡ／Ｄ変換回路、５６は
このＡ／Ｄ変換回路５５によりＡ／Ｄ変換されたディジ
タル信号を処理するディジタル処理部である。

【０００４】次に動作について説明する。光源５２によ
って照明された原稿５１面の情報はＣＣＤラインセンサ
５３により１ラインずつ読み取られ、逐次光電変換され
て画像の濃淡に応じたアナログ信号に変換される。この
アナログ信号はアナログ信号処理回路５４に入力され、
所定のアナログ信号処理がなされた後、Ａ／Ｄ変換回路
５５によってディジタル信号に変換される。このディジ
タル信号はディジタル処理回路５６において、照明光の
不均一による画像の濃淡を補正する等の処理が行なわ
れ、外部に出力される。

【０００５】また、図６はこの図５のアナログ信号処理
回路の内部構成を示す図である。この図６において、５
４１ないし５４３は図５のアナログ信号処理回路５４の
内部構成の一例を示すもので、５４１は図５のＣＣＤラ
インセンサ５４からのアナログ信号をサンプルホールド
するサンプルホールド回路、５４２はこのサンプルホー
ルド回路５４１の出力を増幅するゲインコントロールア
ンプ、５４３はこのゲインコントロールアンプ４４２の
出力をクランプして図５のＡ／Ｄ変換回路５５に出力す
るクランプ回路である。なお、ＣＣＤラインセンサ５４
の出力は実際にはある信号レベルからマイナス方向に出
力されるが、この図６ではこれを反転させたものを示し
ている。

【０００６】次に動作について説明する。図５の原稿５
１を読み取ったＣＣＤラインセンサ５３の出力信号をサ
ンプルホールド回路５４１でサンプル・ホールドし、画
素成分だけを取り出す。次にそのサンプルホールド回路
５４１の出力信号を、図５のＡ／Ｄ変換回路５５に入力
するのに最適な大きさとなるようにゲインコントロール
し、黒レベルクランプ回路５４３により、その黒レベル
Ｌを図中破線で示した基準となるグランドレベル等に等
しくなるようにクランプをかけ、後段のＡ／Ｄ変換回路
５５に出力する。

【０００７】この従来のゲインコントロールアンプを用
いた原稿読取り部は、以上のように構成されており、フ
ァクシミリ等のＣＣＤ等が、原稿を読む前に、まず基準
白板等を読み、その時の信号レベルを基準レベルとして
その値が最大値となるように信号処理系のゲインコント
ロールをかけていた。

【０００８】

【発明が解決しようとする課題】従来のファクシミリ等
の原稿読み取り部は以上のように構成されているので、
読み込む原稿が白でないような場合、すなわち、原稿に
色が付いている場合、文字の部分とその背景との信号の
大きさの差が小さくなり、文字と背景との区別がつきに
くくなることがあるという問題があった。

【０００９】この発明は、上記のような問題点を解消す
るためになされたもので、原稿の背景色を基準としての
文字等の信号レベルを得ることができるゲインコントロ
ールアンプ回路を得ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係るゲインコ
ントロールアンプ回路は、アナログ信号が入力されるゲ
インコントロールアンプと、このゲインコントロールア
ンプの出力がその信号入力端に接続されたアナログ・デ
ィジタル変換回路と、ゲインコントロールアンプのゲイ
ンコントロール信号入力端子にそのアナログ信号出力が
接続されたディジタル・アナログ変換回路と、このディ
ジタル・アナログ変換回路のディジタル信号入力端子に
その信号出力が接続され、アナログ・ディジタル変換回
路のオーバーフロー信号の値に応じてアップカウントま
たはダウンカウントを行なうアップダウンカウンタと、
このアップダウンカウンタのカウントクロック入力端子
にその信号出力が接続され、アナログ・ディジタル変換
回路のオーバーフロー信号の値に応じて異なる周期のパ
ルスを発生するパルス発生回路とを設けることにより、
原稿の背景色が基準となるようにゲインコントロールを
かけるようにしたものである。

【００１１】また、この発明に係るゲインコントロール
アンプ回路は、アナログ信号が入力されるゲインコント
ロールアンプと、このゲインコントロールアンプの出力
と基準電圧とを比較するコンパレータと、ゲインコント
ロールアンプのゲインコントロール信号入力端子にその
アナログ信号出力が接続されたディジタル・アナログ変
換回路と、このディジタル・アナログ変換回路のディジ
タル信号入力端子にその信号出力が接続され、コンパレ
ータの比較結果信号の値に応じてアップカウントまたは
ダウンカウントを行なうアップダウンカウンタと、この
アップダウンカウンタのカウントクロック入力端子にそ
の信号出力が接続され、コンパレータの比較結果信号の
値に応じて異なる周期のパルスを発生するパルス発生回
路とを設けることにより、原稿の背景色が基準となるよ
うにゲインコントロールをかけるようにしたものであ
る。

【００１２】

【作用】この発明におけるゲインコントロールアンプ回
路は、以上のように構成されており、アナログ・ディジ
タル変換回路のオーバーフロー信号の値に応じてパルス
発生回路で発生するパルスの周期を変更し、そのパルス
をアップダウンカウンタでカウントしてこれをディジタ
ル・アナログ変換し、そのディジタル・アナログ変換結
果を制御信号としてゲインコントロールアンプのゲイン
を制御するようにしたので、原稿の背景色の信号レベル
が最大となるようにゲインコントロールがかかる。

【００１３】また、この発明におけるゲインコントロー
ルアンプ回路は、以上のように構成されており、ゲイン
コントロールアンプ回路の出力と基準電圧をコンパレー
タで比較し、その比較結果の値に応じてパルス発生回路
で発生するパルスの周期を変更し、そのパルスをアップ
ダウンカウンタでカウントしてこれをディジタル・アナ
ログ変換し、そのディジタル・アナログ変換結果を制御
信号としてゲインコントロールアンプ回路のゲインを制
御するようにしたので、原稿の背景色の信号レベルが最
大となるようにゲインコントロールがかかる。

【００１４】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるゲインコントロ
ールアンプ回路を示す。図１において、１はゲインコン
トロールアンプ回路に入力すべきアナログ信号が入力さ
れる信号入力端子、２はその入力が信号入力端子１に接
続されているゲインコントロールアンプであり、ゲイン
コントロール端子に電圧が印加されることにより、その
電圧に応じてゲインがコントロールされる。また、３は
前記ゲインコントロールアンプ２の出力が入力され、こ
の入力アナログ信号をディジタル信号に変換するアナロ
グ・ディジタル変換回路であり、その入力レンジ幅より
大きなアナログ信号が入力された時にはオーバーフロー
信号を出力する。４は前記アナログ・ディジタル変換回
路３のオーバーフロー信号出力端子がその入力に接続さ
れているパルス発生回路であり、オーバーフロー信号が
Ｈｉの時にはＬｏの時に比べ短い周期のでパルスを発生
する。５はそのクロック信号入力端子に前記パルス発生
回路４の信号出力端子が接続され、アップダウンクロッ
ク信号入力端子に前記アナログ・ディジタル変換回路３
のオーバーフロー信号出力端子が接続されているアップ
ダウンカウンタ、６は前記アップダウンカウンタ５の信
号出力端子がその信号入力端子に接続され、その信号出
力端子が前記ゲインコントロールアンプ２のゲインコン
トロール端子に接続されているディジタル・アナログ変
換回路である。

【００１５】図２はこの図１の各部の波形を示す図であ
り、図２(b) は図２(a) の時間経過を省略して示した図
である。また、図３は図１のパルス発生回路の回路構成
を示す図である。図において、４２０はアナログ・ディ
ジタル変換回路３のオーバーフロー信号が入力されるＡ
／Ｄオーバーフロー入力端子、４０１はアノードがこの
入力端子４２０に接続されたダイオード、４０２はカソ
ードがこの入力端子４２０に接続されたダイオード、４
０３，４０４は一端が共通接続され他端がそれぞれダイ
オード４０１のカソードおよびダイオード４０２のアノ
ードに接続された抵抗、４０５はこの抵抗４０３，４０
４の共通接続点と接地間に接続された容量、４０６，４
０７，４０８および４０９，４１０，４１１はそれぞれ
電源と接地間に直列接続された分圧抵抗、４１４は非反
転入力が抵抗４０３，４０４の共通接続点に、反転入力
が抵抗４１０，４１１の共通接続点に、それぞれ接続さ
れたコンパレータ、４１５は非反転入力が抵抗４０６，
４０７の共通接続点に反転入力が抵抗４０３，４０４の
共通接続点にそれぞれ接続されたコンパレータ、４１７
はコンパレータ４１４，４１５の出力が入力される２入
力ＮＯＲ回路、４２１はこのパルス発生回路の信号出力
端子、４１８は抵抗４０３，４０４の共通接続点と電源
４１９のプラス端子間に接続されインバータ４２２によ
り反転されたＮＯＲ回路４１７の出力により開閉制御さ
れるスイッチ、４２３は抵抗４０３，４０４の共通接続
点とスイッチ４１８との間に挿入された抵抗、４１６は
コンパレータ４０６の出力を反転するインバータ、４０
９は抵抗４０６と並列に接続されインバータ４１６の出
力により開閉制御されるスイッチ、４１３は抵抗４１２
と並列に接続されコンパレータ４１４の出力で開閉制御
されるスイッチである。なお、電源４１９の電位はＥ、
スイッチ４０９がオン, オフの時の抵抗４０６と４０７
の接続点電位をＶ1'，Ｖ1 、スイッチ４１３がオン, オ
ンの時の抵抗４１０と４１１の接続点電位をＶ2', Ｖ2
（但し、Ｖ1 ＜Ｖ1 ' ＜Ｅ＜Ｖ2 ' ＜Ｖ2 ）とする。ま
た、図４は原稿の１ラインとＣＣＤの読み取り信号との
関係を示す図である。

【００１６】次に動作について図１ないし図４を用いて
説明する。図１の信号入力端子１より入力されたアナロ
グ信号はゲインコントロールアンプ２を経て、アナログ
・ディジタル変換回路３に入力され、ディジタル信号に
変換されて信号出力端子７へ出力される。前記アナログ
・ディジタル変換回路３に入力された信号がその入力レ
ンジの上限を示す基準電圧Ref+より低い場合は、アナロ
グ・ディジタル変換回路３はオーバーフロー信号（オー
バーフロー信号が出力されている場合をＨｉ、出力され
ていない場合をＬｏとする）を出力せず、アップダウン
カウンタ５のアップダウン信号入力端子にはＬｏ信号が
入力される。

【００１７】このとき、アップダウンカウンタ５はアッ
プカウンタとなり（このアップダウンカウンタ５はアッ
プダウン信号入力端子がＬｏの時、アップカウンタとな
り、Ｈｉの時、ダウンカウンタとなる）、また、パルス
発生回路４の信号入力端子にもＬｏ信号が入力される。
これにより、パルス発生回路４は図２のオーバーフロー
信号がＬｏの部分における長い周期のパルス発生回路出
力信号が出力され、これが前記アップダウンカウンタ５
の信号入力端子に入力され、そのアップダウンカウンタ
５の出力が長い間隔をおいて徐々に上昇し、このアップ
ダウンカウンタ５の出力がそのアップダウンカウンタの
出力信号ビット数と同数の信号入力を持ったディジタル
・アナログ変換回路６に入力され、このディジタル・ア
ナログ変換回路によりアナログ信号に変換される。そし
てこのアナログ信号が、前記ゲインコントロールアンプ
２のゲインコントロール端子に入力され、信号入力端子
１より入力された信号のゲインを徐々に上昇するように
コントロールする。

【００１８】また、アナログ・ディジタル変換回路３に
入力された信号がアナログ・ディジタル変換回路３の入
力レンジの上限を示す基準電圧Ref+より大きな場合はこ
のアナログ・ディジタル変換回路３よりオーバーフロー
信号が出力され、そのオーバーフロー信号が前記アップ
ダウンカウンタ５のアップダウン信号入力端子およびパ
ルス発生回路４の信号入力端子に入力される。これによ
り、アップダウンカウンタ５はダウンカウンタの設定と
なり、パルス発生回路４の信号出力端子には図２のオー
バーフロー信号がＨｉの部分における短い周期の出力信
号が出力され、これが前記アップダウンカウンタ５の信
号入力端子に入力され、そのアップダウンカウンタ５の
出力が、オーバーフロー信号がＨｉとなっている期間に
おいて急激に減少し、これがディジタル・アナログ変換
回路６によりアナログ信号に変換され、前記ゲインコン
トロールアンプ２のゲインコントロール端子に入力され
て、ゲインを急激に下げる方向にゲインコントロールす
る。

【００１９】このように、本ゲインコントロールアンプ
回路によれば、ＣＣＤからの出力信号が図２(a),(b) に
示すように徐々に増加する場合、そのレベルがアナログ
・ディジタル変換回路３の＋側の基準信号ref+以上にな
ると、アナログ・ディジタル変換回路３からＨｉレベル
のオーバーフロー信号が出力され、これによりパルス発
生回路４からは図２(a),(b) に示すような、オーバーフ
ロー信号がＬｏレベルの場合より短い周期のゲインコン
トロールパルスが出力される。また、このオーバーフロ
ー信号はアップダウンカウンタ５のアップダウンカウン
タ設定端子に入力され、オーバーフロー信号がＨｉレベ
ルの場合はダウンカウンタになるように設定されてい
る。

【００２０】従って、アナログ・ディジタル変換回路３
に入力される信号の大きさがRef+以上であると、アナロ
グ・ディジタル変換回路３の入力は短い周期のゲインコ
ントロールパルスにより急激に低下し、これにより、ア
ナログ・ディジタル変換回路３に入力される信号の大き
さがRef+以下になると長い周期のゲインコントロールパ
ルスにより、Ａ／Ｄ変換器の入力は緩慢に上昇する。

【００２１】ところで、図４(a) に示すように、原稿は
ＣＣＤにより１ラインずつ読み出され、その信号レベル
は通常、白い部分を読み取った場合が大きく、文字等の
黒い部分を読み取った場合に小さい信号がＣＣＤより出
力される。すなわち、通常、背景色の方がその原稿にお
いて大きい信号レベルが出力されるように設定されてい
る。

【００２２】ここで、本実施例では、最初ゲインコント
ロールアンプが最大ゲインとなるように回路定数を設定
しておく。ただし、原稿の黒の部分を白と判断しないよ
うなゲイン設定とする。

【００２３】原稿を１ラインずつ読み取っていく場合、
原稿の最初の部分の信号、即ち、通常は原稿面の左側の
背景色の部分の信号をＡ／Ｄ変換器のref+付近になるよ
うに設定しておく。そして、１ラインを右側に向かって
読み進んでいくとともに長い周期のゲインコントロール
パルスが発生し、これによりゲインコントロールアンプ
２のゲインが増加し、アナログ・ディジタル変換回路３
の入力信号のレベルが徐々に増加していく。そしてこの
レベルがアナログ・ディジタル変換回路３のRef+を越え
ると短い周期のゲインコントロールパルスが発生し、こ
れによりゲインコントロールアンプ２のゲインが急激に
減少する。このためアナログ・ディジタル変換回路３の
入力も急激に減少し、これがアナログ・ディジタル変換
回路３のref+を下回ると、上述のような長い周期のゲイ
ンコントロールパルスが発生し、アナログ・ディジタル
変換回路３の入力信号のレベルがref+に向かって徐々に
上昇する。

【００２４】このように、アナログ・ディジタル変換回
路３の入力がその基準レベルref+を上回るまではそのゲ
インを漸増させ、アナログ・ディジタル変換回路３の入
力がその基準レベルref+を越えるとそのゲインを急激に
減少させるのは次のような理由による。即ち、アナログ
・ディジタル変換回路３のオーバーフロー信号がＨｉか
らＬｏになり、ゲインコントロールアンプのゲインを減
少させる際に、その減少を緩やかに行なったとすると信
号全体のレベルが持ち上がってしまうが、このような信
号全体のレベルの持ち上がりが生じると、背景色に対応
する信号と文字等の黒色に対応する信号とのレベル差が
小さくなり、文字と背景との区別がつきにくくなってし
まい、不鮮明な光電変換が行なわれるのを防止したいた
めである。

【００２５】そして、このような制御を行なうことによ
り、本ゲインコントロールアンプは、原稿の最初の部分
の信号がアナログ・ディジタル変換回路３のref+付近に
なるように設定しておくと、上述のようなゲインコント
ロール動作により、背景色に対応する部分のレベルが常
にアナログ・ディジタル変換回路３のref+付近になるよ
うな動作を行なう。

【００２６】このため、アナログ・ディジタル変換回路
３の入力は図４(a) の背景色に対応する部分を読み進ん
でいる時は、図２(a) のオーバーフロー信号がＨｉとな
っている部分付近に相当するref+付近の信号となり、ま
た文字等の部分に対応する部分を読み進んでいる時は、
アナログ・ディジタル変換回路３の入力は図２(a) のＡ
／Ｄ入力が小さい時のゲインコントロールパルスが入力
されるごとに漸増する信号と同様のものになる。

【００２７】そして、このような制御を行なうことよ
り、本実施例のゲインコントロールアンプ回路では、白
以外の背景色を持つ原稿を読み取っても背景色に対応す
る部分の読み取り信号のレベルが持ち上がることはな
く、背景色と文字等の黒の部分とのレベルの差が縮小せ
ず、文字と背景との区別がつきにくくなるのを防止でき
る。

【００２８】ところで、この図１の回路ではパルス発生
回路４が重要な役割を持っているが、このパルス発生回
路４の動作は次のようになる。即ち、Ａ／Ｄオーバーフ
ロー入力４２０に入力されるオーバーフロー信号がＨｉ
になると、ダイオード４０１が導通し、抵抗４０３と容
量４０５で決まる時定数でこの抵抗４０３と容量４０５
の接点の電位が上昇する。この電位が上昇し、コンパレ
ータ４１４の反転入力端子の電位Ｖ2 以上になると、コ
ンパレータ４１４の出力がＨｉになり、スイッチ４１３
がオンされ、抵抗４１０〜４１２で構成された分圧回路
の出力電位がＶ2 からＶ2 ' に低下し、コンパレータ４
１４の非反転入力を低くする。またコンパレータ４１４
から出力されたＨｉの出力はＮＯＲ回路４１７で反転さ
れて信号出力４２１はＬｏとなる。この信号出力はイン
バータ４２２で反転されてＨｉになり、スイッチ４１８
をオンさせる。これにより、電源４１９の電位Ｅ（＜Ｖ
2' ＜Ｖ2 ）が抵抗４２３により若干遅れてコンパレー
タ４１４の非反転入力に伝達される。このためコンパレ
ータ４１４の非反転入力が低下してゆきその値がＶ2 '
に等しくなったとすると、これにより、コンパレータ４
１４の出力がＬｏになり、ＮＯＲ回路４１７からＨｉが
出力される。このときスイッチ４１３がオフするので抵
抗４１０〜４１２で構成された分圧回路の出力電位がＶ
2 となり、コンパレータ４１４の非反転入力の電位がＶ
2 に上昇しようとする。また、コンパレータ４１４の出
力がＬｏになるため、スイッチ４１８がオフし、コンパ
レータ４１４の非反転入力端子のプルダウンが中断さ
れ、その電位がＶ2 ' より徐々に上昇する。これによ
り、コンパレータ４１４の出力がＨｉとなり、スイッチ
４１８がオンとなって以上の動作を繰り返し、抵抗４０
３と容量４０５で決まる時定数でその周期が決まるパル
スを発生する。

【００２９】また、逆にＡ／Ｄオーバーフロー入力４２
０に入力されるオーバーフロー信号がＬｏになると、ダ
イオード４０２が導通し、抵抗４０４と容量４０５で決
まる時定数でこの抵抗４０４と容量４０５の接点の電位
が上昇する。この電位が上昇し、コンパレータ４１５の
非反転入力端子の電位Ｖ1 以上になると、コンパレータ
４１５の出力がＬｏになり、スイッチ４０９がオンさ
れ、抵抗４０６〜４０８で構成された分圧回路の出力電
位がＶ1 からＶ1 ' に上昇し、コンパレータ４１５の非
反転入力を高くする。またコンパレータ４１５から出力
されたＬｏの出力はＮＯＲ回路４１７で反転されて信号
出力４２１はＨｉとなる。この信号出力はインバータ４
２２で反転されてＬｏになり、スイッチ４１８をオフさ
せる。これにより、電源４１９の電位Ｅ（＞Ｖ1 ' ＞Ｖ
1 ）がコンパレータ４１５の反転入力に伝達されるのが
中断され、このためコンパレータ４１５の反転入力が低
下してゆきその値がＶ1 ' に等しくなったとすると、こ
れにより、コンパレータ４１５の出力がＨｉになり、Ｎ
ＯＲ回路４１７からＬｏが出力される。このときスイッ
チ４０９がオンするので電源４２３はコンパレータ４１
５の非反転入力をＶ1からＶ1 ' に向けて上昇させる。
以下、同様の動作を繰り返し、抵抗４０４と容量４０５
で決まる時定数でその周期が決まるパルスを発生する。

【００３０】従って、抵抗４０４の値を抵抗４０３より
大きく設定することにより、オーバーフロー信号がＨｉ
となった時にＬｏの時よりも短い周期のパルスを発生す
ることができる。

【００３１】このように、上記実施例によれば、信号入
力端子にその入力が接続されたゲインコントロールアン
プと、ゲインコントロールアンプの出力にその入力が接
続されたアナログ・ディジタル変換回路と、アナログ・
ディジタル変換回路のオーバーフロー信号の値に応じて
アップカウントまたはダウンカウントを行なうアップダ
ウンカウンタと、前記オーバーフロー信号の値に応じて
異なる周期のパルスを発生し、その出力がアップダウン
カウンタのクロック信号入力端子に接続されているパル
ス発生回路と、前記アップダウンカウンタの出力がその
入力に接続され、その出力が前記ゲインコントロールア
ンプのゲインコントロール端子に接続されているディジ
タル・アナログ変換回路とを設けるようにしたので、ア
ナログ・ディジタル変換回路の入力がオーバーフローす
ると急激にゲインをさげてオーバーフローするのを防止
でき、原稿の背景色レベルをアナログ・ディジタル変換
回路３の入力がオーバーフローするレベルの近傍に設定
することにより、背景色信号を基準レベルとするように
動作させることができ、原稿読み取り部に適用した場合
に文字等と背景との区別がつきにくくなるのを防止でき
る。

【００３２】実施例２．なお、上記実施例では、アップ
ダウンカウンタのアップダウン信号入力端子と、パルス
発生回路の信号入力端子にアナログ・ディジタル変換回
路のオーバーフロー信号を入力するようにしたものを示
したが、図３に示すように、ゲインコントロールアンプ
２の出力にコンパレータを設け、その出力を上記アップ
ダウン信号入力端子とパルス発生回路信号入力端子に入
力するような回路構成であってもよい。

【００３３】図３はこの発明の第２の実施例によるゲイ
ンコントロールアンプ回路を示す。図３において、１は
ゲインコントロールアンプ回路に入力すべきアナログ信
号が入力される信号入力端子、２はその入力が信号入力
端子１に接続されているゲインコントロールアンプ、３
は前記ゲインコントロールアンプ２の出力が入力され、
この入力アナログ信号をディジタル信号に変換するアナ
ログ・ディジタル変換回路、８は前記ゲインコントロー
ルアンプ２の出力と基準電圧源９の電圧とを比較するコ
ンパレータ、９はその発生する電圧がアナログ・ディジ
タル変換回路３の入力レンジ幅の上限に相当する電圧を
発生する基準電圧源、４は前記コンパレータ３の出力端
子がその入力に接続されているパルス発生回路、５はそ
のクロック信号入力端子に前記パルス発生回路４の信号
出力端子が接続され、アップダウンクロック信号入力端
子に前記コンパレータ３の出力端子が接続されているア
ップダウンカウンタ、６は前記アップダウンカウンタ５
の信号出力端子がその信号入力端子に接続され、その信
号出力端子が前記ゲインコントロールアンプ２のゲイン
コントロール端子に接続されているディジタル・アナロ
グ変換回路である。

【００３４】次に動作について説明する。図３におい
て、信号入力端子１より入力されたアナログ信号はゲイ
ンコントロールアンプ２を経て、アナログ・ディジタル
変換回路３に入力され、ディジタル信号に変換されて信
号出力端子７へ出力される。前記アナログ・ディジタル
変換回路３に入力された信号が基準電圧源９の基準電圧
より低い場合は、コンパレータ８はＬｏの比較結果信号
（ゲインコントロールアンプ２の出力が基準電圧源９の
基準電圧よりも大きい場合をＨｉ、小さい場合をＬｏと
する）を出力し、アップダウンカウンタ５のアップダウ
ン信号入力端子にはＬｏ信号が入力される。

【００３５】このとき、アップダウンカウンタ５はアッ
プカウンタとなり（アップダウンカウンタ５はアップダ
ウン信号入力端子がＬｏの時、アップカウンタとなり、
Ｈｉの時、ダウンカウンタとなる）、また、パルス発生
回路４の信号入力端子にもＬｏ信号が入力され、図２の
オーバーフロー信号がＬｏの部分における長い間隔のパ
ルス発生回路出力信号が出力され、これが前記アップダ
ウンカウンタ５の信号入力端子に入力され、そのアップ
ダウンカウンタ５の出力が長い間隔をおいて徐々に上昇
し、このアップダウンカウンタ５の出力がそのアップダ
ウンカウンタの出力信号ビット数と同数の信号入力を持
ったディジタル・アナログ変換回路６に入力され、この
ディジタル・アナログ変換回路によりアナログ信号に変
換され、前記ゲインコントロールアンプ２のゲインコン
トロール端子に入力され、信号入力端子１より入力され
た信号のゲインを徐々に上昇するようにコントロールす
る。

【００３６】また、アナログ・ディジタル変換回路３に
入力された信号が基準電圧源９の基準電圧より大きな場
合はこのコンパレータ８よりＨｉの比較結果信号が出力
され、このＨｉの信号が前記アップダウンカウンタ５の
アップダウン信号入力端子およびパルス発生回路４の信
号入力端子に入力され、アップダウンカウンタ５はダウ
ンカウンタの設定となり、パルス発生回路の信号出力端
子には図２のオーバーフロー信号がＨｉの部分における
短い間隔の出力信号が出力され、これが前記アップダウ
ンカウンタ５の信号入力端子に入力され、そのアップダ
ウンカウンタ５の出力がオーバーフロー信号がＨｉの部
分において急激に減少し、これがディジタル・アナログ
変換回路６によりアナログ信号に変換され、前記ゲイン
コントロールアンプ２のゲインコントロール端子に入力
されて、ゲインを急激に下げる方向にゲインコントロー
ルする。

【００３７】このように、上記実施例によれば、信号入
力端子にその入力が接続されたゲインコントロールアン
プと、ゲインコントロールアンプの出力と基準電圧とを
比較するコンパレータと、このコンパレータの比較結果
信号の値に応じてアップカウントまたはダウンカウント
を行なうアップダウンカウンタと、前記比較結果信号の
値に応じて異なる周期のパルスを発生し、その出力がア
ップダウンカウンタのクロック信号入力端子に接続され
ているパルス発生回路と、前記アップダウンカウンタの
出力がその入力に接続され、その出力が前記ゲインコン
トロールアンプのゲインコントロール端子に接続されて
いるディジタル・アナログ変換回路とを設けるようにし
たので、ゲインコントロールアンプの出力が基準電圧以
上になると急激にゲインをさげて基準電圧以上になるの
を防止でき、原稿の背景色レベルをアナログ・ディジタ
ル変換回路３の入力を基準電圧レベルの近傍に設定する
ことにより、背景色信号を基準レベルとするように動作
させることができ、原稿読み取り部に適用した場合に文
字等と背景との区別がつきにくくなるのを防止できる。

【００３８】

【発明の効果】以上のように、この発明に係るゲインコ
ントロールアンプ回路によれば、アナログ信号が入力さ
れるゲインコントロールアンプと、このゲインコントロ
ールアンプの出力がその信号入力端に接続されたアナロ
グ・ディジタル変換回路と、ゲインコントロールアンプ
のゲインコントロール信号入力端子にそのアナログ信号
出力が接続されたディジタル・アナログ変換回路と、こ
のディジタル・アナログ変換回路のディジタル信号入力
端子にその信号出力が接続され、アナログ・ディジタル
変換回路のオーバーフロー信号がそのアップダウンコン
トロール端子に接続されたアップダウンカウンタと、こ
のアップダウンカウンタのカウントクロック入力端子に
その信号出力が接続され、アナログ・ディジタル変換回
路のオーバーフロー信号の値に応じたパルス間隔のパル
スを発生するパルス発生回路とを設けることにより、原
稿の背景色によりゲインコントロールをかけるようにし
たので、入力信号レベルがある一定のレベル以下の場合
はゆっくりとゲインを上げ、一定レベル以上の場合は素
早くゲインを下げるようなコントロールを常に行うこと
ができ、その背景色を含む入力信号のレベルが常にアナ
ログ・ディジタル変換回路の基準電圧付近となり、結果
として原稿の背景色を基準とした信号処理を行える効果
がある。

【００３９】また、この発明に係るゲインコントロール
アンプ回路は、アナログ信号が入力されるゲインコント
ロールアンプと、このゲインコントロールアンプの出力
と基準電圧とを比較するコンパレータと、ゲインコント
ロールアンプのゲインコントロール信号入力端子にその
アナログ信号出力が接続されたディジタル・アナログ変
換回路と、このディジタル・アナログ変換回路のディジ
タル信号入力端子にその信号出力が接続され、コンパレ
ータの比較結果信号がそのアップダウンコントロール端
子に接続されたアップダウンカウンタと、このアップダ
ウンカウンタのカウントクロック入力端子にその信号出
力が接続され、コンパレータの比較結果信号の値に応じ
たパルス間隔のパルスを発生するパルス発生回路とを設
けるようにしたので、入力信号レベルがある一定のレベ
ル以下の場合はゆっくりとゲインを上げ、一定レベル以
上の場合は素早くゲインを下げるようなコントロールを
常に行うことができ、背景色を含む入力信号のレベルが
常にアナログ・ディジタル変換回路の基準電圧付近とな
り、結果として原稿の背景色を基準とした信号処理を行
える効果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施例におけるゲインコント
ロールアンプ回路の構成を示す図である。

【図２】この発明の一実施例におけるそれぞれの信号を
示すタイムチャート図である。

【図３】図１のパルス発生回路の回路構成を示す図であ
る。

【図４】原稿の１ラインとこれに対応するＣＣＤの読み
取り信号の一例を示す図である。

【図５】ゲインコントロールアンプ回路が用いられるフ
ァクシミリ等の原稿読み取り部の構成を示すブロック図
である。

【図６】図５のアナログ信号処理回路の内部構成を示す
ブロック図である。

【図７】この発明の第２の実施例によるゲインコントロ
ールアンプ回路の構成を示す図である。

【符号の説明】

１ 信号入力端子 ２ ゲインコントロールアンプ ３ アナログ・ディジタル変換回路 ４ パルス発生回路 ５ アップダウンカウンタ ６ ディジタル・アナログ変換回路 ７ 信号出力端子 ８ コンパレータ ９ 基準電圧源

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１０月２２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】また、図６はこの図５のアナログ信号処理
回路の内部構成を示す図である。この図６において、５
４１ないし５４３は図５のアナログ信号処理回路５４の
内部構成の一例を示すもので、５４１は図５のＣＣＤラ
インセンサ５４からのアナログ信号をサンプルホールド
するサンプルホールド回路、５４２はこのサンプルホー
ルド回路５４１の出力を増幅するゲインコントロールア
ンプ、５４３はこのゲインコントロールアンプ５４２の
出力をクランプして図５のＡ／Ｄ変換回路５５に出力す
るクランプ回路である。なお、ＣＣＤラインセンサ５３
の出力は実際にはある信号レベルからマイナス方向に出
力されるが、この図６ではこれを反転させたものを示し
ている。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】

【実施例】 実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるゲインコントロ
ールアンプ回路を示す。図１において、１はゲインコン
トロールアンプ回路に入力すべきアナログ信号が入力さ
れる信号入力端子、２はその入力が信号入力端子１に接
続されているゲインコントロールアンプであり、ゲイン
コントロール端子に電圧が印加されることにより、その
電圧に応じてゲインがコントロールされる。また、３は
前記ゲインコントロールアンプ２の出力が入力され、こ
の入力アナログ信号をディジタル信号に変換するアナロ
グ・ディジタル変換回路であり、その入力レンジ幅より
大きなアナログ信号が入力された時にはオーバーフロー
信号を出力する。４は前記アナログ・ディジタル変換回
路３のオーバーフロー信号出力端子がその入力に接続さ
れているパルス発生回路であり、オーバーフロー信号が
Ｈｉの時にはＬｏの時に比べ短い周期のパルスを発生す
る。５はそのクロック信号入力端子に前記パルス発生回
路４の信号出力端子が接続され、アップダウンクロック
信号入力端子に前記アナログ・ディジタル変換回路３の
オーバーフロー信号出力端子が接続されているアップダ
ウンカウンタ、６は前記アップダウンカウンタ５の信号
出力端子がその信号入力端子に接続され、その信号出力
端子が前記ゲインコントロールアンプ２のゲインコント
ロール端子に接続されているディジタル・アナログ変換
回路である。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】図２はこの図１の各部の波形を示す図であ
り、図２(b) は図２(a) の時間経過を省略して示した図
である。また、図３は図１のパルス発生回路の回路構成
を示す図である。図において、４２０はアナログ・ディ
ジタル変換回路３のオーバーフロー信号が入力されるＡ
／Ｄオーバーフロー入力端子、４０１はアノードがこの
入力端子４２０に接続されたダイオード、４０２はカソ
ードがこの入力端子４２０に接続されたダイオード、４
０３，４０４は一端が共通接続され他端がそれぞれダイ
オード４０１のカソードおよびダイオード４０２のアノ
ードに接続された抵抗、４０５はこの抵抗４０３，４０
４の共通接続点と接地間に接続された容量、４０６，４
０７，４０８および４１０，４１１，４１２はそれぞれ
電源と接地間に直列接続された分圧抵抗、４１４は非反
転入力が抵抗４０３，４０４の共通接続点に、反転入力
が抵抗４１０，４１１の共通接続点に、それぞれ接続さ
れたコンパレータ、４１５は非反転入力が抵抗４０６，
４０７の共通接続点に、反転入力が抵抗４０３，４０４
の共通接続点に、それぞれ接続されたコンパレータ、４
１７はコンパレータ４１４，４１５の出力が入力される
２入力ＮＯＲ回路、４２１はこのパルス発生回路の信号
出力端子、４１８は一端が抵抗４２３を介して抵抗４０
３，４０４の共通接続点とに接続され他端が電源４１９
のプラス端子に接続されたスイッチであり、インバータ
４２２により反転されたＮＯＲ回路４１７の出力により
開閉制御される。また、４１６はコンパレータ４１５の
出力を反転するインバータ、４０９は抵抗４０６と並列
に接続されインバータ４１６の出力により開閉制御され
るスイッチ、４１３は抵抗４１２と並列に接続されコン
パレータ４１４の出力で開閉制御されるスイッチであ
る。なお、電源４１９の電位はＥ、スイッチ４０９がオ
ン, オフの時の抵抗４０６と４０７の接続点電位をＶ
1'，Ｖ1 、スイッチ４１３がオン, オフの時の抵抗４１
０と４１１の接続点電位をＶ2', Ｖ2 （但し、Ｖ1 ＜Ｖ
1 ' ＜Ｅ＜Ｖ2 ' ＜Ｖ2 ）とする。また、図４は原稿の
１ラインとＣＣＤの読み取り信号との関係を示す図であ
る。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】次に動作について図１ないし図４を用いて
説明する。図１の信号入力端子１より入力されたアナロ
グ信号はゲインコントロールアンプ２を経て、アナログ
・ディジタル変換回路３に入力され、ディジタル信号に
変換されて信号出力端子７へ出力される。前記アナログ
・ディジタル変換回路３に入力された信号がその入力レ
ンジの上限を示す基準電圧Ｖref+より低い場合は、アナ
ログ・ディジタル変換回路３はオーバーフロー信号（オ
ーバーフロー信号が出力されている場合をＨｉ、出力さ
れていない場合をＬｏとする）を出力せず、アップダウ
ンカウンタ５のアップダウン信号入力端子にはＬｏ信号
が入力される。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】また、アナログ・ディジタル変換回路３に
入力された信号がアナログ・ディジタル変換回路３の入
力レンジの上限を示す基準電圧Ｖref+より大きな場合は
このアナログ・ディジタル変換回路３よりオーバーフロ
ー信号が出力され、そのオーバーフロー信号が前記アッ
プダウンカウンタ５のアップダウン信号入力端子および
パルス発生回路４の信号入力端子に入力される。これに
より、アップダウンカウンタ５はダウンカウンタの設定
となり、パルス発生回路４の信号出力端子には図２のオ
ーバーフロー信号がＨｉの部分における短い周期の出力
信号が出力され、これが前記アップダウンカウンタ５の
信号入力端子に入力され、そのアップダウンカウンタ５
の出力が、オーバーフロー信号がＨｉとなっている期間
において急激に減少し、これがディジタル・アナログ変
換回路６によりアナログ信号に変換され、前記ゲインコ
ントロールアンプ２のゲインコントロール端子に入力さ
れて、ゲインを急激に下げる方向にゲインコントロール
する。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】このように、本ゲインコントロールアンプ
回路によれば、ＣＣＤからの出力信号が図２(a),(b) に
示すように徐々に増加する場合、そのレベルがアナログ
・ディジタル変換回路３の上限の基準電圧Ｖref+以上に
なると、アナログ・ディジタル変換回路３からＨｉレベ
ルのオーバーフロー信号が出力され、これによりパルス
発生回路４からは図２(a),(b) に示すような、オーバー
フロー信号がＬｏレベルの場合より短い周期のゲインコ
ントロールパルスが出力される。また、このオーバーフ
ロー信号はアップダウンカウンタ５のアップダウンカウ
ンタ設定端子に入力され、オーバーフロー信号がＨｉレ
ベルの場合はダウンカウンタになるように設定されてい
る。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】従って、アナログ・ディジタル変換回路３
に入力される信号の大きさがＶref+以上であると、アナ
ログ・ディジタル変換回路３の入力は短い周期のゲイン
コントロールパルスにより急激に低下し、これにより、
アナログ・ディジタル変換回路３に入力される信号の大
きさがＶref+以下になると長い周期のゲインコントロー
ルパルスにより、Ａ／Ｄ変換回路の入力は緩慢に上昇す
る。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】原稿を１ラインずつ読み取っていく場合、
原稿の最初の部分の信号、即ち、通常は原稿面の左側の
背景色の部分の信号をＡ／Ｄ変換回路のＶref+付近にな
るように設定しておく。そして、１ラインを右側に向か
って読み進んでいくとともに長い周期のゲインコントロ
ールパルスが発生し、これによりゲインコントロールア
ンプ２のゲインが増加し、アナログ・ディジタル変換回
路３の入力信号のレベルが徐々に増加していく。そして
このレベルがアナログ・ディジタル変換回路３のＶref+
を越えると短い周期のゲインコントロールパルスが発生
し、これによりゲインコントロールアンプ２のゲインが
急激に減少する。このためアナログ・ディジタル変換回
路３の入力も急激に減少し、これがアナログ・ディジタ
ル変換回路３のＶref+を下回ると、上述のような長い周
期のゲインコントロールパルスが発生し、アナログ・デ
ィジタル変換回路３の入力信号のレベルがＶref+に向か
って徐々に上昇する。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】このように、アナログ・ディジタル変換回
路３の入力がその基準レベルＶref+を上回るまではその
ゲインを漸増させ、アナログ・ディジタル変換回路３の
入力がその基準レベルＶref+を越えるとそのゲインを急
激に減少させるのは次のような理由による。即ち、アナ
ログ・ディジタル変換回路３のオーバーフロー信号がＨ
ｉからＬｏになり、ゲインコントロールアンプのゲイン
を減少させる際に、その減少を緩やかに行なったとする
と信号全体のレベルが持ち上がってしまうが、このよう
な信号全体のレベルの持ち上がりが生じると、背景色に
対応する信号と文字等の黒色に対応する信号とのレベル
差が小さくなり、文字と背景との区別がつきにくくなっ
てしまい、不鮮明な光電変換が行なわれるのを防止した
いためである。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】そして、このような制御を行なうことによ
り、本ゲインコントロールアンプは、原稿の最初の部分
の信号がアナログ・ディジタル変換回路３のＶref+付近
になるように設定しておくと、上述のようなゲインコン
トロール動作により、背景色に対応する部分のレベルが
常にアナログ・ディジタル変換回路３のＶref+付近にな
るような動作を行なう。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】このため、アナログ・ディジタル変換回路
３の入力は図４(a) の背景色に対応する部分を読み進ん
でいる時は、図２(a) のオーバーフロー信号がＨｉとな
っている部分付近に相当するＶref+付近の信号となり、
また文字等の部分に対応する部分を読み進んでいる時
は、アナログ・ディジタル変換回路３の入力は図２(a)
のＡ／Ｄ入力が小さい時のゲインコントロールパルスが
入力されるごとに漸増する信号と同様のものになる。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】実施例２．なお、上記実施例では、アップ
ダウンカウンタのアップダウン信号入力端子と、パルス
発生回路の信号入力端子にアナログ・ディジタル変換回
路のオーバーフロー信号を入力するようにしたものを示
したが、図７に示すように、ゲインコントロールアンプ
２の出力にコンパレータを設け、その出力を上記アップ
ダウン信号入力端子とパルス発生回路信号入力端子に入
力するような回路構成であってもよい。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】図７はこの発明の第２の実施例によるゲイ
ンコントロールアンプ回路を示す。図７において、１は
ゲインコントロールアンプ回路に入力すべきアナログ信
号が入力される信号入力端子、２はその入力が信号入力
端子１に接続されているゲインコントロールアンプ、３
は前記ゲインコントロールアンプ２の出力が入力され、
この入力アナログ信号をディジタル信号に変換するアナ
ログ・ディジタル変換回路、８は前記ゲインコントロー
ルアンプ２の出力と基準電圧源９の電圧とを比較するコ
ンパレータ、９はその発生する電圧がアナログ・ディジ
タル変換回路３の入力レンジ幅の上限に相当する電圧を
発生する基準電圧源、４は前記コンパレータ３の出力端
子がその入力に接続されているパルス発生回路、５はそ
のクロック信号入力端子に前記パルス発生回路４の信号
出力端子が接続され、アップダウンクロック信号入力端
子に前記コンパレータ３の出力端子が接続されているア
ップダウンカウンタ、６は前記アップダウンカウンタ５
の信号出力端子がその信号入力端子に接続され、その信
号出力端子が前記ゲインコントロールアンプ２のゲイン
コントロール端子に接続されているディジタル・アナロ
グ変換回路である。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００３４

【補正方法】変更

【補正内容】

【００３４】次に動作について説明する。図７におい
て、信号入力端子１より入力されたアナログ信号はゲイ
ンコントロールアンプ２を経て、アナログ・ディジタル
変換回路３に入力され、ディジタル信号に変換されて信
号出力端子７へ出力される。前記アナログ・ディジタル
変換回路３に入力された信号が基準電圧源９の基準電圧
より低い場合は、コンパレータ８はＬｏの比較結果信号
（ゲインコントロールアンプ２の出力が基準電圧源９の
基準電圧よりも大きい場合をＨｉ、小さい場合をＬｏと
する）を出力し、アップダウンカウンタ５のアップダウ
ン信号入力端子にはＬｏ信号が入力される。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アナログ信号がその信号入力端に入力さ
   れるゲインコントロールアンプと、 該ゲインコントロールアンプの出力がその信号入力端に
   接続されたアナログ・ディジタル変換回路と、 上記ゲインコントロールアンプのゲインコントロール信
   号入力端子にそのアナログ信号出力が接続されたディジ
   タル・アナログ変換回路と、 該ディジタル・アナログ変換回路のディジタル信号入力
   端子にその信号出力が接続され、上記アナログ・ディジ
   タル変換回路のオーバーフロー信号の値に応じてアップ
   カウントまたはダウンカウントを行なうアップダウンカ
   ウンタと、 該アップダウンカウンタのカウントクロック入力端子に
   その信号出力が接続され、上記アナログ・ディジタル変
   換回路のオーバーフロー信号の値に応じて異なる周期の
   パルスを発生するパルス発生回路とを備えたことを特徴
   とするゲインコントロールアンプ回路。
2. 【請求項２】 アナログ信号がその信号入力端に入力さ
   れるゲインコントロールアンプと、 該ゲインコントロールアンプの出力と基準電圧とを比較
   するコンパレータと、 前記ゲインコントロールアンプのゲインコントロール信
   号入力端子にそのアナログ信号出力が接続されたディジ
   タル・アナログ変換回路と、 該ディジタル・アナログ変換回路のディジタル信号入力
   端子にその信号出力が接続され、上記コンパレータの比
   較結果信号の値に応じてアップカウントまたはダウンカ
   ウントを行なうアップダウンカウンタと、 該アップダウンカウンタのカウントクロック入力端子に
   その信号出力が接続され、上記コンパレータの比較結果
   信号の値に応じて異なる周期のパルスを発生するパルス
   発生回路とを備えたことを特徴とするゲインコントロー
   ルアンプ回路。