JPH0774746A - 制御部異常検出方法 - Google Patents
制御部異常検出方法Info
- Publication number
- JPH0774746A JPH0774746A JP21464393A JP21464393A JPH0774746A JP H0774746 A JPH0774746 A JP H0774746A JP 21464393 A JP21464393 A JP 21464393A JP 21464393 A JP21464393 A JP 21464393A JP H0774746 A JPH0774746 A JP H0774746A
- Authority
- JP
- Japan
- Prior art keywords
- destination information
- output
- output port
- input
- data string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 有効とするパスの選定誤り、パケットの重複
送出、送るべきパケットを送らない欠落送出、送るべき
順番が逆になった順番逆送出等を起こした制御部の異常
を検出する。 【構成】 各行先情報検出部１，２，３と各入力ポート
１１，１２，１３間に、対応の行先情報検出部１，２，
３より行先情報を入力し、行先情報に合致した出力ポー
ト番号と、有効とすべきパス別のデータ列のシリアル番
号をデータ列に付加する入力処理部３１，３２，３３
と、各出力ポート２１，２２，２３と各出力側伝送路間
には、データ列より、出力ポート番号及びパス別のデー
タ列のシリアル番号を検出し、検出出力ポート番号が自
己の接続出力ポートと一致するかどうかを判定し、不一
致なら警報を出力し、パス別のデータ列のシリアル番号
が順番か否かを判定し、順番でなければ警報を出力する
出力処理部４１，４２，４３とを設ける。
送出、送るべきパケットを送らない欠落送出、送るべき
順番が逆になった順番逆送出等を起こした制御部の異常
を検出する。 【構成】 各行先情報検出部１，２，３と各入力ポート
１１，１２，１３間に、対応の行先情報検出部１，２，
３より行先情報を入力し、行先情報に合致した出力ポー
ト番号と、有効とすべきパス別のデータ列のシリアル番
号をデータ列に付加する入力処理部３１，３２，３３
と、各出力ポート２１，２２，２３と各出力側伝送路間
には、データ列より、出力ポート番号及びパス別のデー
タ列のシリアル番号を検出し、検出出力ポート番号が自
己の接続出力ポートと一致するかどうかを判定し、不一
致なら警報を出力し、パス別のデータ列のシリアル番号
が順番か否かを判定し、順番でなければ警報を出力する
出力処理部４１，４２，４３とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、行先情報とデータより
なるパケットの如きデータ列を用い、データ通信を行う
通信装置の、クロスコネクト部の制御部の異常を検出す
る制御部異常検出方法に関する。
なるパケットの如きデータ列を用い、データ通信を行う
通信装置の、クロスコネクト部の制御部の異常を検出す
る制御部異常検出方法に関する。
【０００２】
【従来の技術】図５は従来例のクロスコネクト部のブロ
ック図である。図５は、３個の入力側伝送路より夫々入
力する行先情報とデータよりなるパケットを、３個の出
力側伝送路の内の何れかの伝送路に送る場合のクロスコ
ネクト部であり、クロスコネクトを行うスイッチ部９１
には、３個の入力ポート１１，１２，１３及び３個の出
力ポート２１，２２，２３を有し又、入力ポート１１と
出力ポート２１，２２，２３間にはパス１０１，１０
２，１０３を有し、入力ポート２１と出力ポート２１，
２２，２３間にはパス２０１，２０２，２０３を有し、
入力ポート３１と出力ポート２１，２２，２３間にはパ
ス３０１，３０２，３０３を有する。
ック図である。図５は、３個の入力側伝送路より夫々入
力する行先情報とデータよりなるパケットを、３個の出
力側伝送路の内の何れかの伝送路に送る場合のクロスコ
ネクト部であり、クロスコネクトを行うスイッチ部９１
には、３個の入力ポート１１，１２，１３及び３個の出
力ポート２１，２２，２３を有し又、入力ポート１１と
出力ポート２１，２２，２３間にはパス１０１，１０
２，１０３を有し、入力ポート２１と出力ポート２１，
２２，２３間にはパス２０１，２０２，２０３を有し、
入力ポート３１と出力ポート２１，２２，２３間にはパ
ス３０１，３０２，３０３を有する。
【０００３】各入力ポート１１，１２，１３と各入力側
伝送路間には行先情報検出部１，２，３を有し、又各出
力ポート２１，２２，２３と各出力側伝送路間にはパリ
ティチェック部５１，５２，５３を有する。
伝送路間には行先情報検出部１，２，３を有し、又各出
力ポート２１，２２，２３と各出力側伝送路間にはパリ
ティチェック部５１，５２，５３を有する。
【０００４】入力側伝送路より送られてくる行先情報と
データよりなるパケットが、例えば行先情報検出部１に
入力すると、行先情報検出部１は行先情報を検出し制御
部９０に送る。
データよりなるパケットが、例えば行先情報検出部１に
入力すると、行先情報検出部１は行先情報を検出し制御
部９０に送る。
【０００５】制御部９０では、行先情報が送られてきた
行先情報検出部１と送られてきた行先情報よりパケット
を送るべき出力ポート例えば２１及び有効とするパス１
０１を求め、パス１０１を有効とし、パケットをパス１
０１，出力ポート２１、パリティチェック部５１を介し
て出力側伝送路に送るようにする。又同じ出力ポートに
送るべきパケットが同時刻に入力すると、競合を避ける
為に、例えば若い番号の入力ポートより入力した方を先
に出力ポートに送るように、有効とするパスを選定する
ように予め定めてある。
行先情報検出部１と送られてきた行先情報よりパケット
を送るべき出力ポート例えば２１及び有効とするパス１
０１を求め、パス１０１を有効とし、パケットをパス１
０１，出力ポート２１、パリティチェック部５１を介し
て出力側伝送路に送るようにする。又同じ出力ポートに
送るべきパケットが同時刻に入力すると、競合を避ける
為に、例えば若い番号の入力ポートより入力した方を先
に出力ポートに送るように、有効とするパスを選定する
ように予め定めてある。
【０００６】パリティチェック部５１では、データのパ
リティチェックを行いビットエラーがあればこれを検出
するようにしてある。
リティチェックを行いビットエラーがあればこれを検出
するようにしてある。
【０００７】
【発明が解決しようとする課題】しかしながら、有効と
するパスの選定誤り、パケットの重複送出、送るべきパ
ケットを送らない欠落送出、送るべき順番が逆になった
順番逆送出等を起こす制御部９０の異常を検出出来ない
問題点がある。
するパスの選定誤り、パケットの重複送出、送るべきパ
ケットを送らない欠落送出、送るべき順番が逆になった
順番逆送出等を起こす制御部９０の異常を検出出来ない
問題点がある。
【０００８】本発明は、有効とするパスの選定誤り、パ
ケットの重複送出、送るべきパケットを送らない欠落送
出、送るべき順番が逆になった順番逆送出等を起こした
制御部の異常を検出出来る制御部異常検出方法の提供を
目的としている。
ケットの重複送出、送るべきパケットを送らない欠落送
出、送るべき順番が逆になった順番逆送出等を起こした
制御部の異常を検出出来る制御部異常検出方法の提供を
目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、行先情報とデータより
なるデータ列が夫々入力する複数の入力側伝送路対応に
入力ポート１１，１２，１３を持ち、複数の出力側伝送
路対応に出力ポート２１，２２，２３を持ち、制御部９
０の制御により、各入力ポートと各出力ポート間のパス
を有効とすることでクロスコネクトを行うスイッチ部９
１と、各入力ポート１１，１２，１３と各入力側伝送路
間に設けられた、データ列より行先情報を検出し該制御
部９０に送る行先情報検出部１，２，３と、該行先情報
検出部１，２，３より行先情報が入力すると、行先情報
を送った行先情報検出部の接続されている入力ポート
と、行先情報対応の出力ポート間のパスを有効としてデ
ータ列を伝送させる該制御部９０を有するクロスコネク
ト部において、各行先情報検出部１，２，３と各入力ポ
ート１１，１２，１３間に、対応の行先情報検出部１，
２，３より行先情報を入力し、行先情報に合致した出力
ポート番号と、有効とすべきパス別のデータ列のシリア
ル番号を該データ列に付加する入力処理部３１，３２，
３３と、各出力ポート２１，２２，２３と各出力側伝送
路間には、データ列より、出力ポート番号及びパス別の
データ列のシリアル番号を検出し、検出した出力ポート
番号が自己の接続されている出力ポートと一致するかど
うかを判定し、不一致なら警報を出力し、パス別のデー
タ列のシリアル番号が順番であるかどうかを判定し、順
番でなければ警報を出力する出力処理部４１，４２，４
３とを設けた構成とする。
ック図である。図１に示す如く、行先情報とデータより
なるデータ列が夫々入力する複数の入力側伝送路対応に
入力ポート１１，１２，１３を持ち、複数の出力側伝送
路対応に出力ポート２１，２２，２３を持ち、制御部９
０の制御により、各入力ポートと各出力ポート間のパス
を有効とすることでクロスコネクトを行うスイッチ部９
１と、各入力ポート１１，１２，１３と各入力側伝送路
間に設けられた、データ列より行先情報を検出し該制御
部９０に送る行先情報検出部１，２，３と、該行先情報
検出部１，２，３より行先情報が入力すると、行先情報
を送った行先情報検出部の接続されている入力ポート
と、行先情報対応の出力ポート間のパスを有効としてデ
ータ列を伝送させる該制御部９０を有するクロスコネク
ト部において、各行先情報検出部１，２，３と各入力ポ
ート１１，１２，１３間に、対応の行先情報検出部１，
２，３より行先情報を入力し、行先情報に合致した出力
ポート番号と、有効とすべきパス別のデータ列のシリア
ル番号を該データ列に付加する入力処理部３１，３２，
３３と、各出力ポート２１，２２，２３と各出力側伝送
路間には、データ列より、出力ポート番号及びパス別の
データ列のシリアル番号を検出し、検出した出力ポート
番号が自己の接続されている出力ポートと一致するかど
うかを判定し、不一致なら警報を出力し、パス別のデー
タ列のシリアル番号が順番であるかどうかを判定し、順
番でなければ警報を出力する出力処理部４１，４２，４
３とを設けた構成とする。
【００１０】
【作用】本発明によれば、入力処理部３１，３２，３３
夫々には、行先情報検出部１，２，３夫々にてデータ列
より検出した行先情報を夫々入力し、行先情報に合致し
た出力ポート番号と、有効とすべきパス別のデータ列の
シリアル番号を該データ列に付加して、スイッチ部９１
の入力ポートに送り、制御部９０の制御により有効とし
たパス，出力ポートを介して、該出力ポートに接続され
た出力処理部に送る。
夫々には、行先情報検出部１，２，３夫々にてデータ列
より検出した行先情報を夫々入力し、行先情報に合致し
た出力ポート番号と、有効とすべきパス別のデータ列の
シリアル番号を該データ列に付加して、スイッチ部９１
の入力ポートに送り、制御部９０の制御により有効とし
たパス，出力ポートを介して、該出力ポートに接続され
た出力処理部に送る。
【００１１】出力処理部４１，４２，４３では、送られ
てきたデータ列より出力ポート番号及びパス別のデータ
列のシリアル番号を検出し、検出した出力ポート番号が
自己の接続されている出力ポートと一致するかどうかを
判定し、不一致なら警報を出力し、パス別のデータ列の
シリアル番号が順番であるかどうかを判定し、順番でな
ければ警報を出力するので、有効とするパスの選定誤
り、パケットの重複送出、送るべきパケットを送らない
欠落送出、送るべき順番が逆になった順番逆送出等を起
こした制御部の異常を検出することが出来る。
てきたデータ列より出力ポート番号及びパス別のデータ
列のシリアル番号を検出し、検出した出力ポート番号が
自己の接続されている出力ポートと一致するかどうかを
判定し、不一致なら警報を出力し、パス別のデータ列の
シリアル番号が順番であるかどうかを判定し、順番でな
ければ警報を出力するので、有効とするパスの選定誤
り、パケットの重複送出、送るべきパケットを送らない
欠落送出、送るべき順番が逆になった順番逆送出等を起
こした制御部の異常を検出することが出来る。
【００１２】
【実施例】図２は本発明の実施例のクロスコネクト部の
ブロック図、図３は本発明の実施例の入力処理部のブロ
ック図、図４は本発明の実施例の出力処理部のブロック
図である。
ブロック図、図３は本発明の実施例の入力処理部のブロ
ック図、図４は本発明の実施例の出力処理部のブロック
図である。
【００１３】図２で図５の従来例と異なる点は、入力処
理部３１，３２，３３を、行先情報検出部１，２，３と
入力ポート１１，１２，１３間に設けた点と、出力処理
部４１，４２，４３を、出力ポート２１，２２，２３と
パリティチェック部５１，５２，５３間に設けた点であ
るので、この異なる点を中心に以下説明する。
理部３１，３２，３３を、行先情報検出部１，２，３と
入力ポート１１，１２，１３間に設けた点と、出力処理
部４１，４２，４３を、出力ポート２１，２２，２３と
パリティチェック部５１，５２，５３間に設けた点であ
るので、この異なる点を中心に以下説明する。
【００１４】入力処理部につき入力処理部３１を代表例
として図３を用いて動作を説明する。入力処理部３１で
は、行先情報検出部１にてパケットより検出した行先情
報を、出力番号検出部６０に入力し、出力番号検出部６
０では行先情報に合致した出力ポート番号と、有効とす
べきパスの番号を検出し、出力ポート番号は出力ポート
番号付加部６１に送りパケットに付加し、有効とすべき
パスの番号が例えば１０１であれば、パス１０１用カウ
ンタ６２にパルスを送り１つカウントアップさせ、カウ
ントアップされた値を、パス別のパケットのシリアル番
号付加部６５に送り、パケットに、パス別のパケットの
シリアル番号を付加して入力ポート１１に送るようにす
る。
として図３を用いて動作を説明する。入力処理部３１で
は、行先情報検出部１にてパケットより検出した行先情
報を、出力番号検出部６０に入力し、出力番号検出部６
０では行先情報に合致した出力ポート番号と、有効とす
べきパスの番号を検出し、出力ポート番号は出力ポート
番号付加部６１に送りパケットに付加し、有効とすべき
パスの番号が例えば１０１であれば、パス１０１用カウ
ンタ６２にパルスを送り１つカウントアップさせ、カウ
ントアップされた値を、パス別のパケットのシリアル番
号付加部６５に送り、パケットに、パス別のパケットの
シリアル番号を付加して入力ポート１１に送るようにす
る。
【００１５】この出力するパケットを示すと図３（Ａ）
に示す如く、行先情報，データ，出力ポート番号，パス
別パケットのシリアル番号よりなるものとなる。次に出
力処理部につき出力処理部４１を代表例として図４を用
いて動作を説明する。
に示す如く、行先情報，データ，出力ポート番号，パス
別パケットのシリアル番号よりなるものとなる。次に出
力処理部につき出力処理部４１を代表例として図４を用
いて動作を説明する。
【００１６】図３（Ａ）に示す如きパケットが出力ポー
ト２１より入力すると、出力ポート番号検出比較部７０
では、パケットより出力ポート番号を検出し、出力処理
部４１が接続されている出力ポート番号と比較し、一致
していればそのまま、一致していなければアラームを出
力し、パケットを次のパス別パケットのシリアル番号検
出部７１に送る。
ト２１より入力すると、出力ポート番号検出比較部７０
では、パケットより出力ポート番号を検出し、出力処理
部４１が接続されている出力ポート番号と比較し、一致
していればそのまま、一致していなければアラームを出
力し、パケットを次のパス別パケットのシリアル番号検
出部７１に送る。
【００１７】パス別パケットのシリアル番号検出部７１
では、パケットよりパス別パケットのシリアル番号を検
出し、比較判定部７３及びパス別パケットのシリアル番
号ラッチ部７２に送る。
では、パケットよりパス別パケットのシリアル番号を検
出し、比較判定部７３及びパス別パケットのシリアル番
号ラッチ部７２に送る。
【００１８】パス別パケットのシリアル番号ラッチ部７
２では、パス別パケットのシリアル番号が入力すると、
１つ前にラッチしたパス別パケットのシリアル番号を比
較判定部７３に送り、比較判定部７３では、パス別パケ
ットのシリアル番号検出部７１より送られてきたパス別
パケットのシリアル番号が、ラッチ部７２よりのシリア
ル番号より１つ大きい値であれば正常と判定し、同じで
あれば重複、１つ以上大きい値であれば欠落、１つ以上
少ない値であれば順番の逆の異常と判定しアラームを出
力する。
２では、パス別パケットのシリアル番号が入力すると、
１つ前にラッチしたパス別パケットのシリアル番号を比
較判定部７３に送り、比較判定部７３では、パス別パケ
ットのシリアル番号検出部７１より送られてきたパス別
パケットのシリアル番号が、ラッチ部７２よりのシリア
ル番号より１つ大きい値であれば正常と判定し、同じで
あれば重複、１つ以上大きい値であれば欠落、１つ以上
少ない値であれば順番の逆の異常と判定しアラームを出
力する。
【００１９】上記説明の入力処理部３１の動作は，入力
処理部３２，３３でも同じであり、上記説明の出力処理
部４１の動作は，出力処理部４２，４３でも同じであ
る。尚以上は、入力ポートが３個，出力ポートが３個あ
る場合で説明したが、入力ポート，出力ポートの数は複
数であれば本発明が適用出来るのは勿論である。
処理部３２，３３でも同じであり、上記説明の出力処理
部４１の動作は，出力処理部４２，４３でも同じであ
る。尚以上は、入力ポートが３個，出力ポートが３個あ
る場合で説明したが、入力ポート，出力ポートの数は複
数であれば本発明が適用出来るのは勿論である。
【００２０】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、有効とするパスの選定誤り、パケットの重複送出、
送るべきパケットを送らない欠落送出、送るべき順番が
逆になった順番逆送出等を起こした制御部の異常を検出
出来、クロスコネクト部の信頼性を向上する効果があ
る。
ば、有効とするパスの選定誤り、パケットの重複送出、
送るべきパケットを送らない欠落送出、送るべき順番が
逆になった順番逆送出等を起こした制御部の異常を検出
出来、クロスコネクト部の信頼性を向上する効果があ
る。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のクロスコネクト部のブロッ
ク図、
ク図、
【図３】は本発明の実施例の入力処理部のブロック図、
【図４】は本発明の実施例の出力処理部のブロック図、
【図５】は従来例のクロスコネクト部のブロック図であ
る。
る。
【符号の説明】 １，２，３は行先情報検出部、１１，１２，１３は入力
ポート、２１，２２，２３は出力ポート、３１，３２，
３３は入力処理部、４１，４２，４３は出力処理部、５
１，５２，５３はパリティチェック部、６０は出力ポー
ト番号検出部、６１は出力ポート番号付加部、６２はパ
ス１０１用カウンタ、６３はパス１０２用カウンタ、６
４はパス１０３用カウンタ、６５はパス別パケットのシ
リアル番号付加部、７０は出力ポート番号検出比較部、
７１はパス別パケットのシリアル番号検出部、７２はパ
ス別パケットのシリアル番号ラッチ部、７３は比較判定
部、９０は制御部、９１はスイッチ部、１０１〜１０
３，２０１〜２０３，３０１〜３０３はパスを示す。
ポート、２１，２２，２３は出力ポート、３１，３２，
３３は入力処理部、４１，４２，４３は出力処理部、５
１，５２，５３はパリティチェック部、６０は出力ポー
ト番号検出部、６１は出力ポート番号付加部、６２はパ
ス１０１用カウンタ、６３はパス１０２用カウンタ、６
４はパス１０３用カウンタ、６５はパス別パケットのシ
リアル番号付加部、７０は出力ポート番号検出比較部、
７１はパス別パケットのシリアル番号検出部、７２はパ
ス別パケットのシリアル番号ラッチ部、７３は比較判定
部、９０は制御部、９１はスイッチ部、１０１〜１０
３，２０１〜２０３，３０１〜３０３はパスを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 利明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 行先情報とデータよりなるデータ列が夫
々入力する複数の入力側伝送路対応に入力ポート（１
１，１２，１３）を持ち、複数の出力側伝送路対応に出
力ポート（２１，２２，２３）を持ち、制御部（９０）
の制御により、各入力ポートと各出力ポート間のパスを
有効とすることでクロスコネクトを行うスイッチ部（９
１）と、 各入力ポート（１１，１２，１３）と各入力側伝送路間
に設けられた、データ列より行先情報を検出し該制御部
（９０）に送る行先情報検出部（１，２，３）と、 該行先情報検出部（１，２，３）より行先情報が入力す
ると、行先情報を送った行先情報検出部の接続されてい
る入力ポートと、行先情報対応の出力ポート間のパスを
有効としてデータ列を伝送させる該制御部（９０）を有
するクロスコネクト部において、 各行先情報検出部（１，２，３）と各入力ポート（１
１，１２，１３）間に、対応の行先情報検出部（１，
２，３）より行先情報を入力し、行先情報に合致した出
力ポート番号と、有効とすべきパス別のデータ列のシリ
アル番号を該データ列に付加する入力処理部（３１，３
２，３３）と、 各出力ポート（２１，２２，２３）と各出力側伝送路間
には、データ列より、出力ポート番号及びパス別のデー
タ列のシリアル番号を検出し、検出した出力ポート番号
が自己の接続されている出力ポートと一致するかどうか
を判定し、不一致なら警報を出力し、パス別のデータ列
のシリアル番号が順番であるかどうかを判定し、順番で
なければ警報を出力する出力処理部（４１，４２，４
３）とを設けたことを特徴とする制御部異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21464393A JPH0774746A (ja) | 1993-08-31 | 1993-08-31 | 制御部異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21464393A JPH0774746A (ja) | 1993-08-31 | 1993-08-31 | 制御部異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774746A true JPH0774746A (ja) | 1995-03-17 |
Family
ID=16659156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21464393A Pending JPH0774746A (ja) | 1993-08-31 | 1993-08-31 | 制御部異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774746A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998038709A1 (fr) * | 1997-02-25 | 1998-09-03 | Hitachi, Ltd. | Emetteur optique, repeteur optique et dispositif d'interconnexion optique |
| JP2005301835A (ja) * | 2004-04-14 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | モニタリングシステム及び大気汚染物質センサ並びにセンサステーション |
| US7689882B2 (en) | 2005-08-29 | 2010-03-30 | Denso Corporation | Fault diagnosis in relaying data among a plurality of networks |
-
1993
- 1993-08-31 JP JP21464393A patent/JPH0774746A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998038709A1 (fr) * | 1997-02-25 | 1998-09-03 | Hitachi, Ltd. | Emetteur optique, repeteur optique et dispositif d'interconnexion optique |
| US6424445B1 (en) | 1997-02-25 | 2002-07-23 | Hitachi, Ltd. | Optical transmission apparatus and optical systems |
| US7194205B2 (en) | 1997-02-25 | 2007-03-20 | Hitachi, Ltd. | Optical transmission apparatus and optical systems |
| JP2005301835A (ja) * | 2004-04-14 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | モニタリングシステム及び大気汚染物質センサ並びにセンサステーション |
| US7689882B2 (en) | 2005-08-29 | 2010-03-30 | Denso Corporation | Fault diagnosis in relaying data among a plurality of networks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430569B1 (en) | Fault tolerant interconnection networks | |
| US6601210B1 (en) | Data integrity verification in a switching network | |
| EP0671093B1 (en) | An arrangement for bit error monitoring in switching equipment | |
| JPH0774746A (ja) | 制御部異常検出方法 | |
| EP0265454A1 (en) | Data transfer system comprising means for detecting transmission errors. | |
| WO1998033291A2 (en) | Method to control a switching unit and an arrangement working according to the method | |
| US6027243A (en) | Parity check circuit | |
| JP3600480B2 (ja) | シリアルデータ転送システムおよび異常検出方法 | |
| JPH08163153A (ja) | バス型二重化伝送装置 | |
| JP2581419B2 (ja) | 伝送装置、及び伝送装置によるプロテクション方法 | |
| JPH04320538A (ja) | 障害監視方式 | |
| JPH05102993A (ja) | 通信障害検出方法 | |
| JPH0730546A (ja) | Ａｔｍ伝送装置における監視装置 | |
| JP2573560B2 (ja) | フレ−ム同期方式 | |
| JPH0629960A (ja) | 故障点評定方法 | |
| Tsuiki et al. | AND‐inverse detecting circuit for the combinatorial logic circuits | |
| JPWO2002063890A1 (ja) | クロスコネクト装置 | |
| JPH07118685B2 (ja) | パッケージ内部故障検出システム | |
| JPH0556109A (ja) | データ処理装置 | |
| JPH03190438A (ja) | 伝送路チェック方式 | |
| JPS62226238A (ja) | コンピユ−タシステム | |
| JPH05308348A (ja) | 伝送処理システムにおける誤り監視装置 | |
| JPS63212238A (ja) | 伝送誤り検出方式 | |
| JPH0653975A (ja) | ループネットワークにおけるアドレス制御方式 | |
| JPH01112849A (ja) | 情報伝送システムにおける伝送制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020716 |