JPWO2002063890A1 - クロスコネクト装置 - Google Patents

Abstract

複数の入力方路から到来するｎビット構成の入力信号をビット単位でクロスコネクトするｎ個の現用系クロスコネクト部と、各入力信号のｎビットの排他的論理和を演算し、出力を予備系クロスコネクト部への入力とするｎ個の第１論理回路と、ｎ個の現用系クロスコネクト部と１つの予備系クロスコネクト部の出力の排他的論理和をとるｎ個の第２論理回路と、ｎ個の現用系クロスコネクト部の出力信号と第２論理回路の出力信号の選択機能を持つ第３論理回路を備えたクロスコネクト装置が開示される。このクロスコネクト装置では、第２論理回路の出力を監視することにより現用系クロスコネクト部における異常発生を検出し、第１、第２論理回路へのｎ個の入力のうち１つの入力を順にオフして異常発生のクロスコネクト部を特定し、第３論理回路において異常のクロスコネクト部の出力信号に替えて第２論理回路の出力信号を選択して出力する。

Description

技術分野
本発明は複数のクロスコネクト部を備えたクロスコネクト装置に係わり、特に、制御部の制御の負担を減らしつつ、クロスコネクト装置の異常検出、異常発生したクロスコネクト部の検出、予備系クロスコネクト部への切り替え、復旧時の現用系クロスコネクト部への切り戻しを行えるクロスコネクト装置に関する。
光伝送装置への光信号のインターフェースは直列信号から並列信号に今後主流が移っていくと考えられる。本発明は、光並列信号を入力とするクロスコネクト装置において、最小限のコストで信頼性の高い冗長構成及び装置内エラー検出が可能な構成を提供する。
背景技術
・従来のクロスコネクト装置の構成
図１３に従来の光クロスコネクト装置の構成図である。入力方路数をｍ（＝４）、各入力方路から時分割されて到来する各チャンネルのビット数をｎ（＝４）とすれば、ｎ個のｍ×ｍの現用系光クロスコネクト部１０１_１〜１０１_ｎが設けられ、ｎ個の現用光クロスコネクト部に対して１つの予備系光クロスコネクト部１０２が設けられている。ｍ×ｍのクロスコネクト部は図１４に示すように（図ではｍ＝４）、ｍ入力端子、ｍ出力端子を備え、ｍ本の入力線とｍ本の出力線がマトリクス状に交差配列され、各交差部にスイッチが設けられている。第ｉ入力端子に到来した信号を第ｊ出力端子から出力するようにクロスコネクトするには、交差点（ｉ，ｊ）のスイッチをオン（黒丸参照）する。図では、第１入力信号を第４出力にクロスコネクトし、第２入信号を第１出力にクロスコネクトし、第３入力信号を第３出力にクロスコネクトし、第４入力信号を第２出力にクロスコネクトする場合を示している。尚、１つの入力方路から時分割されて複数チャンネル信号が到来するが、説明上、入力方路＃ｉから到来する各チャンネルを第ｉチャンネルと称することにする。
光入力方路＃１〜＃４から到来する第１〜第４チャンネルの光信号は図示しない直列／並列変換部でｎ（＝４）ビットの並列信号に変換されてそれぞれ光電変換部（Ｏ／Ｅ）１０３_１〜１０３_４に入力する。光電変換部１０３_１〜１０３_４は、各入力方路から入力された光信号を電気信号に変換し、分配器１０５ｉ（ｉ＝１〜４）は入力方路＃ｉから到来する第ｉチャンネルの第１〜第４ビット信号を第１〜第４光クロスコネクト部１０１_１〜１０１_４の第ｉ入力端子にそれぞれ入力すると共に、セレクタ１０６に入力する。
例えば、分配器１０５_１は、第１方路＃１から到来する第１チャンネルの第１〜第４ビット信号を第１〜第４光クロスコネクト部１０１_１〜１０１_４の第１入力端子にそれぞれ入力すると共にセレクタ１０６に入力する。同様に、分配器１０５_２は、第２方路＃２から到来する第２チャンネルの第１〜第４ビット信号を第１〜第４光クロスコネクト部１０１_１〜１０１_４の第２入力端子にそれぞれ入力すると共にセレクタ１０６に入力する。セレクタ１０６は、第ｉ光クロスコネクト部１０１ｉに異常が発生すると、該第ｉ光クロスコネクト部１０１ｉに入力する第１〜第４チャンネルの第ｉビット信号を選択して予備系クロスコネクト１０２に入力する。
各現用系及び予備系の光クロスコネクト部１０１_１〜１０１_４、１０２の入力側には電光変換部（Ｅ／Ｏ）１０７_１〜１０７_４，１０８が設けられ、出力側には光電変換部（Ｏ／Ｅ）１０９_１〜１０９_４，１１０が設けられている。第１〜第４クロスコネクト部１０１_１〜１０１_４の第１の出力端子から送出される信号は光電変換部１０９_１〜１０９_４で電気信号に変換され、セレクタ１１１_１を介して電光変換部１０４_１に入力する。同様に、第１〜第４クロスコネクト部１０１_１〜１０１_４の第２の出力端子から送出される信号は光電変換部１０９_１〜１０９_４で電気信号に変換され、セレクタ１１１_２を介して電光変換部１０４_２に入力する。第１〜第４クロスコネクト部１０１_１〜１０１_４の第３の出力端子から送出される信号は光電変換部１０９_１〜１０９_４で電気信号に変換され、セレクタ１１１_３を介して電光変換部１０４_３に入力する。第１〜第４クロスコネクト部１０１_１〜１０１_４の第４の出力端子から送出される信号は光電変換部１０９_１〜１０９_４で電気信号に変換され、セレクタ１１１_４を介して電光変換部１０４_４に入力する。各電光変換部（Ｅ／Ｏ）１０４_１〜１０４_４はクロスコネクトされて入力された電気並列信号を光並列信号に変換して図示しない並列／直列変換部に入力し、該並列／直列変換部は光並列信号を光直列信号に変換して所定の光出力方路＃１〜＃４に送出する。
予備系光クロスコネクト部１０２の第１〜第４出力信号は光電変換部１１０で電気信号に変換されて分配器１１２に入力する。分配器１１２は第ｉ光クロスコネクト部１０１ｉに異常が発生すると、予備系光クロスコネクト部１０２の第１出力信号をセレクタ１１１_１の予備系側第ｉ端子に入力し、予備系光クロスコネクト部１０２の第２出力信号をセレクタ１１１_２の予備系側第ｉ端子に入力し、予備系光クロスコネクト部１０２の第３出力信号をセレクタ１１１_３の予備系側第ｉ端子に入力し、予備系光クロスコネクト部１０２の第４出力信号をセレクタ１１１_４の予備系側第ｉ端子に入力する。セレクタ１１１_１〜１１１_４は正常時、現用系の４つの入力端子に入力する４ビットの並列信号を選択して後段の電光変換部１０４_１〜１０４_４に入力する。しかし、第ｉクロスコネクト部１０１ｉに異常が発生すると、セレクタ１１１_１〜１１１_４は現用系側第ｉ入力端子に入力する信号を予備系側第ｉ入力端子に入力する信号で置き換えた４ビット信号を選択して後段の電光変換部１０４_１〜１０４_４に入力する。
信号断検出回路１１３は現用系クロスコネクト部１０１_１〜１０１_４の各出力端子から出力する信号の断を検出して現用系クロスコネクト部の異常を検出するもので、検出結果を制御部１１５に通知する。信号断検出回路１１４は分配器１１２から出力する信号の断を検出して予備系クロスコネクト部１０２の異常を検出するもので、検出結果を制御部１１５に通知する。
・動作
入力方路＃１より入力する第１チャンネルの信号を出力方路＃２にクロスコネクトして出力するものとすると、図１５の点線で示すように、現用系クロスコネクト部１０１_１〜１０１_４はそれぞれ第１入力を第２出力にクロスコネクトする。又、予備系クロスコネクト部１０２も、第１入力を第２出力にクロスコネクトする。他の入力方路についても同様であり、一般に、入力方路＃ｉより到来する第ｉチャンネルの信号を出力方路＃ｊにクロスコネクトして出力するものとすると、現用系クロスコネクト部１０１_１〜１０１_４及び予備系クロスコネクト部１０２はそれぞれ第ｉ入力を第ｊ出力にクロスコネクトする。
図１５の入力方路＃１から入力する第１チャンネルの信号を出力方路＃２にクロスコネクトしている状態において、信号断検出回路１１３が例えば現用系光クロスコネクト部１０１_１からの信号断を検出すると、制御部１１５に検出結果を通知する。制御部１１５はセレクタ１０６を制御し、点線で示すように現用系光クロスコネクト部１０１_１に入力する第１〜第４チャンネルの第１ビット信号を選択して予備系クロスコネクト部１０２の４つの入力端子に入力する。以上により、予備系光クロスコネクト部１０２は現用系光クロスコネクト部１０１_１と同じ入力状態となる。
又、制御部１１５は分配器１１２を制御し、予備系光クロスコネクト部１０２の４つの出力信号をそれぞれ、現用系光クロスコネクト部１０１_１の４つの出力信号と同じセレクタ１１１_１〜１１１_４の予備系側第１入力端子に入力する。更に、制御部１１５は各セレクタ１１１_１〜１１１_４に第１ビットとして現用系光クロスコネクト部１０１_１からの信号に替えて予備系光クロスコネクト部１０２からの信号を選択するように指示する。この結果、各セレクタ１１１_１〜１１１_４は第１ビットとして予備系クロスコネクト部１０２からの信号を選択し、又、第２〜第４ビットとして現用系光クロスコネクト部１０１_２〜１０１_４からの信号を選択して出力する。
以上により、現用系光クロスコネクト部１０１_１に異常が発生しても救済可能となり、クロスコネクト制御を継続できる。同様に、他の現用系光クロスコネクト部１０１_２〜１０１_４に異常が発生しても救済が可能である。予備系光クロスコネクト部１０２に切り替わった後、異常発生した現用系光クロスコネクト部が正常に戻れば、元の正常な状態に復旧してクロスコネクト制御が継続する。
・問題点
従来の光クロスコネクトシステムでは、障害発生時に予備系光クロスコネクト部１０２へ信号の切り替えを行うのに、入力側のセレクタ１０６と出力側のセレクタ１１１_１〜１１１_４の２つを同時に制御する必要がある。このため、光並列信号の並列数が増加し、又、光クロスコネクト部の数が増えて装置が大規模になったとき、セレクタ制御の負担が大きくなる問題がある。
また、信号断検出回路１１３で検出できるのは、信号が断になった時のみで、信号の誤りチェックまでは行えない問題がある。
以上より、本発明の目的は、クロスコネクト装置における異常を簡単な論理回路の構成により検出できるようにすることである。
本発明の別の目的は、いずれの現用系クロスコネクト部に異常が発生したかを簡単な論理回路の構成により検出できるようにすることである。
本発明の別の目的は、現用系、予備系の光クロスコネクト部の切り替えを簡単な論理回路の構成で行えるようにして、制御部における現用、予備の切替作業の制御の負担を軽減することである。
本発明の別の目的は、クロスコネクト部からの信号断の時だけでなく、クロスコネクト部において信号が“１”から“０”に、あるいは、“０”から“１”に変化した場合にも、異常検出できるようにすることである。又、かかる異常時にも予備系の光クロスコネクト部に切り替えてクロスコネクト制御を継続できるようにすることである。
発明の開示
本発明は、ｍ本の入力方路のそれぞれより到来するｎビット構成の入力信号の出力方路を切り替える第１〜第ｎクロスコネクト部、第ｉ入力方路（ｉ＝１〜ｍ）から到来する入力信号の第１〜第ｎビットデータを第１〜第ｎクロスコネクト部の第ｉ入力端子にそれぞれ入力し、第１〜第ｎクロスコネクト部の第ｊ出力端子（ｊ＝１〜ｍ）から出力するビットデータをそれぞれ第ｊ出力方路に送出する接続構成を備えたクロスコネクト装置である。このクロスコネクト装置は、（１）第ｉ入力方路（ｉ＝１〜ｍ）から到来する入力信号の第１〜第ｎビットデータの排他的論理和を演算するｍ個の第１論理回路、（２）第ｉ入力方路（ｉ＝１〜ｍ）に応じた第１論理回路の出力信号が第ｉ入力端子に入力される予備系クロスコネクト部、（３）第１〜第ｎの現用系クロスコネクト部及び予備系クロスコネクト部の第ｊ出力端子（ｊ＝１〜ｍ）から出力する信号の排他的論理和を演算するｍ個の第２論理回路、（４）現用系クロスコネクト部のいずれかに異常が発生したことを検出する異常検出手段を備えている。異常検出手段は、現用系及び予備系のクロスコネクト部をすべて同一のクロスコネクト状態に設定したとき、前記第２論理和回路の出力信号を監視し、正常時と異なる出力信号の発生によりｎ個の現用系クロスコネクト部のいずれかに異常が発生したと判断する。
本発明によれば、クロスコネクト装置における異常を簡単な論理回路の構成により検出することができ、しかも、現用系クロスコネクト部において信号が“１”から“０”に、あるいは、“０”から“１”に変化した場合にも異常を検出することができる
本発明のクロスコネクト装置は、更に、異常が検出された時、以下によりいずれのクロスコネクト部に異常が発生したかを特定する異常クロスコネクト部特定手段を有している。すなわち、異常クロスコネクト部特定手段は、まず、第ｉ（ｉ＝１）クロスコネクト部に入力する信号を各第１論理回路に入力せず、又、第ｉクロスコネクト部から出力する信号を各第２論理回路に入力せず、その時の第２論理回路の出力信号が正常時と同じであるか監視する。以後、順次、ｉを歩進して各第１、第２論理回路に入力しない信号を切り替え、第２論理回路の出力信号が正常時と同じになった時の第ｉクロスコネクト部に異常が発生したものと判定する。本発明によれば、いずれの現用系クロスコネクト部に異常が発生したかを簡単な論理回路の構成により検出することができる。
又、本発明のクロスコネクト装置は、第ｉクロスコネクト部に異常が発生した時、該第ｉクロスコネクト部から出力する信号を第２論理回路に入力しないように制御する制御部と、第ｉクロスコネクト部から出力するｍ個の信号をｍ個の第２論理回路の出力信号で置き換えて出力する第３論理回路を備えている。このｍ個の第２論理回路の出力信号は入力方路＃１〜＃４から入力するｍ個の第ｉビット信号と同じである。本発明によれば、現用系、予備系の光クロスコネクト部の切り替えを簡単な論理回路の構成で行え、現用、予備の切替制御の負担を軽減することができる。
又、本発明のクロスコネクト装置は、ｍ個の第２論理回路の出力信号と異常が検出された第ｉクロスコネクト部から出力するｍ個の信号がそれぞれ一致するかチェックする第４論理回路と、所定時間継続して一致したことにより、第ｉクロスコネクト部は正常に戻ったと判定する手段を備えている。本発明によれば、復旧を簡単な論理回路の構成で検出でき、的確に予備系クロスコネクト部から現用系クロスコネクト部に切り戻すことができる。
発明を実施するための最良の形態
（Ａ）本発明のクロスコネクト装置の全体の構成
図１は本発明のクロスコネクト装置の全体の構成図である。入力方路数をｍ（＝４）、各入力方路から時分割されて到来する各チャンネルのビット数をｎ（＝４）とすれば、ｎ個のｍ×ｍの現用系光クロスコネクト２０１_１〜２０１ｎが設けられ、ｎ個の現用光クロスコネクト部に対して１つの予備系光クロスコネクト部２０２が設けられている。尚、１つの入力方路から時分割されて複数チャンネル信号が到来するが、説明上、入力方路＃ｉから到来する各チャンネルを第ｉチャンネルと称することにする。
入力方路＃１〜＃４から到来する第１〜第４チャンネルの光信号は図示しない直列／並列変換部でｎ（＝４）ビットの並列信号に変換されてそれぞれ光電変換部（Ｏ／Ｅ）２０３_１〜２０３_４に入力する。光電変換部２０３_１は、第１方路から到来する第１チャンネルの第１〜第４ビット信号を第１〜第４光クロスコネクト部２０１_１〜２０１_４の第１入力端子にそれぞれ入力すると共に論理回路２０５_１に入力する。同様に、入力方路＃ｉ（ｉ＝１〜４）に接続された光電変換部２０３ｉは、該方路より到来する第ｉチャンネルの第１〜第４ビット信号を第１〜第４光クロスコネクト部２０１_１〜２０１_４の第ｉ入力端子にそれぞれ入力すると共に、第１〜第４ビット信号を排他的論理和を演算する第１の論理回路２０５ｉ（ｉ＝１〜４）に入力する。論理回路２０５ｉは第ｉチャンネルの第１〜第４ビット信号の排他的論理和演算を実行し、演算結果を電光変換部を介して予備系クロスコネクト２０２に入力する。
各現用系及び予備系の光クロスコネクト部２０１_１〜２０１_４、２０２の入力側には電光変換部（Ｅ／Ｏ）２０７_１〜２０７_４，２０８が設けられ、出力側には光電変換部（Ｏ／Ｅ）２０９_１〜２０９_４，２１０が設けられている。
第１〜第４クロスコネクト部２０１_１〜２０１_４の第１出力端子から送出される信号は光電変換部２０９_１〜２０９_４で電気信号に変換され、出力方路＃１に応じた論理回路２１１_１及び論理回路２１２_１に入力する。論理回路２１１_１は入力信号の排他的論理和を演算し、論理回路２１２_２は異常の有無に応じて信号選択を行う。同様に、第１〜第４クロスコネクト部２０１_１〜２０１_４の第ｉ出力端子（ｉ＝１〜４）から送出される信号は光電変換部１０９_１〜１０９_４で電気信号に変換され、出力方路＃ｉに応じた論理回路２１１ｉ及び論理回路２１２ｉに入力する。論理回路２１１ｉは入力信号の排他的論理和を演算し、論理回路２１２ｉは異常の有無に応じて信号選択を行う。各論理回路２１２_１〜２１２_４で選択された４ビットの並列信号はそれぞれ電光変換部２１２_１〜２１３_４で光並列信号に変換されて図示しない並列／直列変換部に入力する。該並列／直列変換部は入力した光並列信号を光直列信号に変換して所定の光出力方路＃１〜＃４に送出する。予備系光クロスコネクト部２０２の第１〜第４出力端子から出力する４つの信号は光電変換部２１０で電気信号に変換され、それぞれ論理回路２１１_１〜２１１_４に入力する。
以上より、出力方路＃１に応じた論理回路２１１_１には、現用系クロスコネクト部２０１_１〜２０１_４及び予備系クロスコネクト部２０２の第１出力端子から出力する５つの信号が入力する。又、出力方路＃２に応じた論理回路２１１_２には、現用系クロスコネクト部２０１_１〜２０１_４及び予備系クロスコネクト部２０２の第２出力端子から出力する５つの信号が入力する。又、出力方路＃３に応じた論理回路２１１_３には、現用系クロスコネクト部２０１_１〜２０１_４及び予備系クロスコネクト部２０２の第３出力端子から出力する５つの信号が入力する。又、出力方路＃４に応じた論理回路２１１_４には、現用系クロスコネクト部２０１_１〜２０１_４及び予備系クロスコネクト部２０２の第４出力端子から出力する５つの信号が入力する。
制御部２１５は、（１）各論理回路２１１_１〜２１１_４の出力信号を監視して光クロスコネクト部の異常を検出すると共に、（２）論理回路２０５_１〜２０５_４及び論理回路２１１_１〜２１１_４の入力信号を切り替え、その時の論理回路２１１_１〜２１１_４の出力信号を監視することにより、いずれの光クロスコネクト部に異常が発生したか特定し、（３）又、いずれの光クロスコネクト部が異常になったかに基づいて各論理回路２１２_１〜２１２_４に切替信号を入力して正しい信号を出力する。
（Ｂ）異常検出制御
クロスコネクトに際して、現用系光クロスコネクト部２０１_１〜２０１_４及び予備系クロスコネクト部２０２は同一のクロスコネクト状態になるように制御される。従って、例えば、図２に示すように入力方路＃１より到来する第１チャンネルの信号を出力方路＃２にクロスコネクトするものとすると、現用系光クロスコネクト部２０１_１〜２０１_４及び予備系クロスコネクト部１０２は、それぞれ点線で示すように第１入力を第２出力にクロスコネクトする。又、出力方路＃２に応じた論理回路２１１_２には、論理回路２０５_１の出力信号と第１チャンネルのクロスコネクト後の第１〜第４ビット信号が入力する。論理回路２０５_１はクロスコネクト前の第１チャンネルの第１〜第４ビット信号の排他的論理和を演算するものであるから、論理回路２１１_２は、クロスコネクトする前の正常な信号の排他的論理和信号とクロスコネクト後の４つの信号との排他的論理和信号を出力する。
・正常時
図３（ａ）の▲１▼に示すように、クロスコネクト前の第１チャンネル（ｉ＝１）の第１〜第４ビットの“１”の数が奇数であれば、論理回路２０５_１の出力は“１”となる。現用系光クロスコネクト部２０１_１〜２０１_４が正常であれば、それぞれの第２出力端子（ｊ＝２）から出力する信号の“１”の数は奇数になる。従って、出力方路＃２に応じた論理回路２１１_２に入力する“１”の数はトータルすると偶数になり、その出力は“０”となる。又、図３（ａ）の▲２▼に示すように、クロスコネクト前の第１チャンネルの第１〜第４ビットの“１”の数が偶数であれば、論理回路２０５_１の出力は“０”となる。現用系光クロスコネクト部２０１_１〜２０１_４が正常であれば、それぞれの第２出力端子から出力する信号の“１”の数は偶数になる。従って、出力方路＃２に応じた論理回路２１１_２に入力する“１”の数はトータルすると偶数になり、その出力は“０”となる。
・異常時
図３（ｂ）の▲３▼に示すように、クロスコネクト前の第１チャンネルの第１〜第４ビットの“１”の数が奇数であれば、論理回路２０５_１の出力は“１”となる。現用系光クロスコネクト部２０１_１〜２０１_４のいずれか１つが異常となれば、それぞれの第２出力端子から出力する信号の“１”の数は偶数になる。従って、出力方路＃２に応じた論理回路２１１_２に入力する“１”の数はトータルすると奇数になり、その出力は“１”となる。又、図３（ｂ）の▲４▼に示すように、クロスコネクト前の第１チャンネルの第１〜第４ビットの“１”の数が偶数であれば、論理回路２０５_１の出力は“０”となる。現用系光クロスコネクト部２０１_１〜２０１_４のいずれか１つが異常となれば、それぞれの第２出力端子から出力する信号の“１”の数は奇数になる。従って、出力方路＃２に応じた論理回路２１１_２に入力する“１”の数はトータルすると奇数になり、その出力は“１”となる。
以上より、全クロスコネクト部２０１_１〜２０１_４が正常であれば、論理回路２１１_２の出力は“０”になり、いずれか１つが異常となれば、論理回路２１１_２の出力は“１”になる。尚、同時に２以上の現用系光クロスコネクト部で異常は発生しないものとする。
以上では第１入力方路＃１から入力する信号をクロスコネクトして第２出力方路＃２から出力する場合について説明したが、任意の入力方路＃ｉから入力する信号をクロスコネクトして任意の出力方路＃ｊから出力する場合も同様である。
又、１つの現用系クロスコネクト部に異常が発生したとき、その全出力信号が“１”から“０”、あるいはその逆に変化するわけではない。従って、上記例において１つのクロスコネクト部に異常が発生した時、論理回路２１１_１〜２１１_４のすべての出力信号は“１”にならないが、少なくとも１つの論理回路の出力は“１”になり、異常を検出できる。
従って、制御部２１５は論理回路２１１_１〜２１１_４のいずれか１つの出力信号が“１”になったか否かを監視し、少なくとも１つの論理回路の出力が“１”になればクロスコネクト部に異常が発生したと判断する。
・簡略図を用いた異常検出の説明
図４は入力方路＃１から出力方路＃２にクロスコネクトする部分のみ抽出したクロスコネクト装置の要部構成図であり、図１、図２と同一部分には同一符号を付している。直列／並列変換部（Ｓ／Ｐ）２２１_１は入力方路＃１より到来する光直列信号を光並列信号に変換して光電変換部（Ｏ／Ｅ）２０３_１に入力する。並列／直列変換部（Ｐ／Ｓ）２３１_２は、電光変換部２１３_２から出力する４ビット光並列信号を直列の光信号に変換して出力方路＃２に送出する。
現用系光クロスコネクト部２０１_１〜２０１_４はそれぞれ、光電変換部２０３_１より第１入力端子に入力した第１〜第４ビット信号Ｓ_１１，Ｓ_１２，Ｓ_１３，Ｓ_１４を点線で示すように第２出力端子にクロスコネクトする。
第１の論理回路２０５_１は入力方路＃１より到来する第１チャンネルの第１〜第４ビット信号Ｓ_１１，Ｓ_１２，Ｓ_１３，Ｓ_１４の排他的論理和を演算し、演算結果Ａを予備系光クロスコネクト部２０２の第１入力端子に入力する。予備系光クロスコネクト部２０２は現用系光クロスコネクト部２０１_１〜２０１_４と同一のクロスコネクト状態になるように制御されるから、第１入力端子に入力した第１論理回路２０５_１の出力信号Ａを点線で示すように第２出力端子にクロスコネクトする。
第２論理回路２１１_２には、クロスコネクト後の第１論理回路２０５_１の出力信号Ａ′とクロスコネクト後の第１チャンネルの第１〜第４ビット信号Ｓ_１１′，Ｓ_１２′，Ｓ_１３′，Ｓ_１４′が入力する。第１論理回路２０５_１はクロスコネクト前の第１チャンネルの第１〜第４ビット信号Ｓ_１１，Ｓ_１２，Ｓ_１３，Ｓ_１４の排他的論理和を演算するものであるから、第２論理回路２１１_２は、クロスコネクトする前の正常な信号の排他的論理和信号とクロスコネクト後の４つの信号Ｓ_１１′，Ｓ_１２′，Ｓ_１３′，Ｓ_１４′との排他的論理和信号を出力する。
図３（ｂ）の▲３▼，▲４▼に基づいて説明したように、現用系光クロスコネクト部２０１_１〜２０１_４のいずれか１つに異常が発生してその出力信号の論理が反転すると（“１”→“０”あるいは“０”→“１”）、第２論理回路２１１_２の出力Ｂが“１”になる。従って、制御回路２１５は第２論理回路２１１_２の出力が“１”になったか否かを監視し、“１”になれば異常発生と判断する。
（Ｃ）異常となったクロスコネクト部の特定制御
論理回路２１１_１〜２１１_４（図２）の少なくとも１つの出力信号が“１”になって現用系光クロスコネクト部２０１_１〜２０１_４のいずれかで異常が発生すれば、制御部２１５は異常となったクロスコネクト部の特定を行う。
このために制御部２１５は、第１の光クロスコネクト部２０１_１に入力する信号が各論理回路２０５_１〜２０５_４に入力するのを禁止し、同時に、第１の光クロスコネクト部２０１_１から出力する信号が各論理回路２１１_１〜２１１_４に入力するのを禁止する。しかる後、各論理回路２１１_１〜２１１_４の出力信号が正常時と同じ（＝“０”）になったか監視する。もし、第１の光クロスコネクト部２０１_１に異常が発生していれば、該クロスコネクト部２０１_１の入出力信号は排他的論理和演算から除外されているため、論理回路２１１_１〜２１１_４の出力信号は全て“０”となり、これにより第１の光クロスコネクト部２０１_１に異常が発生したものであると異常箇所を特定できる。
しかし、第１の光クロスコネクト部２０１_１が正常であれば、該クロスコネクト部２０１_１の入出力信号を排他的論理和演算から除外しても、他に異常のクロスコネクト部が存在するため、論理回路２１１_１〜２１１_４のいずれかの出力信号は“１”となり、これにより第１の光クロスコネクト部２０１_１に異常が発生しておらず、正常であると判定できる。
制御部２１５は、第１の光クロスコネクト部２０１_１が正常であると判定すれば、第２の光クロスコネクト部２０１_２に入力する信号が各論理回路２０５_１〜２０５_４に入力するのを禁止し、同時に、第２の光クロスコネクト部２０１_２から出力する信号が各論理回路２１１_１〜２１１_４に入力するのを禁止する。しかる後、制御部２１５は各論理回路２１１_１〜２１１_４の出力信号が正常時と同じ（＝“０”）になったか監視することで第２の光クロスコネクト部２０１_２の正常／異常を判定する。第２の光クロスコネクト部２０１_２が正常であると判定すれば、制御部２１５は、以後同様に異常箇所が特定できるまで第３、第４の光クロスコネクト部２０１_３，２０１_４の正常／異常を判定する。
・簡略図を用いた異常検出の説明
図４の簡略図を用いて説明する。異常発生により、第２論理回路２１１_２の出力が“１”になったものとする。制御部２１５は、まず、第１ビット信号Ｓ_１１，Ｓ′_１１が第１論理回路２０５_１と第２論理回路２１１_２に入力しないようにする。もし、第１の光クロスコネクト部２０１_１に異常が発生していれば、該クロスコネクト部２０１_１の入出力信号Ｓ_１１，Ｓ′_１１は排他的論理和演算から除外されているため、論理回路２１１_２の出力信号は“０”となる。これにより制御部２１５は第１の光クロスコネクト部２０１_１に異常が発生したものであると判定でき、異常箇所を特定できる。
しかし、第１の光クロスコネクト部２０１_１が正常であれば、該クロスコネクト部２０１_１の入出力信号Ｓ_１１，Ｓ′_１１を排他的論理和演算から除外しても、他に異常のクロスコネクト部が存在するため、論理回路２１１_２の出力信号は“１”となる。これにより第１の光クロスコネクト部２０１_１に異常が発生しておらず、正常であると判定できる。
制御部２１５は、第１の光クロスコネクト部２０１_１が正常であると判定すれば、第２ビット信号Ｓ_１２，Ｓ′_１２が第１論理回路２０５_１と第２論理回路２１１_２に入力しないようにする。もし、第２の光クロスコネクト部２０１_２に異常が発生していれば、該クロスコネクト部２０１_２の入出力信号Ｓ_１２，Ｓ′_１２は排他的論理和演算から除外されているため、論理回路２１１_２の出力信号は“０”となる。これにより制御部２１５は第２の光クロスコネクト部２０１_２に異常が発生したものであると判定でき、異常箇所を特定できる。
しかし、第２の光クロスコネクト部２０１_２が正常であれば、該クロスコネクト部２０１_２の入出力信号Ｓ_１２，Ｓ′_１２を排他的論理和演算から除外しても、他に異常のクロスコネクト部が存在するため、論理回路２１１_２の出力信号は“１”となる。これにより第２の光クロスコネクト部２０１_２に異常が発生しておらず、正常であると判定できる。以後、制御部２１５は異常箇所を特定できるまで同様の制御を実行する。
（Ｄ）異常時における出力信号の切替制御
入力方路＃１より到来する第１チャンネルの信号を出力方路＃２にクロスコネクトし（図２の点線）、入力方路＃４より到来する第４チャンネルの信号を出力方路＃３にクロスコネクト（図２の一点鎖線）している場合における切替制御を説明する。上記のクロスコネクト状態において、第ｋ光クロスコネクト部２０１ｋ（例えばｋ＝３）に異常が発生したことが検出されると、制御部２１５は該第ｋ光クロスコネクト部から出力する信号が論理回路２１１_１〜２１１_４に入力するのを禁止する。
この結果、出力方路＃２に応じた論理回路２１１_２（図４参照）には、論理回路２０５_１の出力信号Ａ′と、第１チャンネルのクロスコネクト後の第１〜第４ビット信号のうち第ｋビット（ｋ＝３）除いた信号が入力する。論理回路２０５_１はクロスコネクト前の第１チャンネルの第１〜第４ビット信号の排他的論理和を演算するものであるから、クロスコネクトする前の第１チャンネルの第１〜第４ビット信号をＳ_１１〜Ｓ_１４とし、クロスコネクト後の第１チャンネルの第１〜第４ビット信号をＳ′_１１〜Ｓ′_１４とし、ｋ＝３とすれば、出力方路＃２に応じた論理回路２１１_２の出力は信号
Ｓ_１１，Ｓ_１２，Ｓ_１３，Ｓ_１４，Ｓ′_１１，Ｓ′_１２，Ｓ′_１４
の排他的論理和となる。信号Ｓ′_１１，Ｓ′_１２，Ｓ′_１４は正常なクロスコネクト部の出力であるため、信号Ｓ_１１，Ｓ_１２，Ｓ_１４と一致する。この結果、上記７個の信号のうち“１”の信号の数が偶数であるか、奇数であるかは第３ビット信号Ｓ_１３に依存する。換言すれば、論理回路２１１_２の出力は第３ビット信号Ｓ_１３となる。
論理回路２１２_２は４つのセレクタＳＥＬ_２１，ＳＥＬ_２２，ＳＥＬ_２３，ＳＥＬ_２４を備え、その第１入力端子は現用系クロスコネクト部２０１_１〜２０１４_４の第２出力端子に接続し、第２入力端子は論理回路２１１_２の出力端子に接続している。制御部２１５は、論理回路２１２_２の各セレクタに対して第１、第２、第４ビット信号はクロスコネクト部２０１_１，２０１_２，２０１_４の第２出力端子から出力する信号を選択し、第３ビット信号は論理回路２１１_２から出力する信号Ｓ_１３を選択するよう指示する。これにより、論理回路２１２_２は、第１〜第４ビット信号としてＳ′_１１，Ｓ′_１２，Ｓ_１３，Ｓ′_１４を選択して出力する。
又、出力方路＃３に応じた論理回路２１１_３（図２参照）には、論理回路２０５_４の出力信号と、第４チャンネルのクロスコネクト後の第１〜第４ビット信号のうち第ｋ（＝３）ビット除いた信号が入力する。論理回路２０５_４はクロスコネクト前の第４チャンネルの第１〜第４ビット信号の排他的論理和を演算するものであるから、クロスコネクトする前の第４チャンネルの第１〜第４ビット信号をＳ_４１〜Ｓ_４４とし、クロスコネクト後の第１チャンネルの第１〜第４ビット信号をＳ′_４１〜Ｓ′_４４とし、ｋ＝３とすれば、出力方路＃３に応じた論理回路２１１_３の出力は信号
Ｓ_４１，Ｓ_４２，Ｓ_４３，Ｓ_４４，Ｓ′_４１，Ｓ′_４２，Ｓ′_４４
の排他的論理和となる。
信号Ｓ′_４１，Ｓ′_４２，Ｓ′_４４は正常なクロスコネクト部の出力であるため、信号Ｓ_４１，Ｓ_４２，Ｓ_４４と一致する。この結果、上記７個の信号のうち“１”の信号の数が偶数であるか、奇数であるかは第３ビット信号Ｓ_４３に依存する。換言すれば、論理回路２１１_３の出力は正常な第３ビット信号Ｓ_４３となる。制御部２１５は、論理回路２１２_３の各セレクタに対して第１、第２、第４ビット信号はクロスコネクト部２０１_１，２０１_２，２０１_４の第３出力端子から出力する信号を選択し、第３ビット信号は論理回路２１１_３から出力する信号Ｓ_４３を選択するよう指示する。これにより、論理回路２１２_３は、第１〜第４ビット信号としてＳ′_４１，Ｓ′_４２，Ｓ_４３，Ｓ′_４４を選択して出力する。
同様に、論理回路２１１_１，２１１_４は、第３ビット信号として第３クロスコネクト部２０１_３（ｋ＝３）から出力する信号に替えて論理回路２１１_１，２１１_４の出力信号を選択して出力方路＃１，＃４へ送出する。
以上の説明では、第３クロスコネクト部に異常が発生したものとしたが、任意の第ｋクロスコネクト部に異常が発生しても同様であり、論理回路２１２_１〜２１２_４は第ｋクロスコネクト部２０１ｋから出力する信号に替えて論理回路２１１_１〜２１１_４の出力信号を選択して出力する。
又、以上の説明では、入力方路＃１より到来する第１チャンネルの信号を出力方路＃２にクロスコネクトし、入力方路＃４より到来する第４チャンネルの信号を出力方路＃３にクロスコネクトする場合について説明したが、任意のクロスコネクト状態においても成立することは明らかである。
（Ｅ）復旧制御
論理回路２１１_１〜２１１_４の出力信号と異常となった第ｉクロスコネクト部２０１ｉの第１〜第４出力端子より出力される４個の信号がそれぞれ一致するかチェックする論理回路（図１、図２には図示せず）を設け、制御部２１５は該論理回路の出力を監視し、所定時間継続して一致したことにより第ｉクロスコネクト部２０１ｉは正常に戻ったと判定する。そして、制御部２１５は正常状態に復旧したと判定すれば、各論理回路の状態を正常時の状態に切り戻し、論理回路２１２_１〜２１２_４は各現用系光クロスコネクト部２０１_１〜２０１_４でクロスコネクトした信号を選択して各出力方路＃１〜＃４に出力する。
（Ｆ）論理回路の構成
（ａ）第１論理回路
論理回路２０５_１〜２０５_４は同一の構成を備えており、そのうち論理回路２０５_１は図５に示すように、第１チャンネルの第１〜第４ビット信号Ｓ_１１〜Ｓ_１４の通過を制御する４つアンドゲートＡＧ_１１〜ＡＧ_１４と、第１〜第４ビット信号Ｓ_１１〜Ｓ_１４の排他的論理和演算を実行する３つの排他的論理和回路ＥＯＲ_１１〜ＥＯＲ_１３で構成されている。通常、ゲート制御信号Ｇ_１１〜Ｇ_１４はハイレベルになって、第１〜第４ビット信号Ｓ_１１〜Ｓ_１４の排他的論理和信号Ａを出力するようになっている。
しかし、異常となったクロスコネクト部を特定する際には、制御部２１５の制御でゲート信号Ｇ_１１〜Ｇ_１４はＧ_１１→Ｇ_１２→Ｇ_１３→Ｇ_１４の順序でローレベルにされ、第１〜第４ビット信号Ｓ_１１〜Ｓ_１４のうち１つの信号の通過が禁止され、他の３つの信号の排他的論理和信号を出力するようになっている。
（ｂ）第２論理回路
第２論理回路２１１_１〜２１１_４は同一の構成を備えており、そのうち出力方路＃２に応じた論理回路２１１_２は図６に示すように、第１〜第４クロスコネクト部２０１_１〜２０１_４の第２出力端子から出力する信号（図４の例では信号Ｓ′_１１〜Ｓ′_１４）の通過を制御する４つのアンドゲートＡＧ_２１〜ＡＧ_２４と、予備系クロスコネクト部２０２の第２出力端子から出力する信号（図４の例では信号Ａ′）の通過を制御するアンドゲートＡＧ_２５、各アンドゲート出力の排他的論理和演算を実行する４つの排他的論理和回路ＥＯＲ_２１〜ＥＯＲ_２４で構成されている。通常、ゲート制御信号Ｇ_２１〜Ｇ_２５はハイレベルになっており、第２論理回路２１１_２は図４の場合クロスコネクト後の第１〜第４ビット信号Ｓ_１１′〜Ｓ_１４′と第１論理回路の出力信号Ａ′との排他的論理和演算を実行して信号Ｂを出力するようになっている。
しかし、異常となったクロスコネクト部を特定する際、制御部２１５の制御でゲート信号Ｇ_２１〜Ｇ_２４はＧ_２１→Ｇ_２２→Ｇ_２３→Ｇ_２４の順序でローレベルにされ、第２論理回路２１１_２は、クロスコネクト後の第１〜第４ビット信号Ｓ_１１′〜Ｓ_１４′のうち任意の１つの信号を除いた他の３つの信号と第１論理回路の出力信号Ａ′との排他的論理和演算を実行して信号Ｂを出力するようになっている。
又、異常となったクロスコネクト部が第ｋクロスコネクト部であると判明すれば復旧するまで、制御部２１５の制御でゲート信号Ｇ_２ｋをローレベルにし、該第ｋクロスコネクト部の第２出力端子から出力する信号Ｓ_１ｋの通過を禁止し、他の３つの信号と第１論理回路の出力信号Ａ′との排他的論理和演算を実行して信号Ｂを出力するようになっている。図４の例ではｋ＝３であるから、ゲート信号Ｇ_２３がローレベルとなり、第３クロスコネクト部２０１_３の第２出力端子から出力する信号Ｓ_１３′の通過が禁止される。この結果、第２論理回路２１１_２は出力信号Ｂとして第１チャンネルの第３ビット信号Ｓ_１３を出力する。
（ｃ）第３、第４論理回路
第３論理回路２１２_１〜２１２_４は同一の構成を備えている。出力方路＃２に応じた第３論理回路２１２_２は図４で説明したとおり、４つのセレクタＳＥＬ_２１〜ＳＥＬ_２４を備えている。図４の場合、各セレクタＳＥＬ_２１〜ＳＥＬ_２４の第１入力端子は現用系クロスコネクト部２０１_１〜２０１４_４の第２出力端子に接続し、第２入力端子は論理回路２１１_２の出力端子に接続している。制御部２１５は、第３クロスコネクト部２０１_３に異常が発生している場合には、論理回路２１２_２のセレクタＳＥＬ_２１，ＳＥＬ_２２，ＳＥＬ_２４に対してクロスコネクト部２０１_１，２０１_２，２０１_４の第２出力端子から出力する信号を選択するように指示し、セレクタＳＥＬ_２３に対しては論理回路２１１_２から出力する信号Ｓ_１３を選択するよう指示する。これにより、論理回路２１２_２は、第１〜第４ビット信号としてＳ′_１１，Ｓ′_１２，Ｓ_１３，Ｓ′_１４を選択して出力する。
第４論理回路は第３論理回路と対になって４つ設けられており、図７では第３論理回路２１２_２と対になっている１つの第４論理回路３０１_２が示されている。４つの第４論理回路はそれぞれ排他的論理和回路ＥＯＲ_４１〜ＥＯＲ_４４を備え、第２論理回路２１１_１〜２１１_４の４出力信号と異常となった第ｋクロスコネクト部２０１ｋの４出力信号がそれぞれ一致するかチェックし、制御部２１５は所定時間継続して一致したことにより第ｋクロスコネクト部２０１ｋは正常に戻ったと判定する。すなわち、図７の出力方路＃２に応じた第４論理回路３０１_２は、ＥＯＲ_４３の出力に基づいて異常となった第３クロスコネクト部２０１_３の第２出力信号Ｓ_１３′と第２論理回路２１１_２の出力信号Ｓ_１３とが一致するか監視する。同様に他の第４論理回路も一致監視を行う。
（ｄ）信号断検出回路を備えた構成
以上ではクロスコネクト部の異常を第２論理回路２１１_１〜２１１_４の出力が“１”になったことで検出しているが、各クロスコネクト部２０１_１〜２０１_４の出力信号が所定時間以上継続して断になったことで異常検出を行うこともできる。
図８は信号断検出回路の配設位置を説明する図であり、図６と同一部分には同一符号を付している。出力方路＃２に応じた第２論理回路２１１_２には、各クロスコネクト部２０１_１〜２０１_４の第２出力信号が入力する。信号断検出回路４０１_１〜４０１_４はこれらクロスコネクト部２０１_１〜２０１_４の第２出力信号が所定時間以上連続して断になったことを検出して制御部２１５に通知する。
（Ｇ）各種処理フロー
（ａ）異常検出及び出力切替制御
図９は異常検出及び出力切替制御処理フローである。
制御部２１５は第２論理回路２１１_１〜２１１_４の出力のいずれかが“１”になったか監視し（ステップ５０１）、“１”になれば、現用系光クロスコネクト部２０１_１〜２０１_４のいずれか１つに異常が発生したと判定し、ｎ＝１として異常箇所の特定処理を開始する（ステップ５０２）。
制御部２１５は第１論理回路２０５_１〜２０５_４の第ｎ入力信号及び第２論理回路２１１_１〜２１１_４の第ｎ入力信号をオフにする（ステップ５０３）。実際には、図５、図６におけるゲート信号Ｇ_１ｎ及びＧ_２ｎをローレベルにして第１、第２論理回路の第ｎ入力が排他的論理和演算に関与しないようにする。
この状態において、制御部２１５は第２論理回路２１１_１〜２１１_４の出力の全てが“０”になったか監視し（ステップ５０４）、“０”にならなければなれば、第ｎクロスコネクト部２０１ｎに異常はないと判定し、ｎ＋１→ｎによりｎを歩進し（ステップ５０５）、ステップ５０３以降の処理を繰り返す。しかし、ステップ５０４において、第２論理回路２１１_１〜２１１_４の出力の全てが“０”になれば、第ｎクロスコネクト部２０１ｎに異常が発生したと判定し、異常箇所の特定制御を終了する。
ついで、制御部２１５は、第２論理回路２１１_１〜２１１_４の第ｎ入力のオフを継続すると共に、第１論理回路２０５_１〜２０５_４の第ｎ入力をオフからオンに戻す（ステップ５０６）。これにより、第２論理回路２１１_１〜２１１_４の出力信号は第ｎクロスコネクト部２０１ｎが出力すべき正しい信号となる。
又、制御部２１５は第３論理回路２１２_１〜２１２_４に対し、第ｎクロスコネクト部２０１ｎの出力信号に替えて第２論理回路２１１_１〜２１１_４の出力信号を選択するよう指示する（ステップ５０７）。これにより、第３論理回路２１２_１〜２１２_４は選択信号を第ｎクロスコネクト部２０１ｎの出力信号より第２論理回路２１１_１〜２１１_４の出力信号に切り替え、正しい信号を出力する。
（ｂ）信号断検出回路による異常検出及び出力切替制御処理
図９では第２論理回路２１１_１〜２１１_４の出力信号を監視してクロスコネクト部の異常を検出した場合であるが、図１０は信号断検出回路４０１_１〜４０１_４（図８参照）により異常検出した場合の処理フローである。
制御部２１５は信号断検出回路４０１_１〜４０１_４の出力信号ＳＦ_１〜ＳＦ_４のいずれかが“１”になったか監視する（ステップ６０１）。第ｎクロスコネクト部２０１ｎに異常が発生してその出力信号が連続して所定時間以上断になると、信号断検出回路４０１ｎは断信号ＳＦｎを出力する。これにより、制御部２１５は第ｎクロスコネクト部２０１ｎに異常が発生したと認識する（ステップ６０２）。
ついで、制御部２１５は、第２論理回路２１１_１〜２１１_４の第ｎ入力をオフする（ステップ６０３）。これにより、第２論理回路２１１_１〜２１１_４の出力信号は第ｎクロスコネクト部２０１ｎが出力すべき正しい信号となる。
又、制御部２１５は第３論理回路２１２_１〜２１２_４に対し、第ｎクロスコネクト部２０１ｎの出力信号に替えて第２論理回路２１１_１〜２１１_４の出力信号を選択するよう指示する（ステップ５０７）。これにより、第３論理回路２１２_１〜２１２_４は、選択信号を第ｎクロスコネクト部２０１ｎの出力信号より第２論理回路２１１_１〜２１１_４の出力信号に切り替え、正しい信号を出力する。
（ｃ）復旧処理
図１１は復旧処理フローである。
第ｋクロスコネクト部２０１ｋの異常発生により、出力信号を切り替えた状態（図９のステップ５０７の状態または図１０のステップ６０４の状態）において、制御部２１５は４つの第４論理回路３０１_１〜３０１_４（図７では論理回路３０１_２のみ示す）から出力する排他的論理和信号に基づいて、第ｋクロスコネクト部２０１ｋが正常に復旧したか監視する。すなわち、制御部２１５は、第２論理回路２１１_１〜２１１_４の４つの出力信号と異常となった第ｋクロスコネクト部２０１ｋの４つの出力信号がそれぞれ一致するか監視し（ステップ７０１）、一致すれば一致が設定時間以上継続するかチェックする（ステップ７０２）。設定時間以上連続して一致しなければステップ７０１以降の処理を繰り返す。設定時間以上連続して一致すれば、制御部２１５は第ｋクロスコネクト部２０１ｋは正常に戻ったと判定する（ステップ７０３）。
正常な状態に戻ったと判断すれば、制御部２１５は異常発生による出力の自動切替を終了し、元の正常な状態に切り戻す（ステップ７０４）。すなわち、第１、第２論理回路におけるゲート信号Ｇｉｊ（図５、図６）を全てハイレベルにすると共に、第３論理回路（図７）に現用系クロスコネクト部からの出力信号を選択するよう指示する。
図１２は復旧処理の別のフローであり、連続して設定回数、一致した場合に復旧したと判定する処理フローである。
第ｋクロスコネクト部２０１ｋの異常発生により、出力信号を切り替えた状態において、制御部２１５は第２論理回路２１１_１〜２１１_４の４つの出力信号と異常となった第ｋクロスコネクト部２０１ｋの４つの出力信号がそれぞれ一致するか監視し（ステップ８０１）、一致すれば一致が設定時間以上継続するかチェックする（ステップ８０２）。設定時間以上連続して一致しなければ、カウント値ｃを零にクリアし（ステップ８０３）、ステップ８０１以降の処理を繰り返す。設定時間以上連続して一致すれば、制御部２１５は値ｃをカウントアップし（ステップ８０４）、カウント値ｃが設定値ｍに等しくなったかチェックし（ステップ８０５）、等しくなければステップ８０１以降の処理を繰り返す。
カウント値ｃが設定値ｍと等しくなれば、制御部２１５は第ｋクロスコネクト部２０１ｋは正常に戻ったと判定する（ステップ８０６）。しかる後、制御部２１５は異常発生による出力の自動切替を終了し、元の正常な状態に切り戻す（ステップ８０７）。
以上本発明によれば、クロスコネクト装置における異常を簡単な論理回路の構成により検出することができ、しかも、クロスコネクト部からの信号が断になっただけでなく、該信号が“１”から“０”に、あるいは、“０”から“１”に変化した場合にも異常を検出することができる
本発明によれば、いずれの現用系クロスコネクト部に異常が発生したかを簡単な論理回路の構成により検出することができる。
本発明によれば、現用系、予備系の光クロスコネクト部の切り替えを簡単な論理回路の構成で行え、現用、予備の切替制御の負担を軽減することができる。
本発明によれば、復旧を簡単な論理回路の構成で検出でき、的確に予備系クロスコネクト部から現用系クロスコネクト部に切り戻すことができる。
本発明によれば、従来のクロスコネクト装置に比べて、最低限のコストで信頼性の高い光クロスコネクト装置を提供できる。
本発明によれば、ゲート制御により高速に異常箇所の特定、出力信号の切替／切り戻しを行うことが出きる。
【図面の簡単な説明】
図１は本発明のクロスコネクト装置の全体の構成図である。
図２は本発明の異常検出、異常クロスコネクト部の特定、現用／予備の切替説明図である。
図３は入力方路＃ｉから出力方路＃ｊにクロスコネクトする場合における論理回路の出力説明図である。
図４は入力方路＃ｉから出力方路＃ｊにクロスコネクトする部分のみ抽出したクロスコネクト装置の要部構成図である。
図５は第１論理回路の構成図である。
図６は第２論理回路の構成図である。
図７は第３、第４論理回路の構成図である。
図８は信号断検出回路の配設位置を説明する図である。
図９は異常検出及び出力切替制御処理フローである。
図１０は信号断検出回路により異常検出した場合の処理フローである。
図１１は復旧処理フローである。
図１２は別の復旧処理フローである。
図１３は従来の光クロスコネクト装置の構成図である。
図１４はクロスコネクト説明図である。
図１５は従来の光クロスコネクト装置の動作説明図である。

Claims (9)

1. ｍ本の入力方路のそれぞれより到来するｎビット構成の入力信号の出力方路を切り替える第１〜第ｎクロスコネクト部、第ｉ入力方路（ｉ＝１〜ｍ）から到来する入力信号の第１〜第ｎビットデータを第１〜第ｎクロスコネクト部の第ｉ入力端子にそれぞれ入力し、第１〜第ｎクロスコネクト部の第ｊ出力端子（ｊ＝１〜ｍ）から出力するビットデータをそれぞれ第ｊ出力方路に送出する接続構成を備えたクロスコネクト装置において、
   第ｉ入力方路（ｉ＝１〜ｍ）から到来する入力信号の第１〜第ｎビットデータの排他的論理和を演算するｍ個の第１論理回路、
   第ｉ入力方路（ｉ＝１〜ｍ）に応じた第１論理回路の出力信号が第ｉ入力端子に入力される予備系クロスコネクト部、
   第１〜第ｎの現用系クロスコネクト部及び予備系クロスコネクト部の各第ｊ出力端子（ｊ＝１〜ｍ）から出力する信号の排他的論理和を演算するｍ個の第２論理回路、
   現用系及び予備系のクロスコネクト部をすべて同一のクロスコネクト状態に設定したとき、前記第２論理和回路の出力信号を監視し、正常時と異なる出力信号の発生によりｎ個の現用系クロスコネクト部のいずれかに異常が発生したことを検出する異常検出手段、
   を備えたことを特徴とするクロスコネクト装置。
2. 各入力方路から到来するｎビットの直列信号を並列信号に変換する直列／並列変換部、
   第１〜第ｎクロスコネクト部の第ｊ出力端子（ｊ＝１〜ｍ）から出力するｎビットの並列信号を直列信号に変換して第ｊ出力方路に送出する並列／直列変換部、を備えたことを特徴とする請求項１記載のクロスコネクト装置。
3. 異常となったクロスコネクト部を特定する際、第ｉクロスコネクト部に入力する信号を第１論理回路に入力せず、かつ、第ｉクロスコネクト部から出力する信号を第２論理回路に入力せず、その時の第２論理回路の出力信号が正常時と同じであるか監視し、順次、前記ｉを変えて各論理回路に入力しない信号を切り替え、第２論理回路の出力信号が正常時と同じになった時の第ｉクロスコネクト部に異常が発生したものと判定する異常クロスコネクト部特定手段、
   を備えたことを特徴とする請求項１記載のクロスコネクト装置。
4. 各第１論理回路に入力するｎ個の信号をそれぞれゲート制御する第１のゲート回路、
   各第２論理回路に入力するｎ個の信号をそれぞれゲート制御する第２のゲート回路、
   を備え、前記特定手段は、各ゲートを開閉制御することにより各論理回路に入力しない信号を切り替えること、
   を特徴とする請求項３記載のクロスコネクト装置。
5. 各クロスコネクト部の出力側に設けられ、クロスコネクト部からの信号が断になったことを検出することにより該クロスコネクト部の異常を検出する信号断検出回路、
   を備えたことを特徴とする請求項１記載のクロスコネクト装置。
6. 第ｉクロスコネクト部に異常が発生したことが検出された時、該第ｉクロスコネクト部から出力する信号を第２論理回路に入力しないように制御する制御部、
   該制御部からの指示に従って、ｍ個の第２論理回路の出力信号で第ｉクロスコネクト部から出力するｍ個の信号を置き換える第３論理回路、
   を備えたことを特徴とする請求項１または３または５記載のクロスコネクト装置。
7. ｍ個の第２論理回路の出力信号と異常が検出された第ｉクロスコネクト部から出力するｍ個の信号がそれぞれ一致するかチェックする第４論理回路、
   所定時間継続して一致したことにより、第ｉクロスコネクト部は正常に戻ったと判定する手段、
   を備えることを特徴とする請求項６記載のクロスコネクト装置。
8. ｍ個の第２論理回路の出力信号と異常が検出された第ｉクロスコネクト部から出力するｍ個の信号がそれぞれ一致するかチェックする第４論理回路、
   所定時間継続して一致した状態が所定回数連続したことにより、第ｉクロスコネクト部は正常に戻ったと判定する手段、
   を備えることを特徴とする請求項６記載のクロスコネクト装置。
9. 各入力方路から到来するｎビットの光直列信号を光並列信号に変換する直列／並列変換部、
   該光並列信号を電気並列信号に変換する第１の光電変換部、
   前記クロスコネクト部を光クロスコネクト部とし、該光クロスコネクト部の入力側に設けられた第１の電光変換部、
   光クロスコネクト部の出力側に設けられた第２の光電変換部、
   第１〜第ｎクロスコネクト部の第ｊ出力端子（ｊ＝１〜ｍ）から第２の光電変換部を介して出力するｎビットの並列電気信号を光並列信号に変換する第２の電光変換部、
   第２の電光変換部から出力する光並列信号を光直列信号に変換して第ｊ出力方路に送出する並列／直列変換部、
   を備え、各論理回路は電気信号により論理演算することを特徴とする請求項１記載のクロスコネクト装置。

Images