JPH0774362A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0774362A JPH0774362A JP22075093A JP22075093A JPH0774362A JP H0774362 A JPH0774362 A JP H0774362A JP 22075093 A JP22075093 A JP 22075093A JP 22075093 A JP22075093 A JP 22075093A JP H0774362 A JPH0774362 A JP H0774362A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- film transistor
- channel region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】長期信頼性を改善した薄膜トランジスタおよび
このトランジスタを製造する有効な製造方法を提供す
る。 【構成】チャネル領域とドレイン領域との境界近傍に、
チャネル領域の結晶欠陥密度より高い結晶欠陥密度を有
する領域もしくはチャネル領域の結晶粒径より小さい結
晶粒径の領域を形成する。
このトランジスタを製造する有効な製造方法を提供す
る。 【構成】チャネル領域とドレイン領域との境界近傍に、
チャネル領域の結晶欠陥密度より高い結晶欠陥密度を有
する領域もしくはチャネル領域の結晶粒径より小さい結
晶粒径の領域を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタおよ
びその製造方法に係わり、とくに絶縁ゲート型薄膜トラ
ンジスタおよび製造方法に関するものである。
びその製造方法に係わり、とくに絶縁ゲート型薄膜トラ
ンジスタおよび製造方法に関するものである。
【０００２】
【従来の技術】従来の多結晶シリコンをチャネルとする
上部ゲート軽薄トランジスタの構造は図７に示すよう
に、絶縁性基板３０１上の多結晶シリコン薄膜３０２に
チャネル領域３０７，ソース領域３０６，ドレイン領域
３０５を形成し、チャネル領域３０７上にゲート絶縁膜
３０３を介してゲート電極３０４を形成している。薄膜
トランジスタの特性を良くするには結晶粒径を増大させ
ることが有効で、そのためには、チャネル領域における
チャネルを形成する多結晶シリコン膜は、一旦非晶質シ
リコンとして成膜し、６００℃前後の温度で結晶化を行
うことが多い。多結晶シリコン膜を形成した後、熱酸化
を行うことによって多結晶シリコン膜の結晶性をさらに
良くすることができる。その結果、たとえば、インター
ナショナルコンファレンス オン ソリッド ステート
デバイス、アンド マテリアル１９９１年の第１７４
頁から１７６頁（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎ
ｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅ
ｖｉｃｅ ａｎｄ Ｍａｔｅｒｉａｌｓ（１９９１）ｐ
ｐ．１７４−１７６）に記載されているように、チャネ
ルが形成される多結晶シリコン薄膜を熱酸化することで
トランジスタ特性が改善される。膜質に対する影響は酸
化温度によって異なり、１０００℃以上の高温酸化では
結晶粒径の増大が、７００−９００℃の比較的低温の酸
化では結晶粒内の欠陥減少が中心であり、どちらの場合
にもトランジスタ特性の改善に対して有効である。
上部ゲート軽薄トランジスタの構造は図７に示すよう
に、絶縁性基板３０１上の多結晶シリコン薄膜３０２に
チャネル領域３０７，ソース領域３０６，ドレイン領域
３０５を形成し、チャネル領域３０７上にゲート絶縁膜
３０３を介してゲート電極３０４を形成している。薄膜
トランジスタの特性を良くするには結晶粒径を増大させ
ることが有効で、そのためには、チャネル領域における
チャネルを形成する多結晶シリコン膜は、一旦非晶質シ
リコンとして成膜し、６００℃前後の温度で結晶化を行
うことが多い。多結晶シリコン膜を形成した後、熱酸化
を行うことによって多結晶シリコン膜の結晶性をさらに
良くすることができる。その結果、たとえば、インター
ナショナルコンファレンス オン ソリッド ステート
デバイス、アンド マテリアル１９９１年の第１７４
頁から１７６頁（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎ
ｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅ
ｖｉｃｅ ａｎｄ Ｍａｔｅｒｉａｌｓ（１９９１）ｐ
ｐ．１７４−１７６）に記載されているように、チャネ
ルが形成される多結晶シリコン薄膜を熱酸化することで
トランジスタ特性が改善される。膜質に対する影響は酸
化温度によって異なり、１０００℃以上の高温酸化では
結晶粒径の増大が、７００−９００℃の比較的低温の酸
化では結晶粒内の欠陥減少が中心であり、どちらの場合
にもトランジスタ特性の改善に対して有効である。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな特性改善は初期特性に対して顕著であるものの、長
期信頼性に対しては変化が著しくなるという欠点があっ
た。これは、膜質改善によって電界がかかりやすくなっ
たことが影響しているものと考えられる。従って特性が
大幅に改善されても、使用状況に応じて特性変化が大き
く、その結果、素子間のばらつきがおおきくなるという
欠点があった。
うな特性改善は初期特性に対して顕著であるものの、長
期信頼性に対しては変化が著しくなるという欠点があっ
た。これは、膜質改善によって電界がかかりやすくなっ
たことが影響しているものと考えられる。従って特性が
大幅に改善されても、使用状況に応じて特性変化が大き
く、その結果、素子間のばらつきがおおきくなるという
欠点があった。
【０００４】
【課題を解決するための手段】本発明の特徴は、チャネ
ル領域、ソース領域およびドレイン領域を有するシリコ
ン薄膜、例えば、多結晶シリコン膜と、前記ソースおよ
びドレイン領域にそれぞれ接続するソースおよびドレイ
ン電極と、前記チャネル領域上に位置するゲート電極と
を備えた薄膜トランジスタにおいて、前記チャネル領域
と前記ドレイン領域との境界近傍に前記チャネル領域の
結晶欠陥密度より高い結晶欠陥密度を有する領域が形成
されている薄膜トランジスタにある。ここで、前記チャ
ネル領域と前記ソース領域との境界近傍にも前記チャネ
ル領域の結晶欠陥密度より高い結晶欠陥密度を有する領
域が形成されることができる。
ル領域、ソース領域およびドレイン領域を有するシリコ
ン薄膜、例えば、多結晶シリコン膜と、前記ソースおよ
びドレイン領域にそれぞれ接続するソースおよびドレイ
ン電極と、前記チャネル領域上に位置するゲート電極と
を備えた薄膜トランジスタにおいて、前記チャネル領域
と前記ドレイン領域との境界近傍に前記チャネル領域の
結晶欠陥密度より高い結晶欠陥密度を有する領域が形成
されている薄膜トランジスタにある。ここで、前記チャ
ネル領域と前記ソース領域との境界近傍にも前記チャネ
ル領域の結晶欠陥密度より高い結晶欠陥密度を有する領
域が形成されることができる。
【０００５】本発明の他の特徴は、チャネル領域、ソー
ス領域およびドレイン領域を有するシリコン薄膜、例え
ば、多結晶シリコン膜と、前記ソースおよびドレイン領
域にそれぞれ接続するソースおよびドレイン電極と、前
記チャネル領域上に位置するゲート電極とを備えた薄膜
トランジスタにおいて、前記チャネル領域と前記ドーレ
イン領域との境界近傍に前記チャネル領域の結晶粒径よ
り小さい結晶粒径の領域が形成されている薄膜トランジ
スタにある。ここで、前記チャネル領域と前記ソース領
域との境界近傍にも前記チャネル領域の結晶粒径より小
さい結晶粒径の領域が形成されることができる。
ス領域およびドレイン領域を有するシリコン薄膜、例え
ば、多結晶シリコン膜と、前記ソースおよびドレイン領
域にそれぞれ接続するソースおよびドレイン電極と、前
記チャネル領域上に位置するゲート電極とを備えた薄膜
トランジスタにおいて、前記チャネル領域と前記ドーレ
イン領域との境界近傍に前記チャネル領域の結晶粒径よ
り小さい結晶粒径の領域が形成されている薄膜トランジ
スタにある。ここで、前記チャネル領域と前記ソース領
域との境界近傍にも前記チャネル領域の結晶粒径より小
さい結晶粒径の領域が形成されることができる。
【０００６】本発明の別の特徴は、前記ゲート電極が前
記シリコン薄膜と基板との間に存在する下部ゲート型の
薄膜トランジスタを製造する方法において、前記ゲート
電極上に前記シリコン薄膜を形成した後、前記ゲート電
極の端部上の前記シリコン薄膜の部分を絶縁膜で被覆
し、しかる後、酸化処理を行う上記薄膜トランジスタの
製造方法にある。
記シリコン薄膜と基板との間に存在する下部ゲート型の
薄膜トランジスタを製造する方法において、前記ゲート
電極上に前記シリコン薄膜を形成した後、前記ゲート電
極の端部上の前記シリコン薄膜の部分を絶縁膜で被覆
し、しかる後、酸化処理を行う上記薄膜トランジスタの
製造方法にある。
【０００７】本発明のさらに別の特徴は、前記ゲート電
極が基板上の前記シリコン薄膜の上に存在する上部ゲー
ト型の薄膜トランジスタを製造する方法において、前記
ゲート電極形成後に前記シリコン薄膜中に存在してもキ
ャリアを発生しない不純物を前記シリコン薄膜にイオン
注入する工程と、前記ゲート電極の端部上に絶縁膜から
なる側壁を形成した後で前記ソースおよびドレイン領域
の低抵抗化を行う工程とを含む上記薄膜トランジスタの
製造方法にある。
極が基板上の前記シリコン薄膜の上に存在する上部ゲー
ト型の薄膜トランジスタを製造する方法において、前記
ゲート電極形成後に前記シリコン薄膜中に存在してもキ
ャリアを発生しない不純物を前記シリコン薄膜にイオン
注入する工程と、前記ゲート電極の端部上に絶縁膜から
なる側壁を形成した後で前記ソースおよびドレイン領域
の低抵抗化を行う工程とを含む上記薄膜トランジスタの
製造方法にある。
【０００８】すなわち、本発明は、チャネルを形成する
チャネル領域にシリコン薄膜を用い、ソース電極とドレ
イン電極およびゲート電極を備えた薄膜トランジスタに
おいて、前記シリコン薄膜のドレイン領域もしくはドレ
インおよびソース領域のチャネル領域と接する端部分の
結晶性に較べ、それ以外のチャネル部の結晶性を良くし
たことを特徴とする。結晶性が良いとは、具体的には欠
陥密度が低いか、あるいは多結晶シリコン膜における結
晶粒径が大きいことを意味している。また上記各領域の
端部分の結晶性と、それ以外のチャネル部の結晶性の相
対的な比較であるので、シリコン薄膜を形成した状態か
らゲート端部を除くチャネル部の結晶性を良くした場合
ばかりでなく、ゲート端部のシリコン薄膜の結晶性を悪
くした場合等も含む。
チャネル領域にシリコン薄膜を用い、ソース電極とドレ
イン電極およびゲート電極を備えた薄膜トランジスタに
おいて、前記シリコン薄膜のドレイン領域もしくはドレ
インおよびソース領域のチャネル領域と接する端部分の
結晶性に較べ、それ以外のチャネル部の結晶性を良くし
たことを特徴とする。結晶性が良いとは、具体的には欠
陥密度が低いか、あるいは多結晶シリコン膜における結
晶粒径が大きいことを意味している。また上記各領域の
端部分の結晶性と、それ以外のチャネル部の結晶性の相
対的な比較であるので、シリコン薄膜を形成した状態か
らゲート端部を除くチャネル部の結晶性を良くした場合
ばかりでなく、ゲート端部のシリコン薄膜の結晶性を悪
くした場合等も含む。
【０００９】薄膜トランジスタの特性を良くするといっ
ても、どの特性であるかによって何があるいはどの領域
が支配的であるかが異なる。例えば、ゲート電圧を印加
したときのトランジスタの立上がりはシリコン膜中の欠
陥密度や界面順位密度によって強い影響をうけ、リーク
電流などはドレイン領域の端部分での欠陥密度や電界強
度によって支配される。トランジスタをオンにした状態
での特性変化は、ドレイン領域の端部分での電界高度お
よびインパクトイオン化の程度が強く影響する。従っ
て、ドレイン領域の端部分でのシリコン薄膜の結晶性を
良くする（欠陥密度を下げるとか、結晶粒径を大きくす
る）ことによってドレイン端での電界が強まり、またイ
ンパクトイオン化で発生するキャリアによって大きな特
性変動が起こる。トランジスタ特性を良くし、長期信頼
性も改善するには、オン時の特性に効くチャネル部の欠
陥を減少させる（あるいは結晶粒径を大きくする）一方
で、ドレイン領域の端部分での電界集中に避ける工夫が
必要になる。本発明では、ドレイン領域の端部分での結
晶性を比較的悪く保つことによって長期的にも良好な特
性を保つことができる。
ても、どの特性であるかによって何があるいはどの領域
が支配的であるかが異なる。例えば、ゲート電圧を印加
したときのトランジスタの立上がりはシリコン膜中の欠
陥密度や界面順位密度によって強い影響をうけ、リーク
電流などはドレイン領域の端部分での欠陥密度や電界強
度によって支配される。トランジスタをオンにした状態
での特性変化は、ドレイン領域の端部分での電界高度お
よびインパクトイオン化の程度が強く影響する。従っ
て、ドレイン領域の端部分でのシリコン薄膜の結晶性を
良くする（欠陥密度を下げるとか、結晶粒径を大きくす
る）ことによってドレイン端での電界が強まり、またイ
ンパクトイオン化で発生するキャリアによって大きな特
性変動が起こる。トランジスタ特性を良くし、長期信頼
性も改善するには、オン時の特性に効くチャネル部の欠
陥を減少させる（あるいは結晶粒径を大きくする）一方
で、ドレイン領域の端部分での電界集中に避ける工夫が
必要になる。本発明では、ドレイン領域の端部分での結
晶性を比較的悪く保つことによって長期的にも良好な特
性を保つことができる。
【００１０】ここでソース、ドレイン領域がＮ型でチャ
ネル領域がＰ型のエンハンスメントのＮチャネル型トラ
ンジスタを例にとると、上記結晶欠陥密度が高いもしく
は結晶粒径が小さい本発明の領域、すなわちソース、ド
レイン領域とチャネル領域との境界近傍に形成する結晶
性が悪い本発明の領域は、ソース、ドレイン領域と同じ
Ｎ型の場合あるいは結晶性が良いチャネル領域と同じＰ
型の場合があるが、実際に製造されるトランジスタでは
Ｐ型とＮ型とで構成されこの領域内部にＰＮ接合が形成
される場合が多い。
ネル領域がＰ型のエンハンスメントのＮチャネル型トラ
ンジスタを例にとると、上記結晶欠陥密度が高いもしく
は結晶粒径が小さい本発明の領域、すなわちソース、ド
レイン領域とチャネル領域との境界近傍に形成する結晶
性が悪い本発明の領域は、ソース、ドレイン領域と同じ
Ｎ型の場合あるいは結晶性が良いチャネル領域と同じＰ
型の場合があるが、実際に製造されるトランジスタでは
Ｐ型とＮ型とで構成されこの領域内部にＰＮ接合が形成
される場合が多い。
【００１１】
【実施例】次に、本発明を実施例を用いて説明する。
【００１２】図１は本発明の第１の実施例を説明するた
めの縦断面図である。この実施例は以下の様に構成され
ている。絶縁性基板１０１上にゲート電極１０２、ゲー
ト絶縁膜１０３、シリコン薄膜１０４および層間絶縁膜
１０５を積層形成し、層間絶縁膜１０５にコンタクトホ
ール１０６を形成しここに配線金属１０７が設けられて
いる。
めの縦断面図である。この実施例は以下の様に構成され
ている。絶縁性基板１０１上にゲート電極１０２、ゲー
ト絶縁膜１０３、シリコン薄膜１０４および層間絶縁膜
１０５を積層形成し、層間絶縁膜１０５にコンタクトホ
ール１０６を形成しここに配線金属１０７が設けられて
いる。
【００１３】シリコン薄膜１０４には結晶性の良いチャ
ネル領域１０８、ドレイン領域１０９、ソース領域１１
０、およびドレイン端およびソース端の結晶性の悪い領
域１１１が形成されている。結晶性の悪い領域１１１の
一部および結晶性の良いチャネル領域１０８はゲート絶
縁膜１０３を介してゲート電極１０２と対向配置してい
る。
ネル領域１０８、ドレイン領域１０９、ソース領域１１
０、およびドレイン端およびソース端の結晶性の悪い領
域１１１が形成されている。結晶性の悪い領域１１１の
一部および結晶性の良いチャネル領域１０８はゲート絶
縁膜１０３を介してゲート電極１０２と対向配置してい
る。
【００１４】この構造、特に結晶性の良いチャネル領域
１０８と結晶性の悪い領域１１１の形成は、以下のよう
にして行う。図２はシリコン薄膜１２０を形成後に耐酸
化性の強い窒化シリコン膜を堆積し、異方性エッチング
を行った後の状態を示している。その結果、シリコン薄
膜１２０のうち、ゲート絶縁膜１２３を介してゲート電
極１２２の側面に接している領域だけがサイドウォール
形状の窒化シリコン膜１２５で被覆された構造が得られ
る。
１０８と結晶性の悪い領域１１１の形成は、以下のよう
にして行う。図２はシリコン薄膜１２０を形成後に耐酸
化性の強い窒化シリコン膜を堆積し、異方性エッチング
を行った後の状態を示している。その結果、シリコン薄
膜１２０のうち、ゲート絶縁膜１２３を介してゲート電
極１２２の側面に接している領域だけがサイドウォール
形状の窒化シリコン膜１２５で被覆された構造が得られ
る。
【００１５】図２の構造を形成したあと酸化を行い、窒
化シリコン膜１２５で被覆された領域を除いてシリコン
薄膜１２０を酸化する。シリコン薄膜１２０は非晶質シ
リコンを堆積した後、６００℃の温度でアニールし多結
晶化したものを用いるため、多結晶化の時点で平均約１
μｍの粒径を有している。このような多結晶シリコンを
酸化すると結晶性が改善される。酸化を８００℃で行う
と、結晶粒径の増大はほとんど見られず、結晶粒内の欠
陥が大幅に減少する。そして窒化シリコン膜１２５で被
覆された領域は結晶性が改善されず図１の結晶性の悪い
領域１１１となっている。このようなプロセスを経たあ
とで図１に示した下部ゲート型薄膜トランジスタを形成
する。
化シリコン膜１２５で被覆された領域を除いてシリコン
薄膜１２０を酸化する。シリコン薄膜１２０は非晶質シ
リコンを堆積した後、６００℃の温度でアニールし多結
晶化したものを用いるため、多結晶化の時点で平均約１
μｍの粒径を有している。このような多結晶シリコンを
酸化すると結晶性が改善される。酸化を８００℃で行う
と、結晶粒径の増大はほとんど見られず、結晶粒内の欠
陥が大幅に減少する。そして窒化シリコン膜１２５で被
覆された領域は結晶性が改善されず図１の結晶性の悪い
領域１１１となっている。このようなプロセスを経たあ
とで図１に示した下部ゲート型薄膜トランジスタを形成
する。
【００１６】図３および図４は、図２の方法を用いて作
製したＰチャネルタイプの下部ゲート型薄膜トランジス
タの特性変化を示している。堆積のシリコン薄膜の膜厚
は４０ｎｍで、４０ｎｍの熱酸化膜を形成した場合の結
果である。即ち、約２０ｎｍのシリコン薄膜が酸化膜に
変わっている。
製したＰチャネルタイプの下部ゲート型薄膜トランジス
タの特性変化を示している。堆積のシリコン薄膜の膜厚
は４０ｎｍで、４０ｎｍの熱酸化膜を形成した場合の結
果である。即ち、約２０ｎｍのシリコン薄膜が酸化膜に
変わっている。
【００１７】図３は、ストレス電圧６．５Ｖを一定時間
かけた後のオン電流およびオフ電流の変化を示してい
る。この図は、ドレイン端およびソース端を被覆して酸
化を行った場合１３０（Ｏ印で示す本発明の実施例の場
合）と、被覆せずに酸化を行った場合１３１（Ｘ印で示
す従来技術の場合）とを比較したものである。どちらも
ストレスを加える前には約７桁のオン／オフ比が得られ
ている。図には示してないが、酸化を行わなかった場合
には約６桁のオン／オフ比であった。図３から、ストレ
スを長時間経つとオフ電流に大きな違いが生じることが
判る。すなわち本発明の図３、図４の実施例のオフ電流
１３０はあまり変化しないが、従来技術のオフ電流１３
１は大きく変化する。
かけた後のオン電流およびオフ電流の変化を示してい
る。この図は、ドレイン端およびソース端を被覆して酸
化を行った場合１３０（Ｏ印で示す本発明の実施例の場
合）と、被覆せずに酸化を行った場合１３１（Ｘ印で示
す従来技術の場合）とを比較したものである。どちらも
ストレスを加える前には約７桁のオン／オフ比が得られ
ている。図には示してないが、酸化を行わなかった場合
には約６桁のオン／オフ比であった。図３から、ストレ
スを長時間経つとオフ電流に大きな違いが生じることが
判る。すなわち本発明の図３、図４の実施例のオフ電流
１３０はあまり変化しないが、従来技術のオフ電流１３
１は大きく変化する。
【００１８】図４は、同じトランジスタの閾値電圧変化
を示す図である。ドレイン端およびソース端を被覆せず
に酸化を行った場合１３１（Ｘ印で示す従来技術の場
合）に較べ、被覆して酸化を行った場合１３０（Ｏ印で
示す本発明の実施例の場合）が閾値電圧の変化が小さい
ことが判る。
を示す図である。ドレイン端およびソース端を被覆せず
に酸化を行った場合１３１（Ｘ印で示す従来技術の場
合）に較べ、被覆して酸化を行った場合１３０（Ｏ印で
示す本発明の実施例の場合）が閾値電圧の変化が小さい
ことが判る。
【００１９】図５は、本発明の第２の実施例を説明する
ための縦断面図である。この実施例は以下の様に構成さ
れている。絶縁性基板２０１上にシリコン薄膜２０２、
ゲート絶縁膜２０３、ゲート電極２０４、ゲート電極の
側面に形成された側壁２０５、層間絶縁膜２０６、コン
タクトホール２０７、および配線金属２０８が設けられ
ている。シリコン薄膜２０４には結晶性の良いチャネル
領域２０９、ドレイン領域２１０、ソース領域２１１、
およびドレイン端およびソース端の結晶性の悪い領域２
１２が形成されている。結晶性の悪い領域２１２の一部
およびチャネル領域２０９はゲート絶縁膜２０３を介し
てゲート電極２０４と対向配置している。
ための縦断面図である。この実施例は以下の様に構成さ
れている。絶縁性基板２０１上にシリコン薄膜２０２、
ゲート絶縁膜２０３、ゲート電極２０４、ゲート電極の
側面に形成された側壁２０５、層間絶縁膜２０６、コン
タクトホール２０７、および配線金属２０８が設けられ
ている。シリコン薄膜２０４には結晶性の良いチャネル
領域２０９、ドレイン領域２１０、ソース領域２１１、
およびドレイン端およびソース端の結晶性の悪い領域２
１２が形成されている。結晶性の悪い領域２１２の一部
およびチャネル領域２０９はゲート絶縁膜２０３を介し
てゲート電極２０４と対向配置している。
【００２０】図５の構造は以下の様な方法によって作製
することができる。図６は絶縁性基板２１１上にシリコ
ン薄膜２１２、ゲート絶縁膜２１３を順次形成し、ゲー
ト電極２１４を形成後にパターンニングを行った状態で
ある。
することができる。図６は絶縁性基板２１１上にシリコ
ン薄膜２１２、ゲート絶縁膜２１３を順次形成し、ゲー
ト電極２１４を形成後にパターンニングを行った状態で
ある。
【００２１】図６の後、全面にシリコンイオンを注入
し、ゲート電極で被覆されていない領域を一旦非晶質化
する。この後、７００℃の温度で結晶化を行うことで非
晶質領域は比較的小さな粒径の多結晶シリコン膜にな
る。その後、低濃度のボロンをイオン注入し、ゲート電
極２１４の側面にシリコン酸化膜による側壁２１５を形
成する。
し、ゲート電極で被覆されていない領域を一旦非晶質化
する。この後、７００℃の温度で結晶化を行うことで非
晶質領域は比較的小さな粒径の多結晶シリコン膜にな
る。その後、低濃度のボロンをイオン注入し、ゲート電
極２１４の側面にシリコン酸化膜による側壁２１５を形
成する。
【００２２】続けて、通常のプロセスに従って図５に示
された上部ゲート型薄膜トランジスタを形成する。上部
ゲート型薄膜トランジスタの場合、多結晶シリコン薄膜
を酸化すると表面荒れが生じるため、酸化による特性改
善は下部ゲート型ほど大きくはない。第２の実施例の様
に酸化による膜質改善を省くと、第１の実施例ほど良い
特性は得られない。しかし、ドレイン端（およびソース
端）のシリコン薄膜の結晶性を悪くすることによって、
第１の実施例と同様に長期信頼性は改善される。
された上部ゲート型薄膜トランジスタを形成する。上部
ゲート型薄膜トランジスタの場合、多結晶シリコン薄膜
を酸化すると表面荒れが生じるため、酸化による特性改
善は下部ゲート型ほど大きくはない。第２の実施例の様
に酸化による膜質改善を省くと、第１の実施例ほど良い
特性は得られない。しかし、ドレイン端（およびソース
端）のシリコン薄膜の結晶性を悪くすることによって、
第１の実施例と同様に長期信頼性は改善される。
【００２３】
【発明の効果】以上述べたように本発明は、シリコン薄
膜をチャネル部に用いる薄膜トランジスタにおいて、ド
レイン端部の領域、あるいはドレイン端部とソース端部
の両方の領域の結晶性（欠陥密度や結晶粒径）だけをそ
れ以外のチャネル領域に較べて悪くすることによって、
初期特性が変わらず、長期信頼性が改善された薄膜トラ
ンジスタを得ることができる。
膜をチャネル部に用いる薄膜トランジスタにおいて、ド
レイン端部の領域、あるいはドレイン端部とソース端部
の両方の領域の結晶性（欠陥密度や結晶粒径）だけをそ
れ以外のチャネル領域に較べて悪くすることによって、
初期特性が変わらず、長期信頼性が改善された薄膜トラ
ンジスタを得ることができる。
【図１】本発明の第１の実施例を示した断面図である。
【図２】図１に示した構造の製造方法の一例を示した断
面図である。
面図である。
【図３】図１，図２の第１の実施例の特性を従来技術と
比較して示した図である。
比較して示した図である。
【図４】図１，図２の第１の実施例の特性を従来技術を
比較して示した図である。
比較して示した図である。
【図５】本発明の第２の実施例を示した断面図である。
【図６】図５に示した構造の製造方法の一例を示した断
面図である。
面図である。
【図７】従来技術の薄膜トランジスタを示した断面図で
ある。
ある。
１０１，２０１，２１１，３０１ 絶縁性基板 １０３，１２２，２０４，２１４，３０４ ゲート電
極 １０３，１２３，２０３，２１３，３０３ ゲート絶
縁膜 １０４，１２０，２０２，２１２，３０２ シリコン
薄膜 １０５，２０６ 層間絶縁膜 １０６，２０７ コンタクトホール １０７，２０８ 配線金属 １０８，２０９ 結晶性の良いチャネル領域 １０９，２１０，３０５ ドレイン領域 １１０，２１１，３０６ ソース領域 １１１，２１２ 結晶性の悪い領域 １２５ 窒化シリコン膜 １３０ ドレイン端およびソース端を被覆して酸化を
行った場合の特性 １３１ ドレイン端およびソース端を被覆せずに酸化
を行った場合の特性 ２０５ ゲート電極の側面に形成された側壁 ２１５ シリコン酸化膜による側壁 ３０７ チャネル領域
極 １０３，１２３，２０３，２１３，３０３ ゲート絶
縁膜 １０４，１２０，２０２，２１２，３０２ シリコン
薄膜 １０５，２０６ 層間絶縁膜 １０６，２０７ コンタクトホール １０７，２０８ 配線金属 １０８，２０９ 結晶性の良いチャネル領域 １０９，２１０，３０５ ドレイン領域 １１０，２１１，３０６ ソース領域 １１１，２１２ 結晶性の悪い領域 １２５ 窒化シリコン膜 １３０ ドレイン端およびソース端を被覆して酸化を
行った場合の特性 １３１ ドレイン端およびソース端を被覆せずに酸化
を行った場合の特性 ２０５ ゲート電極の側面に形成された側壁 ２１５ シリコン酸化膜による側壁 ３０７ チャネル領域
Claims (8)
- 【請求項１】 チャンネル領域、ソース領域およびドレ
イン領域を有するシリコン薄膜と、前記ソースおよびド
レイン領域にそれぞれ接続するソースおよびドレイン電
極と、前記チャネル領域上に位置するゲート電極とを備
えた薄膜トランジスタにおいて、前記チャネル領域と前
記ドレイン領域との境界近傍に前記チャネル領域の結晶
欠陥密度より高い結晶欠陥密度を有する領域が形成され
ていることを特徴とする薄膜トランジスタ。 - 【請求項２】 前記チャネル領域と前記ソース領域との
境界近傍にも前記チャネル領域の結晶欠陥密度より高い
結晶欠陥密度を有する領域が形成されていることを特徴
とする請求項１に記載の薄膜トランジスタ。 - 【請求項３】 前記シリコン薄膜は多結晶シリコン膜で
あるこを特徴とする請求項１もしくは請求項２に記載の
薄膜トランジスタ。 - 【請求項４】 チャネル領域、ソース領域およびドレイ
ン領域を有するシリコン薄膜と、前記ソースおよびドレ
イン領域にそれぞれ接続するソースおよびドレイン電極
と、前記チャネル領域上に位置するゲート電極とを備え
た薄膜トランジスタにおいて、前記チャネル領域と前記
ドレイン領域との境界近傍に前記チャネル領域の結晶粒
径より小さい結晶粒径の領域が形成されていることを特
徴とする薄膜トランジスタ。 - 【請求項５】 前記チャネル領域と前記ソース領域との
境界近傍にも前記チャネル領域の結晶粒径より小さい結
晶粒径の領域が形成されていることを特徴とする請求項
４に記載の薄膜トランジスタ。 - 【請求項６】 前記シリコン薄膜は多結晶シリコン膜で
あることを特徴とする請求項４もしくは請求項５に記載
の薄膜トランジスタ。 - 【請求項７】 前記ゲート電極が前記シリコン薄膜と基
板との間に存在する下部ゲート型薄膜トランジスタを製
造する方法において、前記ゲート電極上に前記シリコン
薄膜を形成した後、前記ゲート電極の端部上の前記シリ
コン薄膜の部分を絶縁膜で被覆し、しかる後、酸化処理
を行うことを特徴とする請求項１乃至請求項６のいずれ
かに記載の薄膜トランジスタの製造方法。 - 【請求項８】 前記ゲート電極が基板上の前記シリコン
薄膜の上に存在する上部ゲート型の薄膜トランジスタを
製造する方法において、前記ゲート電極形成後に前記シ
リコン薄膜中に存在してもキャリアを発生しない不純物
を前記シリコン薄膜にイオン注入する工程と、前記ゲー
ト電極の端部上に絶縁膜からなる側壁を形成した後で前
記ソースおよびドレイン領域の低抵抗化を行う工程とを
含むことを特徴とする請求項１乃至請求項６のいずれか
に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220750A JP2689865B2 (ja) | 1993-09-06 | 1993-09-06 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220750A JP2689865B2 (ja) | 1993-09-06 | 1993-09-06 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774362A true JPH0774362A (ja) | 1995-03-17 |
| JP2689865B2 JP2689865B2 (ja) | 1997-12-10 |
Family
ID=16755956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5220750A Expired - Lifetime JP2689865B2 (ja) | 1993-09-06 | 1993-09-06 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689865B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151174A (ja) * | 2010-01-21 | 2011-08-04 | Sony Corp | 薄膜トランジスタ及びその製造方法並びに半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226070A (ja) * | 1987-03-16 | 1988-09-20 | Fujitsu Ltd | Ｍｉｓトランジスタ |
| JPH01261869A (ja) * | 1988-04-13 | 1989-10-18 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH0244714A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02170522A (ja) * | 1988-12-23 | 1990-07-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03272183A (ja) * | 1990-03-22 | 1991-12-03 | Ricoh Co Ltd | 多結晶半導体 |
-
1993
- 1993-09-06 JP JP5220750A patent/JP2689865B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226070A (ja) * | 1987-03-16 | 1988-09-20 | Fujitsu Ltd | Ｍｉｓトランジスタ |
| JPH01261869A (ja) * | 1988-04-13 | 1989-10-18 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH0244714A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02170522A (ja) * | 1988-12-23 | 1990-07-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03272183A (ja) * | 1990-03-22 | 1991-12-03 | Ricoh Co Ltd | 多結晶半導体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151174A (ja) * | 2010-01-21 | 2011-08-04 | Sony Corp | 薄膜トランジスタ及びその製造方法並びに半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2689865B2 (ja) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172203A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| US5242844A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| JP5090601B2 (ja) | 高密度集積回路用ｍｏｓトランジスタ | |
| US6656780B2 (en) | Method of manufacturing a semiconductor device having nitrogen ions by twice RTA processes | |
| JP2689865B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| JP5158197B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6148976A (ja) | 薄膜トランジスタ | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| US5851871A (en) | Process for manufacturing integrated capacitors in MOS technology | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| KR20040059931A (ko) | 반도체소자의 듀얼 게이트 산화막 제조방법 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPS5826669B2 (ja) | ゼツエンゲ−トガタ ｆｅｔ | |
| JPS63165A (ja) | 半導体装置の製造方法 | |
| KR930011472B1 (ko) | Mos트랜지스터의 제조방법 | |
| KR100541799B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH0196960A (ja) | 半導体装置 | |
| KR100418722B1 (ko) | 아날로그 소자의 제조 방법 | |
| JP2637860B2 (ja) | 半導体装置の製造方法 | |
| JPH07122751A (ja) | 半導体装置 | |
| JPH0621441A (ja) | Ｍｏｓトランジスタ | |
| JPS5916377A (ja) | 半導体装置の製造方法 | |
| JPH06314782A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |