JPH0774299A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH0774299A JPH0774299A JP24039593A JP24039593A JPH0774299A JP H0774299 A JPH0774299 A JP H0774299A JP 24039593 A JP24039593 A JP 24039593A JP 24039593 A JP24039593 A JP 24039593A JP H0774299 A JPH0774299 A JP H0774299A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- film
- lead
- plating
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードフレームの厚みの差によるフィルム貼
り付け及びチップ貼り付け時の未接着部及び過圧気泡の
発生を防止する。 【構成】 ＬＯＣ構造ＩＣパッケージのリードフレーム
におけるフィルム２の接着面の反対側の面に、フィルム
２接着面積の５０％以上の面積を占めるめっき部３及び
追加めっき部６を設ける。めっき部３及び追加めっき部
６の厚みのバラツキは、２μｍ以内とする。
り付け及びチップ貼り付け時の未接着部及び過圧気泡の
発生を防止する。 【構成】 ＬＯＣ構造ＩＣパッケージのリードフレーム
におけるフィルム２の接着面の反対側の面に、フィルム
２接着面積の５０％以上の面積を占めるめっき部３及び
追加めっき部６を設ける。めっき部３及び追加めっき部
６の厚みのバラツキは、２μｍ以内とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＯＣ構造ＩＣパッケ
ージに使用される半導体装置用リードフレームに関し、
特に、ワイヤボンディングに必要な面積以上にめっきが
施された半導体装置用リードフレームに関する。
ージに使用される半導体装置用リードフレームに関し、
特に、ワイヤボンディングに必要な面積以上にめっきが
施された半導体装置用リードフレームに関する。
【０００２】
【従来の技術】図５に一般に用いられるＬＯＣ構造ＩＣ
パッケージの概要を示す。このＬＯＣ構造ＩＣパッケー
ジを構成するリードフレームは、図３に示されるよう
に、インナーリードの先端部の裏側にフィルム２が接着
され、このフィルム２を介してＳｉチップ４の配線面に
接着される。一方、リードフレーム１のインナーリード
８の先端部の表側には一般にＡｇめっき部３が設けら
れ、ボンディングワイヤ５によりリードフレーム１のイ
ンナーリード８はチップ４の電極と結線される。
パッケージの概要を示す。このＬＯＣ構造ＩＣパッケー
ジを構成するリードフレームは、図３に示されるよう
に、インナーリードの先端部の裏側にフィルム２が接着
され、このフィルム２を介してＳｉチップ４の配線面に
接着される。一方、リードフレーム１のインナーリード
８の先端部の表側には一般にＡｇめっき部３が設けら
れ、ボンディングワイヤ５によりリードフレーム１のイ
ンナーリード８はチップ４の電極と結線される。
【０００３】一般に上記Ａｇめっきは、ワイヤボンディ
ングを可能とするために行われるものであり、めっきエ
リアは、ワイヤボンディングのために必要最小限である
ことが望ましいとされている。なぜなら、Ａｇめっきエ
リアが大きいと、パッケージの耐湿性が低下する等の理
由でパッケージの信頼度が低下するからである。
ングを可能とするために行われるものであり、めっきエ
リアは、ワイヤボンディングのために必要最小限である
ことが望ましいとされている。なぜなら、Ａｇめっきエ
リアが大きいと、パッケージの耐湿性が低下する等の理
由でパッケージの信頼度が低下するからである。
【０００４】Ａｇめっきは、フィルム貼り付けやチップ
貼り付け時の熱履歴に対しても安定したワイヤボンディ
ング性を得るために、１．５μｍ以上の厚みが必要であ
る。そのため、一般に４μｍ程度の厚みでリードフレー
ムのインナーリードにＡｇめっきが施されている。
貼り付け時の熱履歴に対しても安定したワイヤボンディ
ング性を得るために、１．５μｍ以上の厚みが必要であ
る。そのため、一般に４μｍ程度の厚みでリードフレー
ムのインナーリードにＡｇめっきが施されている。
【０００５】また、リードフレームへのフィルム貼り付
け及びチップ貼り付けにおいては、同一のフィルムが貼
り付けられるインナーリード同士の厚みのバラツキが特
に重要である。それは、インナーリードへのフィルム貼
り付け及びチップ貼り付けを問わず、一般に平滑なパン
チと受け治具によって、均一な圧力と温度の下で貼り付
けが行われるからである。すなわち、インナーリードの
厚みが異なると、平滑なパンチによる圧力がかかるリー
ドとかからないリードが存在することになり、フィルム
及びチップを良好に接着をすることができない。具体的
には、同一フィルムが貼り付けられるインナーリードの
厚みが２μｍ以上異なると、未接着部や過圧による部分
発泡等の現象が発生する。また、インナーリードの厚み
が４μｍ以上異なると、未接着部及び部分発泡等の現象
が非常に顕著に現れる。よって、インナーリードの厚み
のバラツキには十分注意が必要である。
け及びチップ貼り付けにおいては、同一のフィルムが貼
り付けられるインナーリード同士の厚みのバラツキが特
に重要である。それは、インナーリードへのフィルム貼
り付け及びチップ貼り付けを問わず、一般に平滑なパン
チと受け治具によって、均一な圧力と温度の下で貼り付
けが行われるからである。すなわち、インナーリードの
厚みが異なると、平滑なパンチによる圧力がかかるリー
ドとかからないリードが存在することになり、フィルム
及びチップを良好に接着をすることができない。具体的
には、同一フィルムが貼り付けられるインナーリードの
厚みが２μｍ以上異なると、未接着部や過圧による部分
発泡等の現象が発生する。また、インナーリードの厚み
が４μｍ以上異なると、未接着部及び部分発泡等の現象
が非常に顕著に現れる。よって、インナーリードの厚み
のバラツキには十分注意が必要である。
【０００６】
【発明が解決しようとする課題】しかしながら、Ａｇめ
っきエリアは、ワイヤボンディングに必要な最小限の範
囲が望ましいとされているため、図３に示されるように
同一のフィルム２が貼り付けられるリードフレーム１の
インナーリードの先端部にＡｇめっき部３が設けられる
ものと設けられないものが存在することになる。このリ
ードフレーム１へのフィルム２及びチップ４の貼り付け
は、平滑なパンチと受け治具によって、均一な圧力と温
度の下で行われる。したがって、Ａｇめっきによりイン
ナーリードの厚みが異なると、図３のｂ−ｂ’断面であ
る図４に示されるように、フィルム２とチップ４との間
で未接着部７が発生したり、過圧発泡が発生したりする
という問題がある。この問題に対して、リードフレーム
のフィルム貼り付け、チップ貼り付け装置で対応すると
いう考えもあるが、各リードパターンに合わせてパンチ
に段差を付ける必要があり、非常に困難である。
っきエリアは、ワイヤボンディングに必要な最小限の範
囲が望ましいとされているため、図３に示されるように
同一のフィルム２が貼り付けられるリードフレーム１の
インナーリードの先端部にＡｇめっき部３が設けられる
ものと設けられないものが存在することになる。このリ
ードフレーム１へのフィルム２及びチップ４の貼り付け
は、平滑なパンチと受け治具によって、均一な圧力と温
度の下で行われる。したがって、Ａｇめっきによりイン
ナーリードの厚みが異なると、図３のｂ−ｂ’断面であ
る図４に示されるように、フィルム２とチップ４との間
で未接着部７が発生したり、過圧発泡が発生したりする
という問題がある。この問題に対して、リードフレーム
のフィルム貼り付け、チップ貼り付け装置で対応すると
いう考えもあるが、各リードパターンに合わせてパンチ
に段差を付ける必要があり、非常に困難である。
【０００７】したがって、本発明の目的は、インナーリ
ードの厚みの差によるフィルム貼り付け及びチップ貼り
付け時の未接着部及び過圧気泡の発生を防止し、容易に
フィルム貼り付け及びチップ貼り付けができる半導体装
置用リードフレームを提供することにある。
ードの厚みの差によるフィルム貼り付け及びチップ貼り
付け時の未接着部及び過圧気泡の発生を防止し、容易に
フィルム貼り付け及びチップ貼り付けができる半導体装
置用リードフレームを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するため、インナーリードの先端部に絶縁フィルムを
介して半導体素子を固着してなるＬＯＣ（Ｌｅａｄ ｏ
ｎ Ｃｈｉｐ）構造ＩＣパッケージを構成するリードフ
レームにおいて、リードフレームのインナーリードの各
々は、フィルム接着面の反対側の面に、フィルム接着面
積の５０％以上の面積を占めるめっき部分を有すること
により、めっき部分を含む全体厚が同一になるように構
成されたことを特徴とする半導体装置用リードフレーム
を提供する。
決するため、インナーリードの先端部に絶縁フィルムを
介して半導体素子を固着してなるＬＯＣ（Ｌｅａｄ ｏ
ｎ Ｃｈｉｐ）構造ＩＣパッケージを構成するリードフ
レームにおいて、リードフレームのインナーリードの各
々は、フィルム接着面の反対側の面に、フィルム接着面
積の５０％以上の面積を占めるめっき部分を有すること
により、めっき部分を含む全体厚が同一になるように構
成されたことを特徴とする半導体装置用リードフレーム
を提供する。
【０００９】上記めっきには、Ａｇが用いられる。そし
て、各インナーリードに施されるめっきのめっき厚のバ
ラツキは、同一のフィルムが接着されるインナーリード
同士で２μｍ以内とする。
て、各インナーリードに施されるめっきのめっき厚のバ
ラツキは、同一のフィルムが接着されるインナーリード
同士で２μｍ以内とする。
【００１０】
【作用】インナーリードの各々のフィルム接着面の反対
側の面に、フィルム接着面積の５０％以上の面積を占め
るめっき部分を設けることにより、インナーリードの厚
みが均一化され、平滑なパンチの圧力が全てのインナー
リードに加わることになる。これにより、インナーリー
ドの接着面とフィルム、フィルム接着面とチップにパン
チからの圧力を一様に加えることがでる。
側の面に、フィルム接着面積の５０％以上の面積を占め
るめっき部分を設けることにより、インナーリードの厚
みが均一化され、平滑なパンチの圧力が全てのインナー
リードに加わることになる。これにより、インナーリー
ドの接着面とフィルム、フィルム接着面とチップにパン
チからの圧力を一様に加えることがでる。
【００１１】めっきには、導電性が良いＡｇが用いられ
る。また、めっき厚のバラツキを２μｍ以内としたの
は、２μｍ以上になるとたとえ各インナーリード８にめ
っきを施したとしても、上記のように接着面にパンチの
圧力が一様に加わらず、めっきを施さないインナーリー
ド８があるのと同じになってしまうからである。
る。また、めっき厚のバラツキを２μｍ以内としたの
は、２μｍ以上になるとたとえ各インナーリード８にめ
っきを施したとしても、上記のように接着面にパンチの
圧力が一様に加わらず、めっきを施さないインナーリー
ド８があるのと同じになってしまうからである。
【００１２】
【実施例１】以下に、本発明の一実施例を図面を参照に
しつつ詳細に説明する。図５に、ＬＯＣ構造ＩＣパッケ
ージの概要が示されている。そして、図１には、本実施
例の半導体装置用リードフレームが用いられたＬＯＣ構
造ＩＣパッケージの上面図が示され、図２は、図１のａ
−ａ’間の断面図が示されている。このＬＯＣ構造ＩＣ
パッケージは、チップ４と、フィルム２と、フィルムが
接着されたリードフレーム１のインナーリード８と、ワ
イヤボンディングのために前記インナーリード８の先端
部に施されためっき部３と、本実施例で新たにめっきが
施された追加めっき部６と、インナーリード８の前記め
っき部３とチップとを結線するボンディングワイヤ５と
から構成されている。
しつつ詳細に説明する。図５に、ＬＯＣ構造ＩＣパッケ
ージの概要が示されている。そして、図１には、本実施
例の半導体装置用リードフレームが用いられたＬＯＣ構
造ＩＣパッケージの上面図が示され、図２は、図１のａ
−ａ’間の断面図が示されている。このＬＯＣ構造ＩＣ
パッケージは、チップ４と、フィルム２と、フィルムが
接着されたリードフレーム１のインナーリード８と、ワ
イヤボンディングのために前記インナーリード８の先端
部に施されためっき部３と、本実施例で新たにめっきが
施された追加めっき部６と、インナーリード８の前記め
っき部３とチップとを結線するボンディングワイヤ５と
から構成されている。
【００１３】上記めっき部３、追加めっき部６を問わ
ず、リードフレーム１の各インナーリード８のフィルム
２及びチップ４に接着される面の反対側の面には、接着
面積の５０％以上の面積となるようにＡｇめっきが施さ
れる。このＡｇめっき部３、６は、ボンディングに用い
られるか否かにかかわらず、必ず各インナーリード８の
接着面の反対側の面に施されるものである。また、Ａｇ
めっき部３、６の厚みは、同一のフィルム２が貼り付け
られるインナーリード８同士で２μｍ以上のバラツキが
出ないように調節する。これにより、各インナーリード
８同士の厚みが均一化される。
ず、リードフレーム１の各インナーリード８のフィルム
２及びチップ４に接着される面の反対側の面には、接着
面積の５０％以上の面積となるようにＡｇめっきが施さ
れる。このＡｇめっき部３、６は、ボンディングに用い
られるか否かにかかわらず、必ず各インナーリード８の
接着面の反対側の面に施されるものである。また、Ａｇ
めっき部３、６の厚みは、同一のフィルム２が貼り付け
られるインナーリード８同士で２μｍ以上のバラツキが
出ないように調節する。これにより、各インナーリード
８同士の厚みが均一化される。
【００１４】次に、上記ＬＯＣ構造ＩＣパッケージのリ
ードフレーム１、フィルム２及びチップ４の接着につい
て簡単に説明する。まず、リードフレーム１の各インナ
ーリード８のフィルム２及びチップ４に接着される面の
反対側の面に、上述したようにめっき部３、６が設けら
れる。
ードフレーム１、フィルム２及びチップ４の接着につい
て簡単に説明する。まず、リードフレーム１の各インナ
ーリード８のフィルム２及びチップ４に接着される面の
反対側の面に、上述したようにめっき部３、６が設けら
れる。
【００１５】そして、各インナーリード８上に打ち抜か
れたフィルム２が貼り付けられる。このとき、上記Ａｇ
めっきによりインナーリード８の厚みが均一なので、イ
ンナーリード８の接着面及びフィルム２の接着面にパン
チの圧力が均一に加わり、それぞれの接着面同士が一様
に接着される。
れたフィルム２が貼り付けられる。このとき、上記Ａｇ
めっきによりインナーリード８の厚みが均一なので、イ
ンナーリード８の接着面及びフィルム２の接着面にパン
チの圧力が均一に加わり、それぞれの接着面同士が一様
に接着される。
【００１６】フィルム２が接着されたインナーリード８
には、その後チップ４が接着される。この際も、上記フ
ィルム２の接着時と同様に、各インナーリード８の厚み
が均一なので、フィルム２とチップ４の接着面にパンチ
の圧力が均一に加わり、それぞれの接着面同士が一様に
接着される。
には、その後チップ４が接着される。この際も、上記フ
ィルム２の接着時と同様に、各インナーリード８の厚み
が均一なので、フィルム２とチップ４の接着面にパンチ
の圧力が均一に加わり、それぞれの接着面同士が一様に
接着される。
【００１７】上述したことは、発明が解決しようとする
課題の欄で用いた図４と図２とを比較すると明らかであ
る。本実施例のリードフレーム１は、図２の両側のイン
ナーリード８にボンディングに必要でない追加めっき部
６が設けられている（図１参照）。一方、図４の両側の
インナーリード８には、Ａｇめっきが施されていない。
そのため、図４のものでは、インナーリード８の厚みが
均一でなく、パンチの圧力が均一にインナーリード８と
チップ４に加わらないため、未接着部７が発生する。一
方、本実施例の図２のものでは、インナーリード８の厚
みが均一なので、パンチの圧力がインナーリード８とチ
ップ４に均一に加わり、未接着部は発生しない。
課題の欄で用いた図４と図２とを比較すると明らかであ
る。本実施例のリードフレーム１は、図２の両側のイン
ナーリード８にボンディングに必要でない追加めっき部
６が設けられている（図１参照）。一方、図４の両側の
インナーリード８には、Ａｇめっきが施されていない。
そのため、図４のものでは、インナーリード８の厚みが
均一でなく、パンチの圧力が均一にインナーリード８と
チップ４に加わらないため、未接着部７が発生する。一
方、本実施例の図２のものでは、インナーリード８の厚
みが均一なので、パンチの圧力がインナーリード８とチ
ップ４に均一に加わり、未接着部は発生しない。
【００１８】ここで、上記めっき部３、６を接着面の面
積の５０％以上の面積となるようにした理由及びめっき
部３、６の厚みのバラツキを２μｍ以内とした理由を実
際に試験した結果で証明する。この試験では、インナー
リード８の接着面に対するめっき部３、６の面積率と同
一フィルム２が貼り付けられるインナーリード８のめっ
き部３、６のバラツキを変化させて、未接着部と過圧発
泡の発生を検査した。なお、リードフレーム１材料には
０．２ｍｍの厚さの４２アロイ、フィルム２にはＨＭ−
１２２Ｕを用い、めっき厚は４μｍとして試験を行っ
た。
積の５０％以上の面積となるようにした理由及びめっき
部３、６の厚みのバラツキを２μｍ以内とした理由を実
際に試験した結果で証明する。この試験では、インナー
リード８の接着面に対するめっき部３、６の面積率と同
一フィルム２が貼り付けられるインナーリード８のめっ
き部３、６のバラツキを変化させて、未接着部と過圧発
泡の発生を検査した。なお、リードフレーム１材料には
０．２ｍｍの厚さの４２アロイ、フィルム２にはＨＭ−
１２２Ｕを用い、めっき厚は４μｍとして試験を行っ
た。
【００１９】上記試験の結果を表１に示す。
【表１】 表１から明らかなように、めっき面積率が５０％以上
で、めっき厚のバラツキが２μｍ以内であれば、未接着
部及び過圧発泡が発生しないことは明らかである。した
がって、めっき部３、６に関し、上記の条件を満たすこ
とにより、良い接着性を得ることができる。ただし、本
実施例では、ワイヤボンディングに必要な面積以上にＡ
ｇめっきを施すことにより、材料コスト及び若干の耐湿
性低下の不利益が考えられるが、本実施例のリードフレ
ーム１を用いたＬＯＣ構造ＩＣパッケージの信頼性を考
えると、コストや耐湿性は問題にならない程度であると
いえる。
で、めっき厚のバラツキが２μｍ以内であれば、未接着
部及び過圧発泡が発生しないことは明らかである。した
がって、めっき部３、６に関し、上記の条件を満たすこ
とにより、良い接着性を得ることができる。ただし、本
実施例では、ワイヤボンディングに必要な面積以上にＡ
ｇめっきを施すことにより、材料コスト及び若干の耐湿
性低下の不利益が考えられるが、本実施例のリードフレ
ーム１を用いたＬＯＣ構造ＩＣパッケージの信頼性を考
えると、コストや耐湿性は問題にならない程度であると
いえる。
【００２０】なお、めっき部３、６は、フィルム接着面
積の少なくとも５０％以上の面積でめっきが施されてい
れば良く、したがって、めっき範囲がフィルム接着面積
以上となっても良い。また、インナーリードの領域にバ
スバーリードが存在するリードフレームにあっては、イ
ンナーリードのみならずバスバーリードにもフィルム接
着面積の５０％以上の面積でめっきが施される。当然、
このめっき部の面積は、ボンディングに必要な約０．１
５ｍｍ2 以上になる。
積の少なくとも５０％以上の面積でめっきが施されてい
れば良く、したがって、めっき範囲がフィルム接着面積
以上となっても良い。また、インナーリードの領域にバ
スバーリードが存在するリードフレームにあっては、イ
ンナーリードのみならずバスバーリードにもフィルム接
着面積の５０％以上の面積でめっきが施される。当然、
このめっき部の面積は、ボンディングに必要な約０．１
５ｍｍ2 以上になる。
【００２１】
【発明の効果】以上のように、本発明の半導体装置用リ
ードフレームによれば、ワイヤボンディングに不要な面
であっても、フィルム接着面の反対側の面にフィルム接
着面積の５０％以上の面積でめっきを施し、めっき厚の
バラツキを２μｍ以下としたため、インナーリードの厚
みの差によるフィルム貼り付け及びチップ貼り付け時の
未接着部及び過圧気泡の発生を防止し、容易にフィルム
貼り付け及びチップ貼り付けをすることができる。
ードフレームによれば、ワイヤボンディングに不要な面
であっても、フィルム接着面の反対側の面にフィルム接
着面積の５０％以上の面積でめっきを施し、めっき厚の
バラツキを２μｍ以下としたため、インナーリードの厚
みの差によるフィルム貼り付け及びチップ貼り付け時の
未接着部及び過圧気泡の発生を防止し、容易にフィルム
貼り付け及びチップ貼り付けをすることができる。
【図１】本発明の一実施例を示す上面図である。
【図２】本発明の一実施例を示す断面図である。
【図３】従来の半導体装置用リードフレームを示す上面
図である。
図である。
【図４】従来の半導体装置用リードフレームを示す断面
図である。
図である。
【図５】ＬＯＣ構造ＩＣパッケージの概要説明図であ
る。
る。
１ リードフレーム ２ フィル
ム ３ めっき部 ４ チップ ５ ボンディングワイヤ ６ 追加め
っき部 ７ 未接着部 ８ インナ
ーリード
ム ３ めっき部 ４ チップ ５ ボンディングワイヤ ６ 追加め
っき部 ７ 未接着部 ８ インナ
ーリード
Claims (3)
- 【請求項１】 インナーリードの先端部に絶縁フィルム
を介して半導体素子を固着してなるＬＯＣ（Ｌｅａｄ
ｏｎ Ｃｈｉｐ）構造ＩＣパッケージを構成するリード
フレームにおいて、 前記リードフレームのインナーリードの各々は、前記フ
ィルム接着面の反対側の面に、前記フィルム接着面積の
５０％以上の面積を占めるめっき部分を有することによ
り、めっき部分を含む全体厚が同一になるように構成さ
れたことを特徴とする半導体装置用リードフレーム。 - 【請求項２】 前記めっきは、Ａｇめっきである請求項
１記載の半導体装置用リードフレーム - 【請求項３】 前記めっきは、そのめっき厚のバラツキ
が同一のフィルムが接着されるリードフレーム同士で２
μｍ以内である請求項１記載の半導体装置用リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240395A JP2734350B2 (ja) | 1993-09-01 | 1993-09-01 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240395A JP2734350B2 (ja) | 1993-09-01 | 1993-09-01 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774299A true JPH0774299A (ja) | 1995-03-17 |
| JP2734350B2 JP2734350B2 (ja) | 1998-03-30 |
Family
ID=17058846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240395A Expired - Lifetime JP2734350B2 (ja) | 1993-09-01 | 1993-09-01 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734350B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0757387A1 (de) * | 1995-12-22 | 1997-02-05 | Siemens Aktiengesellschaft | Leadframe für die Lead-on-Chip-Montage und seine Verwendung zur Herstellung eines Gehäuses für einen an ihm befestigten Chip |
-
1993
- 1993-09-01 JP JP5240395A patent/JP2734350B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0757387A1 (de) * | 1995-12-22 | 1997-02-05 | Siemens Aktiengesellschaft | Leadframe für die Lead-on-Chip-Montage und seine Verwendung zur Herstellung eines Gehäuses für einen an ihm befestigten Chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734350B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140404A (en) | Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape | |
| US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH0774299A (ja) | 半導体装置用リードフレーム | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JPS60120543A (ja) | 半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPS6116555A (ja) | プラスチツク封止型半導体装置 | |
| JPS5948947A (ja) | 半導体装置 | |
| JPH06216313A (ja) | 樹脂封止半導体装置 | |
| JP2666696B2 (ja) | 樹脂封止型半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 | |
| JPS6257257B2 (ja) | ||
| JPH09219491A (ja) | リードフレーム及び半導体装置 | |
| JPS6141246Y2 (ja) | ||
| JPS6188536A (ja) | ボンデイング用リ−ド押さえ | |
| JPH02106061A (ja) | 半導体リードフレームのテーピング方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JP3440677B2 (ja) | 電子部品の実装方法 | |
| JPH11102939A (ja) | 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 | |
| KR200150509Y1 (ko) | 테이프 온 칩 구조의 패키지 | |
| JP2000150769A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH01316966A (ja) | Ｉｃリード部材 | |
| KR0157193B1 (ko) | 노운 굳 다이의 구조 및 제조방법 | |
| JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPH09162344A (ja) | リードフレーム | |
| JPH08195468A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20140109 |