KR0157193B1 - 노운 굳 다이의 구조 및 제조방법 - Google Patents
노운 굳 다이의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR0157193B1 KR0157193B1 KR1019950004587A KR19950004587A KR0157193B1 KR 0157193 B1 KR0157193 B1 KR 0157193B1 KR 1019950004587 A KR1019950004587 A KR 1019950004587A KR 19950004587 A KR19950004587 A KR 19950004587A KR 0157193 B1 KR0157193 B1 KR 0157193B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- gold
- titanium
- nickel
- die
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000010931 gold Substances 0.000 claims abstract description 28
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052737 gold Inorganic materials 0.000 claims abstract description 25
- 239000010936 titanium Substances 0.000 claims abstract description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 15
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 3
- 206010035148 Plague Diseases 0.000 abstract description 3
- 241000607479 Yersinia pestis Species 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- -1 aluminum-gold Chemical compound 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- ZEMPKEQAKRGZGQ-AAKVHIHISA-N 2,3-bis[[(z)-12-hydroxyoctadec-9-enoyl]oxy]propyl (z)-12-hydroxyoctadec-9-enoate Chemical compound CCCCCCC(O)C\C=C/CCCCCCCC(=O)OCC(OC(=O)CCCCCCC\C=C/CC(O)CCCCCC)COC(=O)CCCCCCC\C=C/CC(O)CCCCCC ZEMPKEQAKRGZGQ-AAKVHIHISA-N 0.000 description 5
- 238000012536 packaging technology Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 신뢰성이 검증된 노운 굳 다이와 그 제조방법에 관한 것으로서, 알루미늄 금속패드의 상부에 형성된 티타늄(Ti) 금속막, 그 티타늄 금속막의 상부에 형성된 니켈(Ni) 금속막, 그 니켈 금속막의 상부에 형성된 금 금속막, 및 그 금 금속막의 상부에 형성된 금 볼 범프를 갖는 것을 특징으로 한다. 이와 같은 본 발명에 따르면 종래의 알루미늄-금의 와이어 본딩에 의해 발생하는 퍼플 프래그(Purple Plague) 등의 전기적 특성 저하 및 점착성 저하와 잔류응력으로 인한 금속패드의 크래이터링(Cratering)을 방지하는 효과를 얻을 수 있다.
Description
제1도는 종래기술에 따른 알루미늄(A1) 본드패드를 갖는 베어 다이(bare die)의 단면도.
제2도는 종래기술에 따른 알루미늄 본드패드와 금 볼 범프(ball bump)를 갖는 노운 굳 다이의 단면도.
제3a도는 본 발명에 따른 금 본드패드를 갖는 베어 다이의 단면도.
제3b도는 제3a도에 도시된 금 본드패드의 요부확대도.
제4는 본 발명에 따른 금 본드패드를 갖는 베어 다이의 노운 굳 다이 공정을 적용한 정면도.
제5는 본 발명에 따른 본딩 와이어(bonding wire)절단 공정의 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기관 1' : 베어 다이
3 : A1 금속패드 5 : Ti 금속막
6 : Au 볼범프 7 : Ni 금속막
9 : Au 본드패드 11 : 칩 홀더
19 : 본딩 와이어
본 발명은 노운 굳 다이(Known good die)의 구조 및 제조공정에 관한 것이며, 보다 상세하게는 금(Au) 본드패드와 금 볼펌프의 구성을 가지므로써 종래의 알루미늄-금(Al-Au)본딩에 의해 발생하는 퍼플 프래그(Purple Plague)등의 전기적 특성 저하 및 점착성 저하 등을 금-금 본딩에 의하여 제거하는 효과를 나타내는 노운 굳 다이의 구조 및 그의 제조방법에 관한 것이다.
반도체 칩은 웨이퍼 공정 및 조립 공정을 거쳐서 패키지(packaging)된다. 웨이퍼 공정은 반도체 웨이퍼 상에 집적회로를 형성하는 공정이고 조립 공정은 웨이퍼를 복수의 다이로 절단한 후에 각 다이를 다이의 전기적 동작이 외부 환경으로부터 보호되도록 함과 동시에 외부 실장 수단에의 실장을 위하여 패키징하는 공정을 말한다.
최근에 전자제품의 경박단소화 추세에 따라 반도체 소자들의 고밀도 실장기술이 이에 부응하여 소개되고 있다. 그 중에 한가지로 대량 생산이 가능한 멀티 칩 모듈(Multi Chip Module; 이하, MCM이라 한다)기술이다. MCM은 다이 상태의 복수 개의 베어(Bare)칩들을 하나의 프린트 와이어링 보드상에서 인터코넥팅(Inter-conneting)시켜서 모듈화한 것이다. MCM에서는 프린트 와이어링 보오드상에 베어 칩들을 실장하는 방식에 따라서 와이어 본딩 방식, 탭(Tape Automated Bonding; TAB)방식 및 플립 칩(Flip Chip)방식으로 구분된다. 이러한 방식들 중에서 다이와 프린트 와이어링 보오드 사이의 전기적 연결 길이가 가장 짧은 풀립 칩 방식이 다른 방식들에 비해 수율, 회로특성 및 비용면에서도 유리하여 널리 사용되고 있는 추세이다.
그러나, 단일 반도체 칩 패키징 기술에 비하여 복수 개의 반도체 칩이 실장되는 MCM은 집적 규모는 커졌지만 신뢰성을 검증된 노운 굳 다이의 충분한 확보에 어려움이 있다.
제1도는 종래기술에 따른 알루미늄 본드패드를 갖는 베어 다이(Bare Die)의 단면도이고, 제2도는 종래기술에 따른 알루미늄 본드패드와 금 볼범프(ball bump)를 갖는 노운 굳 다이의 단면도이다.
일반적인 노운 굳 다이는 제1도의 알루미늄 본드패드(3)를 갖는 반도체 기판(1)을 칩 홀더(Holder)에 배치(Placement)하고, 인쇄회로보드에 와이어 본딩하여 테스트 및 번인(Burn-in)한 후, 볼 네크(Ball-Neck)부분을 절단하는 공정을 진행함으로써 제2도에 도시된 바와 같은 베어 다이의 알루미늄 본드패드(3) 상부에 금 볼 범프(6)를 갖는 형태의 노운 굳 다이를 얻는다.
그러나, 이러한 노운 굳 다이는 본드패드 부분에서 알루미늄 금속패드와 금 볼 범프가 직접적으로 연결되기 때문에 퍼플 프래그 등의 전기적 특성 저하 및 점착성 저하 등이 생길 수 있으며, 잔류응력으로 인하여 금속패드에 크래이터링(Cratering)이 발생할 가능성이 높다.
따라서, 본 발명의 목적은 상술한 종래 기술의 문제점을 갖지 않도록 웨이퍼 상에서 금속화(Metallization)공정을 변형시켜, 노운 굳 다이 본드패드 부분의 수직 구조가 금-금 본딩이 되도록 함과 동시에 그 구조에 있어서의 안정성을 갖는 노운 굳 다이의 구조와 그 제조방법을 제공하기 위한 것이다.
본 발명은 상기한 목적을 달성하기 위하여, 알루미늄 금속패드의 상부에 형성된 티타늄(Ti) 금속막, 그 티타늄 금속막의 상부에 형성된 니켈(Ni) 금속막, 그 니켈 금속막의 상부에 형성된 금 금속막, 및 그 금 금속막의 상부에 형성된 금 볼 범프를 갖는 것을 특징으로 하는 노운 굳 다이를 제공한다.
또한, 본 발명은 상기한 목적을 달성하기 위하여, 알루미늄 금속패드의 상부에 티타늄을 증착하여 티타늄 금속막을 형성하는 공정, 티타늄 금속막의 상부에 니켈을 증착하여 니켈 금속막을 형성하는 공정, 니켈 금속막의 상부에 금 금속막을 형성하는 공정, 그 금 금속막의 상부에 금 볼 범프를 형성하는 공정, 볼 범프에 본딩 와이어로 와이어 본딩하여 베어 다이를 테스트 하는 공정, 및 본딩 와이어의 볼 부분의 상부를 절단하는 공정을 포함하는 것을 특징으로 하는 노운 굳 다이 제조방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제3a도는 본 발명에 따른 금 볼 범프를 갖는 베어 다이의 단면이고, 제3b도는 제3a도의 본드패드 부분의 확대 단면도이다.
제3a도 및 제3b도를 참조하면, 반도체 기판(1)상에 알루미늄 금속패드(3)를 형성하고, 알루미늄 금속패드(3) 상부에 응력 완충(Stress Buffer) 및 웨팅 재료(Wetting Material)역할을 하는 티타늄을 증착하여 티타늄 금속막(5)을 형성하고, 티타늄 금속막의 상부에 확산장벽(Diffusion Barrier)역할을 하는 니켈을 증착하여 니켈 금속막(7)을 형성하며, 니켈 금속막(7)의 상부에 금을 도금 또는 증착시켜 금 금속막(9)을 형성시켜 베어 다이의 금 본드패드를 형성한다.
제4도와 제5도는 제3a도의 금 본드패드를 이용한 본 발명의 노운 굳 다이의 제조 공정도이다.
제4도와 제5도를 참조하면, 제3a도 및 제3b도의 금 금속막(9)를 갖는 베어 다이(1')를 칩 홀더(11)에 배치하고, 인쇄회로기판(15)에 본딩 와이어(19)로 와이어 본딩을 하여 테스트 및 번인을 거쳐 품질에 따라 분류(Sorting)한 다음, 볼(6) 네크 부분을 절단기(12)로 절단한다.
본 발명에 의한 구조 및 방법에 따르면, 종래 노운 굳 다이 본드패드 부분의 수직 구조에서 발생할 수 있는 퍼플 프래그 등의 전기적 특성 및 점착성 저하, 잔류응력으로 인한 금속패드의 크래이터링을 금 금속패드와 금 볼범프로 연결하므로써 전술한 결점을 방지하여 신뢰성을 향상시키는 이점이 있다.
Claims (2)
- 알루미늄 금속패드의 상부에 형성된 티타늄(Ti) 금속막, 상기 티타늄 금속막의 상부에 형성된 니켈(Ni) 금속막, 상기 니켈 금속막의 상부에 형성된 금(Au) 금속막, 및 상기 금 금속막의 상부에 형성된 금 볼 범프를 갖는 것을 특징으로 하는 노운 굳 다이.
- 알루미늄 금속패드의 상부에 티타늄을 증착하여 티타늄 금속막을 형성하는 공정, 티타늄 금속막의 상부에 니켈을 증착하여 니켈 금속막을 형성하는 공정, 니켈 금속막의 상부에 금 금속막을 형성하는 공정, 금 금속막의 상부에 금 볼 범프를 형성하는 공정, 볼 범프에 본딩 와이어로 와이어 본딩하여 베어 다이를 테스트 하는 공정, 및 본딩 와이어의 볼 부분의 상부를 절단하는 공정을 포함하는 것을 특징으로 하는 노운 굳 다이의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004587A KR0157193B1 (ko) | 1995-03-07 | 1995-03-07 | 노운 굳 다이의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004587A KR0157193B1 (ko) | 1995-03-07 | 1995-03-07 | 노운 굳 다이의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035933A KR960035933A (ko) | 1996-10-28 |
| KR0157193B1 true KR0157193B1 (ko) | 1998-12-01 |
Family
ID=19409324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004587A KR0157193B1 (ko) | 1995-03-07 | 1995-03-07 | 노운 굳 다이의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157193B1 (ko) |
-
1995
- 1995-03-07 KR KR1019950004587A patent/KR0157193B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035933A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163463A (en) | Integrated circuit chip to substrate interconnection | |
| US6833290B2 (en) | Structure and method of forming a multiple leadframe semiconductor device | |
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| USRE39603E1 (en) | Process for manufacturing semiconductor device and semiconductor wafer | |
| US5496775A (en) | Semiconductor device having ball-bonded pads | |
| JP5497392B2 (ja) | 半導体装置 | |
| US5440239A (en) | Transferable solder bumps for interconnect and assembly of MCM substrates | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| JPH08153834A (ja) | Ｍｃｍキャリア | |
| US10580723B2 (en) | Flat no-lead packages with electroplated edges | |
| EP2645417A1 (en) | Semiconductor module | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| US20100181675A1 (en) | Semiconductor package with wedge bonded chip | |
| JPH04264758A (ja) | 半導体チップキャリア | |
| US7566970B2 (en) | Stacked bump structure and manufacturing method thereof | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| US7521781B2 (en) | Integrated circuit package system with mold clamp line critical area having widened conductive traces | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR0157193B1 (ko) | 노운 굳 다이의 구조 및 제조방법 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JP3468132B2 (ja) | 半導体装置の製造方法 | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| US6313413B1 (en) | Wire structure of substrate for layout detection | |
| KR0148883B1 (ko) | 이중 와이어 본딩을 이용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |