JPH0774236A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0774236A JPH0774236A JP22034493A JP22034493A JPH0774236A JP H0774236 A JPH0774236 A JP H0774236A JP 22034493 A JP22034493 A JP 22034493A JP 22034493 A JP22034493 A JP 22034493A JP H0774236 A JPH0774236 A JP H0774236A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- separation groove
- edge
- grooves
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 分離溝の形成に関し, 分離溝をウエハの周辺
部まで形成しても割れないようにし，且つウエハの平坦
性を良くし，特に接着法によるSOI 構造の活性層の膜厚
を均一にし，接着面でのボイドの発生を防止して, 製造
歩留の向上と性能および品質の安定化を図る。 【構成】 １）半導体ウエハ 1に分離溝 2を形成する際
に, 該半導体ウエハのエッジ近傍の一部領域を除いて,
該半導体ウエハのエッジまで該分離溝を形成する，２）
前記一部領域がオリエンテーション・フラット，または
ノッチ，またはウエハエッジの固定するピンが当たる領
域である。
部まで形成しても割れないようにし，且つウエハの平坦
性を良くし，特に接着法によるSOI 構造の活性層の膜厚
を均一にし，接着面でのボイドの発生を防止して, 製造
歩留の向上と性能および品質の安定化を図る。 【構成】 １）半導体ウエハ 1に分離溝 2を形成する際
に, 該半導体ウエハのエッジ近傍の一部領域を除いて,
該半導体ウエハのエッジまで該分離溝を形成する，２）
前記一部領域がオリエンテーション・フラット，または
ノッチ，またはウエハエッジの固定するピンが当たる領
域である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特にウエハプロセスにおける分離溝の形成方法に
関する。
係り, 特にウエハプロセスにおける分離溝の形成方法に
関する。
【０００２】近年, 半導体装置の高機能化，高集積化に
ともない，誘電体分離構造が多用されるようになってき
た。この構造はウエハに V溝等の分離溝を切り, その中
に誘電体を埋め込んで素子間分離を行っている。この場
合， V溝を切ることによるプロセス中のウエハの割れを
防止するために, ウエハ周辺部に溝を切らないようにす
る方法も提案されているが, この方法によると，SOI (S
ilicon On Insulator)構造の素子では活性層の厚さが薄
くなってしまう等の欠点があり，改善が要求されてい
る。
ともない，誘電体分離構造が多用されるようになってき
た。この構造はウエハに V溝等の分離溝を切り, その中
に誘電体を埋め込んで素子間分離を行っている。この場
合， V溝を切ることによるプロセス中のウエハの割れを
防止するために, ウエハ周辺部に溝を切らないようにす
る方法も提案されているが, この方法によると，SOI (S
ilicon On Insulator)構造の素子では活性層の厚さが薄
くなってしまう等の欠点があり，改善が要求されてい
る。
【０００３】
【従来の技術】上記のように誘電体分離ウエハは割れ易
いと言う欠点がある。その原因は分離溝として, 例えば
V溝と呼ばれる断面が V字型の素子分離溝のパターン
が, ウエハに傷をつけるのと同じ働きをして機械的強度
を下げてしまうからである。
いと言う欠点がある。その原因は分離溝として, 例えば
V溝と呼ばれる断面が V字型の素子分離溝のパターン
が, ウエハに傷をつけるのと同じ働きをして機械的強度
を下げてしまうからである。
【０００４】例えば, 分離溝内に何も充填しないか，あ
るいは完全に埋め込んでいない状態でイオン注入を行う
と, ウエハを固定する治具がウエハを変形させて割って
しまう。これは，イオン注入装置は注入中のウエハの温
度の上昇を防止するために冷却用ステージに基板を固定
しており，固定用のリングまたはピンは冷却効率を高め
るためにウエハをステージに密着させるため強く押さえ
つける必要があるからである。押さえ付ける力が弱いと
冷却効率が悪くなり，ウエハ内にイオン注入特有の残留
欠陥が生じる。固定用のリング等で強く固定されたウエ
ハはその内部に局部的に大きな応力を生じ, 特に分離溝
をウエハエッジまで形成すると, 分離溝に応力が集中し
てウエハは割れる。
るいは完全に埋め込んでいない状態でイオン注入を行う
と, ウエハを固定する治具がウエハを変形させて割って
しまう。これは，イオン注入装置は注入中のウエハの温
度の上昇を防止するために冷却用ステージに基板を固定
しており，固定用のリングまたはピンは冷却効率を高め
るためにウエハをステージに密着させるため強く押さえ
つける必要があるからである。押さえ付ける力が弱いと
冷却効率が悪くなり，ウエハ内にイオン注入特有の残留
欠陥が生じる。固定用のリング等で強く固定されたウエ
ハはその内部に局部的に大きな応力を生じ, 特に分離溝
をウエハエッジまで形成すると, 分離溝に応力が集中し
てウエハは割れる。
【０００５】そこで，この問題を解決するために, 応力
が生ずるウエハの周辺部に分離溝を形成しないという方
法1)が開示されている。 1) 特開昭59-80940, 特開昭59-104139,特開昭60-11775
1,特開平01-185935 これらの方法はウエハの周囲全域にわたって分離溝を形
成しないことを特徴としている。
が生ずるウエハの周辺部に分離溝を形成しないという方
法1)が開示されている。 1) 特開昭59-80940, 特開昭59-104139,特開昭60-11775
1,特開平01-185935 これらの方法はウエハの周囲全域にわたって分離溝を形
成しないことを特徴としている。
【０００６】
【発明が解決しようとする課題】ところが, これらの方
法では後記図４，５に示されるように，ウエハ表面の平
坦性と, 貼り合わせ法による SOI 構造の場合の基板ど
うしの接着性とが低下するという問題がある。
法では後記図４，５に示されるように，ウエハ表面の平
坦性と, 貼り合わせ法による SOI 構造の場合の基板ど
うしの接着性とが低下するという問題がある。
【０００７】本発明は分離溝をウエハの周辺部まで形成
しても割れないようにし，且つウエハの平坦性を良く
し，特に接着法によるSOI 構造の活性層の膜厚を均一に
し，接着面でのボイドの発生を防止して, 製造歩留の向
上と性能および品質の安定化を目的とする。
しても割れないようにし，且つウエハの平坦性を良く
し，特に接着法によるSOI 構造の活性層の膜厚を均一に
し，接着面でのボイドの発生を防止して, 製造歩留の向
上と性能および品質の安定化を目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は，１）
半導体ウエハ 1に分離溝 2を形成する際に, 該半導体ウ
エハのエッジ近傍の一部領域を除いて, 該半導体ウエハ
のエッジまで該分離溝を形成する半導体装置の製造方
法，あるいは２）前記一部領域がオリエンテーション・
フラット，またはノッチ，またはウエハエッジの固定す
るピンが当たる領域である前記１）記載の半導体装置の
製造方法により達成される。
半導体ウエハ 1に分離溝 2を形成する際に, 該半導体ウ
エハのエッジ近傍の一部領域を除いて, 該半導体ウエハ
のエッジまで該分離溝を形成する半導体装置の製造方
法，あるいは２）前記一部領域がオリエンテーション・
フラット，またはノッチ，またはウエハエッジの固定す
るピンが当たる領域である前記１）記載の半導体装置の
製造方法により達成される。
【０００９】
【作用】本発明では，ウエハ内で応力が集中して発生す
る部分のみ選択的に分離溝を形成しないようにしてい
る。この部分は具体的にオリエンテーション・フラット
(OF), ノッチ, ウエハエッジの一部を押さえ付ける固定
用ピンが当たる部分等である。これらの部分は，ウエハ
の周縁に外力を受けた場合, 発生する応力分布が急峻に
変化し, 集中するところである。この部分にウエハのエ
ッジまで達する分離溝があると, ここを核にして割れが
発生するが，分離溝がないと応力集中はあるもののウエ
ハの弾性限界内で割れは発生しない。
る部分のみ選択的に分離溝を形成しないようにしてい
る。この部分は具体的にオリエンテーション・フラット
(OF), ノッチ, ウエハエッジの一部を押さえ付ける固定
用ピンが当たる部分等である。これらの部分は，ウエハ
の周縁に外力を受けた場合, 発生する応力分布が急峻に
変化し, 集中するところである。この部分にウエハのエ
ッジまで達する分離溝があると, ここを核にして割れが
発生するが，分離溝がないと応力集中はあるもののウエ
ハの弾性限界内で割れは発生しない。
【００１０】すなわち，本発明は従来活性層厚を薄くし
ていた原因となる, ウエハ周縁部の分離溝非形成領域を
必要最小限にとどめて, 割れやすい部分のみに限定して
分離溝を形成しないようにして, 割れの低減と活性層厚
の分布の改善とを両立させている。
ていた原因となる, ウエハ周縁部の分離溝非形成領域を
必要最小限にとどめて, 割れやすい部分のみに限定して
分離溝を形成しないようにして, 割れの低減と活性層厚
の分布の改善とを両立させている。
【００１１】
【実施例】図３(A) 〜(G) は分離溝を有する半導体装置
のプロセスを説明する断面図である。
のプロセスを説明する断面図である。
【００１２】この例では，貼り合わせ法によるSOI 構造
について説明する。 工程１：鏡面ウエハ 図３(A) において，ウエハ 1の表面 (図では下面) を鏡
面に仕上げる。 工程２：分離溝形成と酸化膜成膜 図３(B) において，ウエハの表面に酸化膜を形成し，酸
化膜をパターニングしてエッチングマスクを形成し，苛
性カリ(KOH) でシリコン(Si)ウエハを V字型に異方性エ
ッチングして分離溝 2を形成する。
について説明する。 工程１：鏡面ウエハ 図３(A) において，ウエハ 1の表面 (図では下面) を鏡
面に仕上げる。 工程２：分離溝形成と酸化膜成膜 図３(B) において，ウエハの表面に酸化膜を形成し，酸
化膜をパターニングしてエッチングマスクを形成し，苛
性カリ(KOH) でシリコン(Si)ウエハを V字型に異方性エ
ッチングして分離溝 2を形成する。
【００１３】次いで, イオン注入によりウエハ全面に拡
散層を形成し，その上に酸化膜 3を形成する。 工程３：種ポリシリコン膜成膜 図３(C) において，ウエハ上に薄い（1000〜5000Å) 種
ポリシリコン膜 4を成膜する。この膜は, 次に成長する
ポリエピ膜と呼ばれる厚いポリシリコン膜の結晶粒の巨
大化を防ぐ目的で成膜する。 工程４：厚いポリシリコン膜（ポリエピ膜）成膜 図３(D) において，種ポリシリコン膜 4の上に厚い(100
〜700 μｍ) ポリシリコン膜 5を成膜する。 工程５：厚いポリシリコン膜（ポリエピ膜）の研削・研
磨 図３(E) において，厚いポリシリコン膜 5を研削・研磨
して，膜厚を均一にするとともに, 凹凸をなくして平坦
な面に仕上げる。この面の平坦性は極めて重要で，この
後工程７で行う活性層側の研削・研磨の加工精度を決め
てしまう。
散層を形成し，その上に酸化膜 3を形成する。 工程３：種ポリシリコン膜成膜 図３(C) において，ウエハ上に薄い（1000〜5000Å) 種
ポリシリコン膜 4を成膜する。この膜は, 次に成長する
ポリエピ膜と呼ばれる厚いポリシリコン膜の結晶粒の巨
大化を防ぐ目的で成膜する。 工程４：厚いポリシリコン膜（ポリエピ膜）成膜 図３(D) において，種ポリシリコン膜 4の上に厚い(100
〜700 μｍ) ポリシリコン膜 5を成膜する。 工程５：厚いポリシリコン膜（ポリエピ膜）の研削・研
磨 図３(E) において，厚いポリシリコン膜 5を研削・研磨
して，膜厚を均一にするとともに, 凹凸をなくして平坦
な面に仕上げる。この面の平坦性は極めて重要で，この
後工程７で行う活性層側の研削・研磨の加工精度を決め
てしまう。
【００１４】ところが，分離溝をウエハ周辺に形成しな
い従来の方法では，周辺の厚いポリシリコン膜 5が厚く
残ってしまうという問題があった。この現象は, 厚いポ
リシリコン膜 5の柱状結晶の配向性が周辺の平坦部と分
離溝とで配向性が異なることにより起こる研磨速度の差
に起因している。この際, 分離溝と分離溝の間に囲まれ
た狭い活性領域厚いポリシリコン膜 5も薄くなる（図４
参照）。 工程６：貼り合わせ 図３(F) において，凹凸のない平坦な厚いポリシリコン
膜 5と，支持基板 6として鏡面仕上げしたシリコンウエ
ハまたは酸化膜を表面に形成したシリコンウエハとを貼
り合わせる。
い従来の方法では，周辺の厚いポリシリコン膜 5が厚く
残ってしまうという問題があった。この現象は, 厚いポ
リシリコン膜 5の柱状結晶の配向性が周辺の平坦部と分
離溝とで配向性が異なることにより起こる研磨速度の差
に起因している。この際, 分離溝と分離溝の間に囲まれ
た狭い活性領域厚いポリシリコン膜 5も薄くなる（図４
参照）。 工程６：貼り合わせ 図３(F) において，凹凸のない平坦な厚いポリシリコン
膜 5と，支持基板 6として鏡面仕上げしたシリコンウエ
ハまたは酸化膜を表面に形成したシリコンウエハとを貼
り合わせる。
【００１５】貼り合わせは接着材を用いないで, 加圧加
熱または静電パルス法等公知の技術を用いる。接着をウ
エハ全面にわたって完全に行うためには, ウエハ表面に
微粒子塵を付着させないこと，ウエハ表面の平坦性を極
めてよくする必要がある。
熱または静電パルス法等公知の技術を用いる。接着をウ
エハ全面にわたって完全に行うためには, ウエハ表面に
微粒子塵を付着させないこと，ウエハ表面の平坦性を極
めてよくする必要がある。
【００１６】しかし，図４(A),(B) に示されるように，
研磨速度の差により周辺部が高くなって段差を生じ，接
着面にボイドを生じていた。 工程７：活性層側の研削・研磨 図３(G) において，工程５で研削・研磨した厚いポリシ
リコン膜 5を支持体として，ウエハ 1のの反対面を研削
・研磨して活性層（素子形成層）を形成する。
研磨速度の差により周辺部が高くなって段差を生じ，接
着面にボイドを生じていた。 工程７：活性層側の研削・研磨 図３(G) において，工程５で研削・研磨した厚いポリシ
リコン膜 5を支持体として，ウエハ 1のの反対面を研削
・研磨して活性層（素子形成層）を形成する。
【００１７】この際，活性層の膜厚の均一性と平坦性は
支持体を基準面として形成するので，支持体の平坦性に
大きく依存する。図５(A),(B) に示されるように周辺部
に段差があると，活性層側にそれが転写されて，周辺の
活性層が厚くなり，研磨後は逆に図５(B) のように周辺
の活性層が薄くなる。
支持体を基準面として形成するので，支持体の平坦性に
大きく依存する。図５(A),(B) に示されるように周辺部
に段差があると，活性層側にそれが転写されて，周辺の
活性層が厚くなり，研磨後は逆に図５(B) のように周辺
の活性層が薄くなる。
【００１８】ここで，図４，５に示されるように接着面
でのボイドの発生を防止し，活性層の薄膜化を抑制する
ため，大部分の分離溝はウエハ周辺まで切っても，ウエ
ハ内で応力が集中して発生する部分のみ選択的に分離溝
を形成しないようにしている具体的を図１，２に示す。
でのボイドの発生を防止し，活性層の薄膜化を抑制する
ため，大部分の分離溝はウエハ周辺まで切っても，ウエ
ハ内で応力が集中して発生する部分のみ選択的に分離溝
を形成しないようにしている具体的を図１，２に示す。
【００１９】図１(A) 〜(D) および図２(E) 〜(J) は本
発明の実施例の平面図である。図１(A) はオリエンテー
ション・フラットの近傍以外の領域に分離溝を形成する
例である。
発明の実施例の平面図である。図１(A) はオリエンテー
ション・フラットの近傍以外の領域に分離溝を形成する
例である。
【００２０】図１(B) はノッチの近傍以外の領域に分離
溝を形成する例である。図１(C) はオリエンテーション
・フラットの近傍と図の上部以外の領域に分離溝を形成
する例である。
溝を形成する例である。図１(C) はオリエンテーション
・フラットの近傍と図の上部以外の領域に分離溝を形成
する例である。
【００２１】図１(D) はノッチ近傍と上部以外の領域に
分離溝を形成する例である。図２(E) はオリエンテーシ
ョン・フラットの近傍と上部と横以外の領域に分離溝を
形成する例である。
分離溝を形成する例である。図２(E) はオリエンテーシ
ョン・フラットの近傍と上部と横以外の領域に分離溝を
形成する例である。
【００２２】図２(F) はノッチ近傍と上部と横以外の領
域に分離溝を形成する例である。図２(G) はオリエンテ
ーション・フラットの近傍と横以外の領域に分離溝を形
成する例である。
域に分離溝を形成する例である。図２(G) はオリエンテ
ーション・フラットの近傍と横以外の領域に分離溝を形
成する例である。
【００２３】図２(H) はノッチ近傍と横以外の領域に分
離溝を形成する例である。図２(I) はオリエンテーショ
ン・フラットの近傍と４隅以外の領域に分離溝を形成す
る例である。
離溝を形成する例である。図２(I) はオリエンテーショ
ン・フラットの近傍と４隅以外の領域に分離溝を形成す
る例である。
【００２４】図２(J) はノッチ近傍と４隅以外の領域に
分離溝を形成する例である。実施例では，貼り合わせ法
によるSOI 構造について説明したが，通常のシリコン基
板に分離溝を形成する際にも本発明は適用可能である。
分離溝を形成する例である。実施例では，貼り合わせ法
によるSOI 構造について説明したが，通常のシリコン基
板に分離溝を形成する際にも本発明は適用可能である。
【００２５】
【発明の効果】本発明によれば，分離溝をウエハの周辺
部まで形成しても割れなくなり，且つウエハの平坦性が
向上し，特に接着法によるSOI 構造の活性層の膜厚を均
一にし，接着面でのボイドの発生を防止することができ
た。この結果，製造歩留の向上と性能および品質の安定
化を実現することができた。
部まで形成しても割れなくなり，且つウエハの平坦性が
向上し，特に接着法によるSOI 構造の活性層の膜厚を均
一にし，接着面でのボイドの発生を防止することができ
た。この結果，製造歩留の向上と性能および品質の安定
化を実現することができた。
【図１】 本発明の実施例の平面図(1)
【図２】 本発明の実施例の平面図(2)
【図３】 分離溝を有する半導体装置のプロセスを説明
する断面図
する断面図
【図４】 ボイド発生機構の説明図
【図５】 段差発生機構の説明図
1 貼り合わせ後活性層となる半導体基板でシリコンウ
エハ 2 分離溝 3 酸化膜 4 種ポリシリコン膜 5 厚いポリシリコン膜（ポリエピ膜） 6 支持基板
エハ 2 分離溝 3 酸化膜 4 種ポリシリコン膜 5 厚いポリシリコン膜（ポリエピ膜） 6 支持基板
Claims (2)
- 【請求項１】 半導体ウエハ(1) に分離溝(2) を形成す
る際に, 該半導体ウエハのエッジ近傍の一部領域を除い
て, 該半導体ウエハのエッジまで該分離溝を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記一部領域がオリエンテーション・フ
ラット，またはノッチ，またはウエハエッジの固定する
ピンが当たる領域であることを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22034493A JPH0774236A (ja) | 1993-09-06 | 1993-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22034493A JPH0774236A (ja) | 1993-09-06 | 1993-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774236A true JPH0774236A (ja) | 1995-03-17 |
Family
ID=16749677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22034493A Withdrawn JPH0774236A (ja) | 1993-09-06 | 1993-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774236A (ja) |
-
1993
- 1993-09-06 JP JP22034493A patent/JPH0774236A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101307929B1 (ko) | 접합기판의 제조방법 | |
| US6417108B1 (en) | Semiconductor substrate and method of manufacturing the same | |
| EP0854500A1 (en) | Method of manufacturing a bonding substrate | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| US6090688A (en) | Method for fabricating an SOI substrate | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP3496925B2 (ja) | 半導体基板とその製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH0846031A (ja) | 貼り合わせシリコン基板の製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JPH0774236A (ja) | 半導体装置の製造方法 | |
| JP3175619B2 (ja) | 半導体基板の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JP3390660B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH1116861A (ja) | 半導体装置の製造方法 | |
| JPH11243081A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |