JPH0773345B2 - 接合電界効果型固体撮像装置とその駆動方法 - Google Patents
接合電界効果型固体撮像装置とその駆動方法Info
- Publication number
- JPH0773345B2 JPH0773345B2 JP5050256A JP5025693A JPH0773345B2 JP H0773345 B2 JPH0773345 B2 JP H0773345B2 JP 5050256 A JP5050256 A JP 5050256A JP 5025693 A JP5025693 A JP 5025693A JP H0773345 B2 JPH0773345 B2 JP H0773345B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- layer
- type
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、接合電界効果型固体撮
像装置およびその駆動方法に関する。
像装置およびその駆動方法に関する。
【０００２】
【従来の技術】従来の固体撮像装置は、大きく分けてＭ
ＯＳ型固体撮像装置とＣＣＤ型固体撮像装置がある。図
５はＭＯＳ型固体撮像装置の回路図である。この装置は
垂直シフトレジスタ１０１、水平シフトレジスタ１０
２、光ダイオードＰＤ、各光ダイオードの垂直，水平両
走査用に設けられた２個のＭＯＳトランジスタスイッチ
Ｔｖ（垂直），ＴH （水平）、さらに各水平信号線１０
３には、各水平素子読み取り直前に水平信号線１０３を
ビデオバイアスＶR にリセットするトランジスタＴR 、
トランジスタＴR をオンにするためのリセット信号線Ｒ
P さらに各水平映像信号の映像増幅器１０４への入力，
非入力をコントロールするためのスイッチＳｖよりな
る。
ＯＳ型固体撮像装置とＣＣＤ型固体撮像装置がある。図
５はＭＯＳ型固体撮像装置の回路図である。この装置は
垂直シフトレジスタ１０１、水平シフトレジスタ１０
２、光ダイオードＰＤ、各光ダイオードの垂直，水平両
走査用に設けられた２個のＭＯＳトランジスタスイッチ
Ｔｖ（垂直），ＴH （水平）、さらに各水平信号線１０
３には、各水平素子読み取り直前に水平信号線１０３を
ビデオバイアスＶR にリセットするトランジスタＴR 、
トランジスタＴR をオンにするためのリセット信号線Ｒ
P さらに各水平映像信号の映像増幅器１０４への入力，
非入力をコントロールするためのスイッチＳｖよりな
る。
【０００３】次に、この固体撮像装置の動作について述
べる。まず最上段の垂直走査線１０５に垂直シフトレジ
スタ１０１からパルス電圧を与え、最上段のトランジス
タＴｖをすべてオン状態にする。次に、トランジスタＴ
R をリセット信号ＲP によってオン状態にすることによ
って、水平信号線１０３の電位をビデオバイアスＶRに
セットする。次にトランジスタＴR をオフした後、水平
シフトレジスタ１０２からの出力によって左端のＭＯＳ
トランジスタＴH を働かせて映像信号を読み出す。ここ
で再びトランジスタＴR をオン，オフして、水平信号線
１０３の電位をビデオバイアスＶR にセットする。次に
第１段の左から２個目の画素のトランジスタＴH を働か
せて映像信号を読み出す。このような操作を右端まで行
い、１段目の映像出力を映像増幅器１０４から得る。次
に垂直シフトレジスタ１０１の出力を第２段目に移し、
第１段と同様の操作を行い、第２段目の出力を得る。こ
のような操作を最下段まで行い、垂直ブランキング期間
後、第１段から全く同じようにして出力信号の読み出し
を行う。以上の操作によって、光ダイオードＰＤへの光
入射によって発生した電子は、映像増幅器１０４に送ら
れ映像信号となる。しかし光によって発生した電子は、
光ダイオード映像増幅器１０４まで、全く増幅されるこ
となく送られる。
べる。まず最上段の垂直走査線１０５に垂直シフトレジ
スタ１０１からパルス電圧を与え、最上段のトランジス
タＴｖをすべてオン状態にする。次に、トランジスタＴ
R をリセット信号ＲP によってオン状態にすることによ
って、水平信号線１０３の電位をビデオバイアスＶRに
セットする。次にトランジスタＴR をオフした後、水平
シフトレジスタ１０２からの出力によって左端のＭＯＳ
トランジスタＴH を働かせて映像信号を読み出す。ここ
で再びトランジスタＴR をオン，オフして、水平信号線
１０３の電位をビデオバイアスＶR にセットする。次に
第１段の左から２個目の画素のトランジスタＴH を働か
せて映像信号を読み出す。このような操作を右端まで行
い、１段目の映像出力を映像増幅器１０４から得る。次
に垂直シフトレジスタ１０１の出力を第２段目に移し、
第１段と同様の操作を行い、第２段目の出力を得る。こ
のような操作を最下段まで行い、垂直ブランキング期間
後、第１段から全く同じようにして出力信号の読み出し
を行う。以上の操作によって、光ダイオードＰＤへの光
入射によって発生した電子は、映像増幅器１０４に送ら
れ映像信号となる。しかし光によって発生した電子は、
光ダイオード映像増幅器１０４まで、全く増幅されるこ
となく送られる。
【０００４】ＣＣＤ型固体撮像装置においては光電変換
された信号電荷が垂直ＣＣＤレジスタへ送られ、水平レ
ジスタへ転送され映像増幅器へ送られるが、画素に増幅
機能を有していないことはＭＯＳ型固体撮像装置と同様
である。
された信号電荷が垂直ＣＣＤレジスタへ送られ、水平レ
ジスタへ転送され映像増幅器へ送られるが、画素に増幅
機能を有していないことはＭＯＳ型固体撮像装置と同様
である。
【０００５】
【発明が解決しようとする課題】以上説明したように、
従来のＭＯＳ型固体撮像装置においては、画素自体に増
幅機能を有していないので、入力光量が小さい低照度の
撮像では、ＭＯＳトランジスタよりなる読み出し回路が
発生する雑音による画質の劣化が著しいという欠点があ
る。
従来のＭＯＳ型固体撮像装置においては、画素自体に増
幅機能を有していないので、入力光量が小さい低照度の
撮像では、ＭＯＳトランジスタよりなる読み出し回路が
発生する雑音による画質の劣化が著しいという欠点があ
る。
【０００６】本発明の目的は、低照度において良好な画
像の得られる接合電界効果型固体撮像装置を提供するこ
とにある。
像の得られる接合電界効果型固体撮像装置を提供するこ
とにある。
【０００７】本発明の他の目的は、このような接合電界
効果型固体撮像装置の駆動方法を提供することにある。
効果型固体撮像装置の駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明による接合電界効
果型固体撮像装置は、Ｎ+ 型半導体基板の表面に設けた
厚さ数μｍのＰ型半導体層と、この半導体層を貫通して
前記Ｎ+ 型半導体基板に届くように水平方向に設けた複
数個の０．５〜１μｍの幅Ｎ+ 領域と、このＮ+ 領域に
よって分離されたＰ型半導体層の上に設けたＮ型層と、
このＮ型層上の任意の数の等間隔の点を中心として設け
られたＮ+ 層（ソース）と、このＮ+ 層を囲みかつ一定
間隔を有するＮ+ 層（ドレイン）と、前記一定間隔の部
分に設けたＰ型層と、このＰ型層上に設けたドレインと
接続したＮ+ 層により、このＮ+層の表面から前記Ｐ型
層の下端までソースに接触して設けられた絶縁膜により
電界効果型トランジスタを形成し、前記Ｎ+ 型半導体基
板に設けられた複数個の０．５〜１μｍ幅のＮ+ 領域と
ドレインが接続され、かつ垂直方向に配置された電界効
果トランジスタのソースが垂直信号線によって結合さ
れ、さらに各垂直信号線がスイッチを介して抵抗と結ば
れている。
果型固体撮像装置は、Ｎ+ 型半導体基板の表面に設けた
厚さ数μｍのＰ型半導体層と、この半導体層を貫通して
前記Ｎ+ 型半導体基板に届くように水平方向に設けた複
数個の０．５〜１μｍの幅Ｎ+ 領域と、このＮ+ 領域に
よって分離されたＰ型半導体層の上に設けたＮ型層と、
このＮ型層上の任意の数の等間隔の点を中心として設け
られたＮ+ 層（ソース）と、このＮ+ 層を囲みかつ一定
間隔を有するＮ+ 層（ドレイン）と、前記一定間隔の部
分に設けたＰ型層と、このＰ型層上に設けたドレインと
接続したＮ+ 層により、このＮ+層の表面から前記Ｐ型
層の下端までソースに接触して設けられた絶縁膜により
電界効果型トランジスタを形成し、前記Ｎ+ 型半導体基
板に設けられた複数個の０．５〜１μｍ幅のＮ+ 領域と
ドレインが接続され、かつ垂直方向に配置された電界効
果トランジスタのソースが垂直信号線によって結合さ
れ、さらに各垂直信号線がスイッチを介して抵抗と結ば
れている。
【０００９】また本発明による接合電界効果型固体撮像
装置の一つの駆動方法は、前記構造の固体撮像装置にお
いて、任意の複数個の点を中心として設けたＮ+ 層（ソ
ース）に０電圧を与え、かつこのＮ+ 層を囲みかつ一定
間隔を有するＮ+ 層（ドレイン）にプラス（例えば約５
ボルト）の電位を与え、かつＮ+ 型半導体基板の表面に
設けた水平方向に長い一つのＰ型半導体層に負の大きな
電圧（例えば約−５ボルト）を与えて、この領域に一定
間隔の部分に設けたＰ型層から正孔を完全に抜き取って
完全空乏化させると共に、Ｐ型半導体層上に設けたＮ型
層から前記ソースあるいはドレインに電子を完全に抜き
取って空乏化させ、次いでＰ型半導体層に前記大きな負
の電圧よりも小さな負の電圧（例えば約−４ボルト）を
与え、次の一定期間、前記の一定間隔の部分に設けたＰ
型層に、入射光によって該Ｐ型層および前記Ｐ型半導体
層上に設けたＮ型層で発生した正孔を蓄積し、次の読み
出し期間においては前記Ｐ型半導体層に印加されている
電圧を負の小さな電圧（約−２．５ボルト）として、前
記Ｐ型半導体層上に設けたＮ型層中の最大電位を０ボル
トあるいはそれより少し高くして、ソース−ドレイン間
の前記一定間隔の部分に蓄積された正孔の数に比例した
チャネル電位をソースから読み出す。
装置の一つの駆動方法は、前記構造の固体撮像装置にお
いて、任意の複数個の点を中心として設けたＮ+ 層（ソ
ース）に０電圧を与え、かつこのＮ+ 層を囲みかつ一定
間隔を有するＮ+ 層（ドレイン）にプラス（例えば約５
ボルト）の電位を与え、かつＮ+ 型半導体基板の表面に
設けた水平方向に長い一つのＰ型半導体層に負の大きな
電圧（例えば約−５ボルト）を与えて、この領域に一定
間隔の部分に設けたＰ型層から正孔を完全に抜き取って
完全空乏化させると共に、Ｐ型半導体層上に設けたＮ型
層から前記ソースあるいはドレインに電子を完全に抜き
取って空乏化させ、次いでＰ型半導体層に前記大きな負
の電圧よりも小さな負の電圧（例えば約−４ボルト）を
与え、次の一定期間、前記の一定間隔の部分に設けたＰ
型層に、入射光によって該Ｐ型層および前記Ｐ型半導体
層上に設けたＮ型層で発生した正孔を蓄積し、次の読み
出し期間においては前記Ｐ型半導体層に印加されている
電圧を負の小さな電圧（約−２．５ボルト）として、前
記Ｐ型半導体層上に設けたＮ型層中の最大電位を０ボル
トあるいはそれより少し高くして、ソース−ドレイン間
の前記一定間隔の部分に蓄積された正孔の数に比例した
チャネル電位をソースから読み出す。
【００１０】また本発明による接合電界効果型固体撮像
装置の他の駆動方法は、前記構造の固体撮像装置におい
て、等間隔の複数個の点を中心として設けたＮ+ 層（ソ
ース）にゼロ電位を与え、かつこのＮ+ 層を囲みかつ一
定間隔を有するＮ+ 層（ドレイン）に例えば約５ボルト
の電位を与え、かつＮ型半導体基板の表面に設けかつ水
平方向に伸びた少なくとも一つのＰ型半導体層に負の大
きな電圧（例えば約−５ボルト）を与えて、この領域に
一定間隔の部分に設けたＰ型層から正孔を完全に抜き取
って、完全に空乏化させると同時にＰ型半導体層上に設
けたＮ型層からソースあるいはドレインに電子を完全に
抜き取って空乏化させ、次いでＰ型半導体層に前記の負
の大きな電圧より絶対値のやや小さい（例えば約−４ボ
ルト）電圧を与え、次に水平方向に伸びたＰ型半導体層
のうち前記の半導体層とは異なった少なくとも一つのＰ
型半導体層に負の大きな電圧（例えば約−５ボルト）を
与えて前記と同様に一定間隔の部分に設けたＰ型層から
正孔を、Ｐ型半導体層上に設けたＮ型層から電子を抜き
取って空乏化させ、次にこのＰ型層に前記の負の大きな
電圧より絶対値のやや小さい（例えば約−４ボルト）電
圧を与え、更に水平方向に伸びたＰ型半導体層のうちこ
れまでのＰ型半導体層とは異なった少なくとも一つのＰ
型半導体層に負の大きな電圧（例えば約−５ボルト）を
与えて、前記および前々記と同様に正孔と電子を抜き取
る操作を行った後、このＰ型半導体層に前記の負の大き
な電圧よりも絶対値のやや小さい電圧を与え、次いでこ
のような操作を未だ行っていない任意のＰ型半導体層に
ついても順次このような操作を行い、このような操作が
終了したＰ型半導体層上の接合電界効果型トランジスタ
のソース・ドレイン間に形成されたＰ型層から順次、こ
のＰ型層およびＰ型半導体層上に形成されたＮ型層で発
生した正孔を蓄積し、次にこの正孔の蓄積が開始された
順にＰ型半導体層に印加されている電圧を負の小さい電
圧（例えば約−２．５ボルト）として、前記Ｐ型半導体
層上に設けたＮ型層の電位を０ボルトあるいはそれより
も少し高くして、接合電界効果型トランジスタのソー
ス、ドレイン間に設けられたＰ型層に蓄積された正孔の
数に比例したチャネル電位を、前記水平方向に伸びたＰ
型半導体層上に形成されている少なくとも一つ以上の接
合電界効果型トランジスタのソースから、垂直信号線を
介して抵抗から読み出す。
装置の他の駆動方法は、前記構造の固体撮像装置におい
て、等間隔の複数個の点を中心として設けたＮ+ 層（ソ
ース）にゼロ電位を与え、かつこのＮ+ 層を囲みかつ一
定間隔を有するＮ+ 層（ドレイン）に例えば約５ボルト
の電位を与え、かつＮ型半導体基板の表面に設けかつ水
平方向に伸びた少なくとも一つのＰ型半導体層に負の大
きな電圧（例えば約−５ボルト）を与えて、この領域に
一定間隔の部分に設けたＰ型層から正孔を完全に抜き取
って、完全に空乏化させると同時にＰ型半導体層上に設
けたＮ型層からソースあるいはドレインに電子を完全に
抜き取って空乏化させ、次いでＰ型半導体層に前記の負
の大きな電圧より絶対値のやや小さい（例えば約−４ボ
ルト）電圧を与え、次に水平方向に伸びたＰ型半導体層
のうち前記の半導体層とは異なった少なくとも一つのＰ
型半導体層に負の大きな電圧（例えば約−５ボルト）を
与えて前記と同様に一定間隔の部分に設けたＰ型層から
正孔を、Ｐ型半導体層上に設けたＮ型層から電子を抜き
取って空乏化させ、次にこのＰ型層に前記の負の大きな
電圧より絶対値のやや小さい（例えば約−４ボルト）電
圧を与え、更に水平方向に伸びたＰ型半導体層のうちこ
れまでのＰ型半導体層とは異なった少なくとも一つのＰ
型半導体層に負の大きな電圧（例えば約−５ボルト）を
与えて、前記および前々記と同様に正孔と電子を抜き取
る操作を行った後、このＰ型半導体層に前記の負の大き
な電圧よりも絶対値のやや小さい電圧を与え、次いでこ
のような操作を未だ行っていない任意のＰ型半導体層に
ついても順次このような操作を行い、このような操作が
終了したＰ型半導体層上の接合電界効果型トランジスタ
のソース・ドレイン間に形成されたＰ型層から順次、こ
のＰ型層およびＰ型半導体層上に形成されたＮ型層で発
生した正孔を蓄積し、次にこの正孔の蓄積が開始された
順にＰ型半導体層に印加されている電圧を負の小さい電
圧（例えば約−２．５ボルト）として、前記Ｐ型半導体
層上に設けたＮ型層の電位を０ボルトあるいはそれより
も少し高くして、接合電界効果型トランジスタのソー
ス、ドレイン間に設けられたＰ型層に蓄積された正孔の
数に比例したチャネル電位を、前記水平方向に伸びたＰ
型半導体層上に形成されている少なくとも一つ以上の接
合電界効果型トランジスタのソースから、垂直信号線を
介して抵抗から読み出す。
【００１１】なお以上において、基板と各半導体層の導
電型を逆にしてもよく、その場合は印加電圧も逆極性と
なる。
電型を逆にしてもよく、その場合は印加電圧も逆極性と
なる。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本実施例におけるセンサの構造を示す
上面図、図２，図３はそれぞれ図１のＡ−Ａ′線断面
図、Ｂ−Ｂ′線断面図である。図４は、このセンサから
映像信号を読み出すための回路を示している。
説明する。図１は本実施例におけるセンサの構造を示す
上面図、図２，図３はそれぞれ図１のＡ−Ａ′線断面
図、Ｂ−Ｂ′線断面図である。図４は、このセンサから
映像信号を読み出すための回路を示している。
【００１３】まずセンサアレイの画素について説明す
る。
る。
【００１４】Ｎ+ 半導体基板２０１の表面には厚さ数ミ
クロンのＰ型半導体層２０２が設けられている。この領
域は接合電界効果型トランジスタ（Ｊｕｎｃｔｉｏｎ
Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，以
後ＪＦＥＴと呼ぶ）のゲートの役割をする。以後、この
Ｐ型半導体層２０２を裏面ゲートと呼ぶ。この裏面ゲー
トには、これを垂直方向に分離するために、Ｎ+ 領域２
０３が設けられている。このＮ+ 領域２０３は、裏面ゲ
ートを貫通してＮ+ 型半導体基板２０１に達している。
この結果、裏面ゲートは六角形が水平方向（ＡＡ′方
向）に長くつながったものが複数個垂直方向（ＢＢ′方
向）に並んだ形となる。隣接する長いゲートの間は、Ｎ
+ 領域２０３で分離されている。裏面ゲート２０２の上
にはＮ型層２１２が形成されていて、その一部がＪＦＥ
Ｔのチャネル２０４となる。またＪＦＥＴのソースとな
るＮ+ 層２０５がＮ型層２０４の中央を貫通して設けら
れており、このＮ+ 層２０５から所定間隔を置いて、こ
れを囲むようにＪＦＥＴのドレインとなるＮ+ 層２０６
が設けられている。なお、これらのソース２０５および
ドレイン２０６はＡＡ′方向に長い裏面ゲート２０２の
上に等間隔に設けられており、ドレイン２０６は隣り合
うＪＦＥＴ間で共通となっている。またＪＦＥＴのドレ
イン２０６は、裏面ゲート２０２を垂直方向に分離する
Ｎ+ 領域２０３と結合している。
クロンのＰ型半導体層２０２が設けられている。この領
域は接合電界効果型トランジスタ（Ｊｕｎｃｔｉｏｎ
Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，以
後ＪＦＥＴと呼ぶ）のゲートの役割をする。以後、この
Ｐ型半導体層２０２を裏面ゲートと呼ぶ。この裏面ゲー
トには、これを垂直方向に分離するために、Ｎ+ 領域２
０３が設けられている。このＮ+ 領域２０３は、裏面ゲ
ートを貫通してＮ+ 型半導体基板２０１に達している。
この結果、裏面ゲートは六角形が水平方向（ＡＡ′方
向）に長くつながったものが複数個垂直方向（ＢＢ′方
向）に並んだ形となる。隣接する長いゲートの間は、Ｎ
+ 領域２０３で分離されている。裏面ゲート２０２の上
にはＮ型層２１２が形成されていて、その一部がＪＦＥ
Ｔのチャネル２０４となる。またＪＦＥＴのソースとな
るＮ+ 層２０５がＮ型層２０４の中央を貫通して設けら
れており、このＮ+ 層２０５から所定間隔を置いて、こ
れを囲むようにＪＦＥＴのドレインとなるＮ+ 層２０６
が設けられている。なお、これらのソース２０５および
ドレイン２０６はＡＡ′方向に長い裏面ゲート２０２の
上に等間隔に設けられており、ドレイン２０６は隣り合
うＪＦＥＴ間で共通となっている。またＪＦＥＴのドレ
イン２０６は、裏面ゲート２０２を垂直方向に分離する
Ｎ+ 領域２０３と結合している。
【００１５】またソース２０５とドレイン２０６の間の
チャネル２０４上には、Ｐ領域２０７が形成されてい
る。この領域はＪＦＥＴのゲートとして働く一方、光電
変換蓄積の役目も果たす。このゲート２０７を、表面ゲ
ートと呼ぶことにする。
チャネル２０４上には、Ｐ領域２０７が形成されてい
る。この領域はＪＦＥＴのゲートとして働く一方、光電
変換蓄積の役目も果たす。このゲート２０７を、表面ゲ
ートと呼ぶことにする。
【００１６】また表面ゲート２０７の上にはＮ領域２１
０が設けられており、ドレイン２０６と結合している。
またソース２０５に隣接して、ＳｉＯ2 等の幅の狭い絶
縁体層２１１が、薄いＮ領域２１０の表面から表面ゲー
ト２０７の上端まで設けられている。この絶縁体層２１
１は、薄いＮ層２１０とドレイン２０６との接触を防止
している。
０が設けられており、ドレイン２０６と結合している。
またソース２０５に隣接して、ＳｉＯ2 等の幅の狭い絶
縁体層２１１が、薄いＮ領域２１０の表面から表面ゲー
ト２０７の上端まで設けられている。この絶縁体層２１
１は、薄いＮ層２１０とドレイン２０６との接触を防止
している。
【００１７】なお、幅の狭い絶縁体層２１１の厚さは、
表面ゲート２０７とチャネル２０４の境界まで延長して
もよい。
表面ゲート２０７とチャネル２０４の境界まで延長して
もよい。
【００１８】ここまでは、垂直方向に分離された一つの
裏面ゲート上に形成された、チャネル領域２０４、ソー
ス２０５、ドレイン２０６、薄い領域２１０、幅の狭い
絶縁体層２１１、および表面ゲート２０７の位置関係に
ついて説明してきたが、今まで説明してきた裏面ゲート
の上下にも複数の裏面ゲートがあり、それらの上にもチ
ャネル領域２０４、ソース２０５、ドレイン２０６、薄
いＮ領域２１０、幅の狭い絶縁膜２１１、および表面ゲ
ート２０７が形成されている。この構造においてドレイ
ン領域２０６は垂直方向のＪＦＥＴ間で結合されてい
る。またＮ領域２１０および幅の狭い絶縁体膜２１１の
上面には、ＳｉＯ2 膜２０８が形成されている。またド
レイン２０６に形成されたＳｉＯ2 膜上には垂直信号線
２０９が形成されており、ソース２０５上に形成された
コンタクトホールを介してソース２０５に接続されてい
る。この例においてはＪＦＥＴは六角形状をしており、
その配列は最稠密六方構造をしているが、これは一例で
あり、本発明はこの構成に限定されないことはいうまで
もない。
裏面ゲート上に形成された、チャネル領域２０４、ソー
ス２０５、ドレイン２０６、薄い領域２１０、幅の狭い
絶縁体層２１１、および表面ゲート２０７の位置関係に
ついて説明してきたが、今まで説明してきた裏面ゲート
の上下にも複数の裏面ゲートがあり、それらの上にもチ
ャネル領域２０４、ソース２０５、ドレイン２０６、薄
いＮ領域２１０、幅の狭い絶縁膜２１１、および表面ゲ
ート２０７が形成されている。この構造においてドレイ
ン領域２０６は垂直方向のＪＦＥＴ間で結合されてい
る。またＮ領域２１０および幅の狭い絶縁体膜２１１の
上面には、ＳｉＯ2 膜２０８が形成されている。またド
レイン２０６に形成されたＳｉＯ2 膜上には垂直信号線
２０９が形成されており、ソース２０５上に形成された
コンタクトホールを介してソース２０５に接続されてい
る。この例においてはＪＦＥＴは六角形状をしており、
その配列は最稠密六方構造をしているが、これは一例で
あり、本発明はこの構成に限定されないことはいうまで
もない。
【００１９】また前記の各垂直信号線２０９は、それぞ
れスイッチ３０１を介して共通の抵抗３０２につながっ
ている（図４参照）。またこの抵抗は、接地されてソー
スと同電位になっている。
れスイッチ３０１を介して共通の抵抗３０２につながっ
ている（図４参照）。またこの抵抗は、接地されてソー
スと同電位になっている。
【００２０】次にこの電界効果型固体撮像装置の動作を
説明する。まず単一のセルの動作を説明し、次いでセル
の集合体としての固体撮像装置としての動作を説明す
る。
説明する。まず単一のセルの動作を説明し、次いでセル
の集合体としての固体撮像装置としての動作を説明す
る。
【００２１】まず単一のセルの動作を説明する。
【００２２】今、たとえばソースに接地電位の０ボル
ト、ドレインに＋５ボルトを与える。次いで裏面ゲート
２０２に絶対値の大きな負電圧（−５ボルト程度）を与
える。このとき表面ゲート２０７に存在するすべての正
孔は、チャネル部分２０４を通って裏面ゲート２０２に
吸収される。またこのときチャネル２０４中に存在する
全ての電子は、ソース２０５あるいはドレイン２０６に
吸収される。またこのとき表面ゲート２０７およびチャ
ネル部分２０４の電位はマイナスになるので、ソース２
０５，ドレイン２０６間で電流は流れない。次に裏面ゲ
ート２０２の電位を少し高くする（−４ボルト程度）。
この電位は、表面ゲートが正孔の蓄積によって中性にな
っても、ソース，ドレイン間を電流が流れないような電
位である。この電位を、中間電位と呼ぶ。
ト、ドレインに＋５ボルトを与える。次いで裏面ゲート
２０２に絶対値の大きな負電圧（−５ボルト程度）を与
える。このとき表面ゲート２０７に存在するすべての正
孔は、チャネル部分２０４を通って裏面ゲート２０２に
吸収される。またこのときチャネル２０４中に存在する
全ての電子は、ソース２０５あるいはドレイン２０６に
吸収される。またこのとき表面ゲート２０７およびチャ
ネル部分２０４の電位はマイナスになるので、ソース２
０５，ドレイン２０６間で電流は流れない。次に裏面ゲ
ート２０２の電位を少し高くする（−４ボルト程度）。
この電位は、表面ゲートが正孔の蓄積によって中性にな
っても、ソース，ドレイン間を電流が流れないような電
位である。この電位を、中間電位と呼ぶ。
【００２３】次に、この装置の表面から光をあてると、
薄いＮ領域２１０の表面ゲートに近い部分、表面ゲート
２０７の全体およびチャネルの表面ゲート２０７に近い
部分で発生した電子正孔対のうち、正孔はすべて表面ゲ
ート２０７に蓄積され、電子はすべてソース２０５また
はドレイン２０６に吸収される。このような光の照射に
よる表面ゲート２０７への電荷の蓄積を終了した後、裏
面ゲートに印加されている電圧を負の小さな電圧（−
２．５ボルト程度）にする。このとき、表面ゲート２０
７の下部に存在するチャネル部分の最大電位（以下、チ
ャネル電位と呼ぶ）は、表面ゲートに蓄積されている電
荷（正孔）の量に大体比例して変化する。チャネル電位
は、蓄積されている電荷量が多くなる程正電位になる。
従って図の垂直信号線２０９と抵抗３０２の間、すなわ
ち３０４からこの電位が取り出され映像信号出力とな
る。
薄いＮ領域２１０の表面ゲートに近い部分、表面ゲート
２０７の全体およびチャネルの表面ゲート２０７に近い
部分で発生した電子正孔対のうち、正孔はすべて表面ゲ
ート２０７に蓄積され、電子はすべてソース２０５また
はドレイン２０６に吸収される。このような光の照射に
よる表面ゲート２０７への電荷の蓄積を終了した後、裏
面ゲートに印加されている電圧を負の小さな電圧（−
２．５ボルト程度）にする。このとき、表面ゲート２０
７の下部に存在するチャネル部分の最大電位（以下、チ
ャネル電位と呼ぶ）は、表面ゲートに蓄積されている電
荷（正孔）の量に大体比例して変化する。チャネル電位
は、蓄積されている電荷量が多くなる程正電位になる。
従って図の垂直信号線２０９と抵抗３０２の間、すなわ
ち３０４からこの電位が取り出され映像信号出力とな
る。
【００２４】次に、セルの集合体である固体撮像装置の
動作を説明する。先に画素の構造についての説明の中
で、本発明による接合電界効果型固体撮像装置において
は、水平方向に（図１のＡＡ′方向）に長い裏面ゲート
が垂直方向（図１のＢＢ′方向）に複数個配列している
ことを述べた。まずこれらの裏面ゲートのうち最上段
（第１段）のものに大きな負電位（−５ボルト程度）を
印加する。（なおこの場合、接合電界効果型固体撮像装
置のすべてのソースは基準電位として０ボルトに設定さ
れ、ドレインは＋５ボルトに設定されているとする。）
このとき最上段の裏面ゲート２０２上に存在する全ての
ＪＦＥＴの表面ゲート２０７から裏面ゲート２０２へ、
表面ゲート中に存在する正孔が流出する。それと同時
に、この表面ゲート２０２上に存在する全てのＪＦＥＴ
のチャネル領域２０４に存在する電子は、すべてソース
２０５あるいはドレイン２０６に流出する。
動作を説明する。先に画素の構造についての説明の中
で、本発明による接合電界効果型固体撮像装置において
は、水平方向に（図１のＡＡ′方向）に長い裏面ゲート
が垂直方向（図１のＢＢ′方向）に複数個配列している
ことを述べた。まずこれらの裏面ゲートのうち最上段
（第１段）のものに大きな負電位（−５ボルト程度）を
印加する。（なおこの場合、接合電界効果型固体撮像装
置のすべてのソースは基準電位として０ボルトに設定さ
れ、ドレインは＋５ボルトに設定されているとする。）
このとき最上段の裏面ゲート２０２上に存在する全ての
ＪＦＥＴの表面ゲート２０７から裏面ゲート２０２へ、
表面ゲート中に存在する正孔が流出する。それと同時
に、この表面ゲート２０２上に存在する全てのＪＦＥＴ
のチャネル領域２０４に存在する電子は、すべてソース
２０５あるいはドレイン２０６に流出する。
【００２５】次に裏面ゲートの電位を、中間電位（−４
ボルト程度）にする。このとき、この最上段の裏面ゲー
ト上にあるすべてのＪＦＥＴの表面ゲート領域は光電変
換によって発生した正孔を蓄積する。正孔蓄積のメカニ
ズムは、単一セルの場合と同様である。次に第２段目の
裏面ゲートに負の大きな電圧（−５ボルト程度）を印加
したのち、中間電位（−４ボルト程度）を与え第１段と
同じように光電変換蓄積を行う。以下、最下段まで次々
と裏面ゲートに最初に大きな負電圧（−５ボルト程度）
を与え、次に中間電位（−４ボルト程度）を与えて光電
変換蓄積を開始する。
ボルト程度）にする。このとき、この最上段の裏面ゲー
ト上にあるすべてのＪＦＥＴの表面ゲート領域は光電変
換によって発生した正孔を蓄積する。正孔蓄積のメカニ
ズムは、単一セルの場合と同様である。次に第２段目の
裏面ゲートに負の大きな電圧（−５ボルト程度）を印加
したのち、中間電位（−４ボルト程度）を与え第１段と
同じように光電変換蓄積を行う。以下、最下段まで次々
と裏面ゲートに最初に大きな負電圧（−５ボルト程度）
を与え、次に中間電位（−４ボルト程度）を与えて光電
変換蓄積を開始する。
【００２６】垂直ブランキング期間の後、最上段裏面ゲ
ート上に存在するＪＦＥＴから信号の読み出しを行う。
その手段は裏面ゲート２０２を、負の小さな電圧（−
２．５ボルト程度）にすることである。
ート上に存在するＪＦＥＴから信号の読み出しを行う。
その手段は裏面ゲート２０２を、負の小さな電圧（−
２．５ボルト程度）にすることである。
【００２７】このとき、最上段の裏面ゲート上に存在す
るすべてのＪＦＥＴのチャネル電位は、表面ゲートに蓄
積された正孔に比例した電位になる。この電位は単一セ
ルの動作の中で説明した電位と同じである。これらの電
位はそれぞれの垂直信号読み出し線２０９を通って外部
回路に出て映像信号となる。このとき、垂直信号線２０
９と抵抗３０２の間を順次スイッチ３０１によって切換
えれば、１水平ライン分の映像信号が得られる。なおこ
の読み出しの期間には最上段以外の裏面ゲート上にある
ＪＦＥＴからは全く信号が読み出されない。その理由
は、これらの裏面ゲート２０２の電位は中間電位（−４
ボルト程度）に設定されているので、チャネルの全ての
領域の電位が負となり、ソース２０５からもドレイン２
０６からもチャネルに電子が流入することは不可能であ
るからである。すなわち、抵抗３０２の上端から得られ
る映像信号のレベルは、中間電位にあるセルのチャネル
電位の影響を全く受けない。この読み出しに許される時
間は、大体一水平走査時間から垂直ブランキング時間を
引いた時間である。読み出しが終了したら再び裏面ゲー
ト２０２に大きな負電位（−５ボルト程度）を与えて、
表面ゲート２０７およびチャネル領域を空乏化し、次に
中間電位（−４ボルト程度）を表面ゲート２０７に与え
て、光電変換によって発生した正孔の蓄積を開始する。
これと全く同じ操作を、最下段の裏面ゲート上にあるＪ
ＦＥＴまで行うことによって、一画面分の映像信号を得
ることができる。
るすべてのＪＦＥＴのチャネル電位は、表面ゲートに蓄
積された正孔に比例した電位になる。この電位は単一セ
ルの動作の中で説明した電位と同じである。これらの電
位はそれぞれの垂直信号読み出し線２０９を通って外部
回路に出て映像信号となる。このとき、垂直信号線２０
９と抵抗３０２の間を順次スイッチ３０１によって切換
えれば、１水平ライン分の映像信号が得られる。なおこ
の読み出しの期間には最上段以外の裏面ゲート上にある
ＪＦＥＴからは全く信号が読み出されない。その理由
は、これらの裏面ゲート２０２の電位は中間電位（−４
ボルト程度）に設定されているので、チャネルの全ての
領域の電位が負となり、ソース２０５からもドレイン２
０６からもチャネルに電子が流入することは不可能であ
るからである。すなわち、抵抗３０２の上端から得られ
る映像信号のレベルは、中間電位にあるセルのチャネル
電位の影響を全く受けない。この読み出しに許される時
間は、大体一水平走査時間から垂直ブランキング時間を
引いた時間である。読み出しが終了したら再び裏面ゲー
ト２０２に大きな負電位（−５ボルト程度）を与えて、
表面ゲート２０７およびチャネル領域を空乏化し、次に
中間電位（−４ボルト程度）を表面ゲート２０７に与え
て、光電変換によって発生した正孔の蓄積を開始する。
これと全く同じ操作を、最下段の裏面ゲート上にあるＪ
ＦＥＴまで行うことによって、一画面分の映像信号を得
ることができる。
【００２８】以上述べてきた操作を繰り返し最上段から
行うことによって、一画面分の映像信号を繰り返し得る
ことができる。ここでは通常のテレビジョン信号を得る
場合について説明してきたが、駆動方法はこれに限定さ
れない。例えば光電変換蓄積を行うために複数個の裏面
ゲートにまず大きな負電位を与え、次いで中間電位を与
えることによって、これら裏面ゲート上に存在するＪＦ
ＥＴに光電変換蓄積を開始させ、またこれらの裏面ゲー
トの電位を同時に高くすることによって複数個の裏面ゲ
ート上にあるＪＦＥＴから同時に信号読み出しを行うこ
とができる。また全ての裏面ゲート上にあるＪＦＥＴを
使うのではなく、限定された裏面ゲート上にあるＪＦＥ
Ｔのみを使用し、水平方向にも垂直信号線から出てくる
全ての信号を使うのではなく、限定された垂直信号線の
みを使うことによってズーミングを行うことも可能であ
る。
行うことによって、一画面分の映像信号を繰り返し得る
ことができる。ここでは通常のテレビジョン信号を得る
場合について説明してきたが、駆動方法はこれに限定さ
れない。例えば光電変換蓄積を行うために複数個の裏面
ゲートにまず大きな負電位を与え、次いで中間電位を与
えることによって、これら裏面ゲート上に存在するＪＦ
ＥＴに光電変換蓄積を開始させ、またこれらの裏面ゲー
トの電位を同時に高くすることによって複数個の裏面ゲ
ート上にあるＪＦＥＴから同時に信号読み出しを行うこ
とができる。また全ての裏面ゲート上にあるＪＦＥＴを
使うのではなく、限定された裏面ゲート上にあるＪＦＥ
Ｔのみを使用し、水平方向にも垂直信号線から出てくる
全ての信号を使うのではなく、限定された垂直信号線の
みを使うことによってズーミングを行うことも可能であ
る。
【００２９】
【発明の効果】以上説明したように、本発明によればｎ
チャネルＪＦＥＴのチャネル電位をその下部に設けた裏
面ゲートと、光電変換によって生じた正孔を蓄える表面
ゲートによって変化させ、そのチャネル電位を垂直信号
線と基準電位の間に設けた抵抗より検出する接合電界効
果型固体撮像装置を実現できる。
チャネルＪＦＥＴのチャネル電位をその下部に設けた裏
面ゲートと、光電変換によって生じた正孔を蓄える表面
ゲートによって変化させ、そのチャネル電位を垂直信号
線と基準電位の間に設けた抵抗より検出する接合電界効
果型固体撮像装置を実現できる。
【００３０】また本発明によれば、最上段から最下段へ
かけて、まず裏面ゲートの電位を小さな負電位にしてチ
ャネル電位信号として読み出し、次に裏面ゲートに大き
な負電位を与えて表面ゲートおよびチャネル部を空乏化
し、次いで中間電位を与えて表面ゲートに光によって発
生した正孔を蓄積するという操作を繰り返すことによっ
て、接合電界効果型固体撮像装置の駆動方法を実現でき
る。
かけて、まず裏面ゲートの電位を小さな負電位にしてチ
ャネル電位信号として読み出し、次に裏面ゲートに大き
な負電位を与えて表面ゲートおよびチャネル部を空乏化
し、次いで中間電位を与えて表面ゲートに光によって発
生した正孔を蓄積するという操作を繰り返すことによっ
て、接合電界効果型固体撮像装置の駆動方法を実現でき
る。
【図１】本発明による接合電界効果型固体撮像装置の平
面図である。
面図である。
【図２】図１のＡ−Ａ′線断面図である。
【図３】図１のＢ−Ｂ′線断面図である。
【図４】接合電界効果型固体撮像装置の回路図である。
【図５】従来例を説明するための図である。
２０１ Ｎ型基板 ２０２ Ｐ型裏面ゲート ２０３ Ｎ層（裏面ゲート分離領域） ２０４ チャネル ２０５ ソース ２０６ ドレイン ２０７ 表面ゲート ２０８ ＳｉＯ2 絶縁膜 ２０９ 垂直信号線 ２１０ 薄いＮ領域 ２１１ 幅の狭い絶縁膜 ２１２ Ｎ型層 ３０１ スイッチ ３０２ 抵抗 ３０４ 映像出力端
Claims (3)
- 【請求項１】第１導電型高濃度半導体基板の表面に設け
た第２導電型半導体層と、この半導体層を貫通して前記
半導体基板に届くように水平方向に設けた複数個の第１
導電型高濃度領域と、この領域によって分離された第２
導電型半導体層の上に設けた第１導電型層と、この第１
導電型層上の任意の数の等間隔の点を中心として設けら
れた第１導電型高濃度層（ソース）と、ソースを囲む第
１導電型高濃度層（ドレイン）と、ソース，ドレインの
間に設けた第２導電型層と、この第２導電型層上に設け
た、ドレインと接合した第１導電型高濃度層と、この高
濃度層中にソースに隣接して設けた絶縁膜とにより電界
効果型トランジスタを形成し、前記半導体基板に設けら
れた前記複数個の第１導電型高濃度領域とドレインが接
続され、かつ垂直方向に配置された電界効果トランジス
タのソースが垂直信号線によって接合され、かつ各垂直
信号線がスイッチを介して抵抗と結ばれていることを特
徴とする接合電界効果型固体撮像装置。 - 【請求項２】請求項１記載の固体撮像装置の駆動方法で
あって、ソース，ドレインがＮ型の場合、ドレインをソ
ースより少し高い電圧にし、Ｐ型の場合、ドレインをソ
ースより少し低い電圧にし、かつ半導体基板の表面に設
けた水平方向に長い一つの第２導電型半導体層にそれが
Ｐ型の場合は負、Ｎ型の場合は正の大きな電圧を与え、
この領域に一定間隔の部分に設けた第２導電型層からキ
ャリアを抜き取って空乏化させると共に、第２導電型半
導体層上に設けた第１導電型層から前記ソースあるいは
ドレインにキャリアを抜き取って空乏化させ、次いで第
２導電型半導体層に前記大きな電圧よりも絶対値が小さ
く同極性の電圧を与えて次の一定期間、前記の一定間隔
の部分に設けた第２導電型層に、入射光によってこの第
２導電型層および前記第２導電型半導体層上に設けた第
１導電型層で発生したキャリアを蓄積し、次の読み出し
期間においては前記第２導電型半導体層に印加されてい
る電圧を前記小さな電圧と同極性でより小さな電圧とし
て、前記第２導電型半導体層上に設けた第１導電型層中
の最大電位を、この層がＮ型の場合は０ボルトあるいは
それより少し高く、Ｐ型の場合は０ボルトあるいはそれ
より少し低くして、ソース−ドレイン間の前記一定間隔
の部分に蓄積されたキャリアの数に比例したチャネル電
位をソースより読み出すことを特徴とする接合電界効果
型固体撮像装置の駆動方法。 - 【請求項３】請求項１記載の固体撮像装置の駆動方法で
あって、ソース，ドレインがＮ型の場合、ドレインをソ
ースより少し高い電圧にし、Ｐ型の場合ドレインをソー
スより少し低い電圧にし、かつ半導体基板の表面に設け
た、かつ水平方向に伸びた少なくとも一つの第２導電型
半導体層に、それがＰ型の場合は負、Ｎ型の場合は正の
大きな電圧を与え、この領域に一定間隔の部分に設けた
第２導電型層からキャリアを抜き取って、空乏化させる
と共に、第２導電型半導体層上に設けた第１導電型層か
らソースあるいはドレインにキャリアを抜き取って空乏
化させ、次いで第２導電型半導体層に前記の大きな電圧
と同極性で絶対値のやや小さい電圧を与え、次に水平方
向に伸びた第２導電型半導体層のうち、前記の半導体層
とは異なった少なくとも一つの半導体層に前記の大きな
電圧を与えて、一定間隔の部分に設けた第２導電型層か
らキャリアを、第２導電型半導体層上に設けた第１導電
型層からもキャリアを抜き取って空乏化させ、次にこの
第２導電型層に前記の大きな電圧と同極性で絶対値のや
や小さい電圧を与え、更に水平方向に伸びた第２導電半
導体層のうち、これまでの第２導電型半導体層とは異な
った少なくとも一つの第２導電型半導体層に前記の大き
な電圧を与えて、正孔と電子を抜き取る操作を行った
後、この第２導電型半導体層に前記の大きな電圧と同極
性で絶対値のやや小さい電圧を与え、次いでこのような
操作を未だ行っていない任意の第２導電型半導体層につ
いても順次このような操作を行い、このような操作を終
了した第２導電型半導体層上の接合電界効果型トランジ
スタのソース，ドレイン間に形成された第２導電型層か
ら順次、この第２導電型層および第２導電型半導体層上
に形成された第１導電型層で発生したキャリアを蓄積
し、次にこのキャリアの蓄積が開始された順に第２導電
半導体層に印加されている電圧を前記やや小さい電圧と
同極性の小さい電圧として、前記第２導電型半導体層上
に設けた第１導電型層の電位を、この層がＮ型の場合
は、０ボルトあるいはそれよりも少し高く、Ｐ型の場合
は、０ボルトあるいはそれより少し低くして、接合電界
効果型トランジスタのソース，ドレイン間に設けられた
第２導電型層に蓄積されたキャリアの数に比例したチャ
ネル電位を、前記水平方向に伸びた第２導電型半導体層
上に形成されている少なくとも一つ以上の接合電界効果
型トランジスタのソースから、垂直信号線を介して抵抗
から読み出すことを特徴とする接合電界効果型固体撮像
装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050256A JPH0773345B2 (ja) | 1993-03-11 | 1993-03-11 | 接合電界効果型固体撮像装置とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050256A JPH0773345B2 (ja) | 1993-03-11 | 1993-03-11 | 接合電界効果型固体撮像装置とその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268921A JPH06268921A (ja) | 1994-09-22 |
| JPH0773345B2 true JPH0773345B2 (ja) | 1995-08-02 |
Family
ID=12853903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5050256A Expired - Lifetime JPH0773345B2 (ja) | 1993-03-11 | 1993-03-11 | 接合電界効果型固体撮像装置とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773345B2 (ja) |
-
1993
- 1993-03-11 JP JP5050256A patent/JPH0773345B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268921A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697769B2 (ja) | 光電変換素子及び光電変換装置 | |
| JP3412390B2 (ja) | 光電変換装置 | |
| US6878918B2 (en) | APS pixel with reset noise suppression and programmable binning capability | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| EP1172857A2 (en) | Charge transfer apparatus | |
| JPH0878653A (ja) | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| US20040245433A1 (en) | Solid-state imaging device and method for driving the same | |
| KR100245245B1 (ko) | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 | |
| JPH0414546B2 (ja) | ||
| JP2504504B2 (ja) | 光電変換装置 | |
| US5280186A (en) | CCD image sensor with four phase clocking mechanism | |
| JPH0444466B2 (ja) | ||
| JPH0453149B2 (ja) | ||
| US6760073B1 (en) | Solid-state image sensor | |
| US5990503A (en) | Selectable resolution CCD sensor | |
| JPH0447515B2 (ja) | ||
| JPH02304973A (ja) | 固体撮像装置 | |
| JPH0773345B2 (ja) | 接合電界効果型固体撮像装置とその駆動方法 | |
| US6232589B1 (en) | Single polysilicon CMOS pixel with extended dynamic range | |
| JPH11238868A (ja) | 電荷転送撮像装置およびその製造方法 | |
| JP2002198505A (ja) | 固体撮像装置 | |
| JPH05328225A (ja) | 増幅型固体撮像装置 | |
| JPH0773346B2 (ja) | 接合電界効果型固体撮像装置とその駆動方法 | |
| JP2897689B2 (ja) | 固体撮像装置 |