JPH0773123B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0773123B2
JPH0773123B2 JP22759586A JP22759586A JPH0773123B2 JP H0773123 B2 JPH0773123 B2 JP H0773123B2 JP 22759586 A JP22759586 A JP 22759586A JP 22759586 A JP22759586 A JP 22759586A JP H0773123 B2 JPH0773123 B2 JP H0773123B2
Authority
JP
Japan
Prior art keywords
container
cap
metal
container body
circuit elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22759586A
Other languages
English (en)
Other versions
JPS6381954A (ja
Inventor
浩 麦谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22759586A priority Critical patent/JPH0773123B2/ja
Priority to US07/083,386 priority patent/US4868639A/en
Publication of JPS6381954A publication Critical patent/JPS6381954A/ja
Publication of JPH0773123B2 publication Critical patent/JPH0773123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【発明の詳細な説明】 〔概 要〕 半導体回路素子容器において、複数個の内蔵回路素子の
相互の電波干渉を遮断し、安定した回路構成を得る目的
で、気密封止キャップ側に複数個の間仕切りを設けた半
導体装置。
〔産業上の利用分野〕
本発明は半導体装置、特にマイクロ波領域で動作する複
数個の半導体回路素子を相互に遮蔽して収容する容器の
構造に関する。
〔従来の技術〕
マイクロ波領域で作動する複数個の高周波領域回路例え
ば高周波増幅器と発振器を内蔵し、各回路間での電波干
渉を防止すべく相互を遮蔽するようにした容器は、第4
図〜第6図に示す如く構成される。第4図はキャップ12
を持ち上げた状態の斜視図、第5図はキャップを被せた
状態の縦断面図、第6図はキャップを被せた状態の斜視
図である。11は容器詳しくはその本体部で複数個本例で
は2個の小部屋を持ち、この小部屋内に半導体回路素子
21,22を収容する。容器11の底部には端子ピン13,14,15,
16,……が取付けられ、13は高周波入力端子、14は中間
周波出力端子、15,16,……は電源、内蔵回路制御用各端
子である。容器11は金属製で、導電体であるから、端子
13,14,……と容器11との間はガラスでハーメチックシー
ルされる。キャップ12も金属製で、容器11との間は、半
導体回路素子21,22の取付け後、不活性ガスが封入され
た状態で気密封止される。
半導体回路素子21,22は、例えばセラミック製の回路基
板又はプリント基板回路に、半導体素子をパッケージに
収容せず露出した状態(チップのまゝ)で取付け、CR部
品なども取付けて増幅回路、発振回路、ミキサ回路など
を構成させたものである。キャップ12で密封封止するの
は、半導体素子が裸の状態にある等による。また高周波
発振回路は周囲に電波を放出し、増幅回路などはこれを
拾って誤動作、S/N劣化、歪発生などの問題を生じる恐
れがあるが、容器11を小部屋に区分し各小部屋に増幅回
路、発振回路を個々に収容し、キャップ12で密閉して相
互を完全隔離するのは、上記の電波漏洩による悪影響を
回避するためである。即ち容器及びキャップ12は金属製
であるからこれらで密閉されゝば充分に電波遮蔽され、
発振回路収容小部屋から電波が増幅回路収容小部屋へ漏
洩することはない。
〔発明が解決しようとする問題点〕
しかしながらこの従来の容器構造では容器が高価にな
り、また作業性がよくない。即ち容器11は厚い(例えば
10mm厚)アルミニウム、銅、または鉄などの金属板を切
削して小部屋を作るという方法をとっているが、これで
は手間がかゝり、加工費及び材料費が大になる。小部屋
は、図面では直方体の単純な形状のものを示したが、回
路整合を確保するため比較的複雑な形状を持つ場合もあ
り、この場合は加工の手間が一層大になる。
また半導体回路素子21,22を容器に組込む際は、該素子
を容器の小部屋へ挿入し、端子ピン13,14,……との間で
ワイヤボンディングし、……といった作業になるが、小
部屋の深部という狭溢な場所での作業であるから作業能
率が上らず、ワイヤボンディング装置なども特殊な限定
された装置を使用しなければならない。
本発明はこのような点に鑑みて創作されたもので、ロー
コストで提供でき、回路素子の搭載時及び細線接続など
の組立時における諸問題を解消できる容器を提供しよう
とするものである。
〔問題点を解決するための手段〕
本発明は、マイクロ波領域で動作する半導体回路素子を
複数個相互にシールドして金属容器本体に収容し、金属
キャップで気密封止した半導体装置において、 該金属容器本体(11)を平板状として該平板状の金属容
器本体(11)に複数個の半導体回路素子(21,22)を取
付け、該複数個の半導体回路素子を個々に収容する複数
個の椀状小部屋(12a,12b)を構成する仕切り部を1枚
の金属製平板からプレス加工により形成した金属キャッ
プを前記平板状の金属容器本体(11)に被せ、 該金属キャップの椀状小部屋(12a,12b)の仕切り部の
縁部と該金属容器本体(11)とを接触させて気密封止し
てなることを特徴とするものである。
〔作用〕
これによれば、高周波領域回路を形成する半導体回路素
子を収容する容器本体とキャップからなる容器におい
て、キャップ側に間仕切りを設けるようにしてこれを絞
り加工で作るので、容器本体側に複雑な切削加工を施す
必要がなくなり、ローコスト容器を提供することができ
る。また容器本体側は平板状であるから半導体回路素子
の搭載、細線接続等の組立作業が容易になり、特殊な組
立装置を使用する必要がなくなる。こうして半導体装置
の小型、軽量化と、量産性の著しい向上が得られ、コス
ト低減が寄与することができる。
〔実施例〕
第1図〜第3図に本発明の実施例を示す。第1図はキャ
ップ12を持ち上げた状態の斜視図、第2図はキャップを
被せた状態の縦断面図、第3図はキャップを被せた状態
の斜視図である。第1図、第2図、第3図は第4図、第
5図、第6図にそれぞれ対応する。これらに比べてみれ
ば明らかなように、本発明では容器本体11は平板状と
し、これに端子ピン13,14,15,16,……を取付ける。これ
らの端子ピンと容器11との間はハーメチックシールさ
れ、電気的絶縁と気密性が保たれる。金属製のキャップ
12は平板状ではなく、角椀状に膨出した部分が複数あ
り、これらが平板状容器本体11と共に間仕切りされた複
数個の小部屋を形成する。半導体回路素子21,22は容器1
1に搭載し、端子ピン13,14,……との間でワイヤボンデ
ィングし、キャップ12を被せると第2図の状態になる。
即ち、例えば増幅及び混合回路である半導体回路素子21
は小部屋12aに、発振回路である半導体回路素子22は小
部屋12bに収容され、電波洩れによる相互干渉は導電性
小部屋によるシールドで回避される。端子ピン13は高周
波入力用、端子ピン14は中間周波出力用、端子ピン15,1
6,……は電源及び制御用である。
具体例を挙げると容器11の材質はSPCC(JIS品)、板厚
は約2mmである。端子ピン13,14,……の材質はKOVAL(Fe
/Ni/Co合金)、ガラス部(ハーメチックシール部)の材
質は硼硅酸硝子で、電気炉等で加熱焼成して端子ピン1
3,14,……と容器11の端子ピン用孔の周壁との間の間隙
に溶融固着させる。キャップ12は材質SPCC(JIS品)、
板厚0.4mmの平板をプレス技術により、図示の如き複数
個の椀状膨出部が形成されるように絞り加工して作る。
この椀状膨出部の個数、形状等は勿論、容器本体11に搭
載する半導体回路素子21,22,……のそれに合わせる。キ
ャップ12の平板状周縁部は平板状容器11の周縁と接触
し、この部分で両者は固着されるが、この固着には抵抗
溶接法、レーザー溶接法、その他を採用する。容器が小
型であれば抵抗溶接法が簡便である。この場合はキャッ
プ12の平板状周縁部の下面に角環状突出部(断面は三角
形など、先端が鋭いもの)を設けておき、該キャップ12
を容器本体11に被せ、両者に電極を当てて通電する。こ
れにより角環状突出部は加熱、溶融し、両者11,12が溶
着する。この作業は不活性ガス室内で行ない、容器内に
該不活性ガスが封入されるようにする。勿論この作業
は、容器本体11に半導体回路素子を取付けた後で行な
う。この容器全体の寸法は30mm×50mm、厚さ10mm程度
で、高周波入力は9GHz、中間周波出力は30〜60MHzであ
る。高周波入力用の端子ピン13は導波管又は同軸コネク
タのいずれにも接続可能とする。
電波漏洩の防止には当該回路を金属体で密閉することが
重要で、間隙があれば電波は該間隙より漏出する。キャ
ップ12の小部屋12aと12bとの間の平板状部分12cは平板
状容器本体11に当接するだけで周縁部のように溶接はし
ない。そこでこの部分に隙間が生じる可能性があるが、
これを抑えるには該部分12cを平板状容器本体11側へ若
干突出させ(プレス成形時にこのようにする)12cが11
を押圧する形にするとよい。
なお第4図に示す従来の容器構造は側面に端子を取付け
る場合好適であるが、端子は下面(容器本体11の)に取
付けるだけで十分な場合が多い。
〔発明の効果〕
以上述べてきたように、本発明によれば、高周波領域回
路を形成する半導体回路素子を収容する容器本体とキャ
ップからなる容器において、キャップ側に間仕切りを設
けるようにしてこれを絞り加工で作るので、容器本体側
に複雑な切削加工を施す必要がなくなり、ローコストの
容器を提供することができる。また容器本体側は平板状
であるから半導体回路素子の搭載、細線接続等の組立作
業が容易になり、特殊な組立装置を使用する必要がなく
なる。こうして半導体装置の小型、軽量化と、量産性の
著しい向上が得られ、コスト低減に寄与することができ
る。
【図面の簡単な説明】
第1図〜第3図は本発明の実施例を示し、第1図はキャ
ップを持ち上げた状態の斜視図、第2図はキャップを被
せた状態の縦断面図、第3図は同斜視図である。 第4図〜第6図は従来例を示し、第4図はキャップを持
ち上げた状態の斜視図、第5図はキャップを被せた状態
の縦断面図、第6図は同斜視図である。 第1図で12はキャップ、11は容器本体、13,14,……は入
出力端子ピン、21,22は半導体回路素子、12a,12bは小部
屋である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18 H05K 9/00 P

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】マイクロ波領域で動作する半導体回路素子
    を複数個相互にシールドして金属容器本体に収容し、金
    属キャップで気密封止した半導体装置において、 該金属容器本体(11)を平板状として該平板状の金属容
    器本体(11)に複数個の半導体回路素子(21,22)を取
    付け、該複数個の半導体回路素子を個々に収容する複数
    個の椀状小部屋(12a,12b)を構成する仕切り部を1枚
    の金属製平板からプレス加工により形成した金属キャッ
    プを前記平板状の金属容器本体(11)に被せ、 該金属キャップの椀状小部屋(12a,12b)の仕切り部の
    縁部と該金属容器本体(11)とを接触させて気密封止し
    てなることを特徴とする半導体装置。
JP22759586A 1986-08-11 1986-09-26 半導体装置 Expired - Fee Related JPH0773123B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22759586A JPH0773123B2 (ja) 1986-09-26 1986-09-26 半導体装置
US07/083,386 US4868639A (en) 1986-08-11 1987-08-10 Semiconductor device having waveguide-coaxial line transformation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22759586A JPH0773123B2 (ja) 1986-09-26 1986-09-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS6381954A JPS6381954A (ja) 1988-04-12
JPH0773123B2 true JPH0773123B2 (ja) 1995-08-02

Family

ID=16863386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22759586A Expired - Fee Related JPH0773123B2 (ja) 1986-08-11 1986-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0773123B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP2008187144A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP5340756B2 (ja) * 2009-01-30 2013-11-13 太陽誘電株式会社 電子部品、およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940774Y2 (ja) * 1979-06-29 1984-11-20 株式会社日立製作所 マルチチツプ集積回路の気密実装構造
JPS6020538A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPS6381954A (ja) 1988-04-12

Similar Documents

Publication Publication Date Title
US3651434A (en) Microwave package for holding a microwave device, particularly for strip transmission line use, with reduced input-output coupling
US6777613B2 (en) Multifunctional crystal unit and method of manufacturing the same
JPH0773123B2 (ja) 半導体装置
JP3246785B2 (ja) 水晶発振器
JP4269412B2 (ja) 圧電発振器
JPH0964219A (ja) 半導体素子収納用パッケージ
JPS6425732A (en) Electric power semiconductor device module and manufacture
JP2000349555A (ja) 表面実装水晶発振器
JPH04133480A (ja) 光半導体装置用ステム
US3833753A (en) Hermetically sealed mounting structure for miniature electronic circuitry
GB1175122A (en) Improvements in and relating to Semiconductor Devices
JP2011029346A (ja) マイクロ波用ハイブリッド集積回路
JP2005123736A (ja) 表面実装用の水晶振動子
JPH06310918A (ja) 真空気密型方向性結合器
JP3327535B2 (ja) 表面実装用の水晶発振器
JPS63110756A (ja) トランジスタの容器
JPH1041665A (ja) 高周波数発振器
JPH09193967A (ja) パッケージの封止方法及びその構造
JPH0720919Y2 (ja) マイクロ波集積回路用パツケ−ジ
JPH0191443A (ja) マイクロ波集積回路用パッケージ
JPH11345893A (ja) ハイブリッドicパッケージ
JP2003179433A (ja) 表面実装用の水晶発振器
JP3222087B2 (ja) 表面実装用の水晶発振器
JPH03283650A (ja) 気密封止モジュール
JPS63288034A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees