JPH0770669B2 - 半導体用リ−ドフレ−ム - Google Patents

半導体用リ−ドフレ−ム

Info

Publication number
JPH0770669B2
JPH0770669B2 JP60265624A JP26562485A JPH0770669B2 JP H0770669 B2 JPH0770669 B2 JP H0770669B2 JP 60265624 A JP60265624 A JP 60265624A JP 26562485 A JP26562485 A JP 26562485A JP H0770669 B2 JPH0770669 B2 JP H0770669B2
Authority
JP
Japan
Prior art keywords
inner lead
island
flat
semiconductor chip
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60265624A
Other languages
English (en)
Other versions
JPS62125654A (ja
Inventor
賢次 上杉
Original Assignee
ロ−ム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロ−ム株式会社 filed Critical ロ−ム株式会社
Priority to JP60265624A priority Critical patent/JPH0770669B2/ja
Publication of JPS62125654A publication Critical patent/JPS62125654A/ja
Publication of JPH0770669B2 publication Critical patent/JPH0770669B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路装置等の多数の端子となるインナー
リード部を有する電子部品に用いられる半導体用リード
ブレームの構造に関するものである。
〔従来の技術〕
一般に、半導体チップとその外周に略放射状に配設した
インナーリード部とをワイヤボンデイングして後、合成
樹脂モールドで一体的に成形したいわゆる多ピン(多端
子)型の集積回路装置では、前記インナーリード部と半
導体チップをマウントするアイランドとを予め一体的に
整形するために用いられる半導体用リードフレーム1
を、薄金属板から一体的に打抜き成形する。即ち、第13
図に示すように、帯状の金属板の左右縁に相当する左右
一対の枠体5,5間を前後適宜隔ててタイバー6,6にて連結
し、この枠体5,5とタイバー6,6にて囲まれた部分には、
前記左右の枠体5,5から突出する支持片7、7の中途部
に平面視略矩形状のアイランド3を形成する一方、前記
各タイバー6,6から細幅帯状の多数本のインナーリード
部4を、前記アイランド3の外周に向かって延ばしてい
わゆる略放射状に配設するように打抜きする。そのと
き、各インナーリード部4の自由端がアイランド3の外
周縁に接触しないように、適宜間隔の隙間が存在するよ
うに打ち抜く。
そして、前記アイランド3の上面が前記各インナーリー
ド部4の上面より下方に位置するように、当該アイラン
ド3の部分をダウンセットさせ、このアイランド3上面
に半導体チップ2をダイボンデイングし(第15図参
照)、半導体チップ2と前記各インナーリード部4と金
線等のワイヤ8にてワイヤボンデイングした後、合成樹
脂モールド工程及びダイバー6,6と枠体5,5との切除工程
により製品形状が完成する。
ところで、細幅帯状の多数の端子用インナーリード部4
は、半導体チップ2と外部部品との電気導通路としての
役割を果たすため、前記各インナーリード部4はタイバ
ー6からいわゆる片持梁的に長く突出しており、各イン
ナーリード部4自体の断面形状も小さいので、当該各イ
ンナーリード部4の自由端はきわめて撓み易い。
従って、前記ワイヤボンデイング工程中やその後の各種
工程において、前記インナーリード部4の上下方向(板
厚方向)の撓み変形や振動により、ワイヤ8が切断され
たり、当該ワイヤ8の中途部が隣接するインナーリード
部4はアイランド3に接触する不良事故が多発する問題
があった。
この不都合を解消するため、従来では、第13図から第15
図に示すようにインナーリード部4のうちタイバー6か
ら自由端までの長さの長い複数のインナーリード部4の
途中をポリイミド合成樹脂等の帯状の接着テープ9、9
にて接着し、複数のインナーリード部4が別別に上下に
移動しないように連結していた。
〔発明が解決しようとする問題点〕
しかしながら、前記従来技術によっても、各インナーリ
ード部4の自由端は、接着テープ7より先端側において
細長く突出した状態にあるため、その部分の撓み移動を
完全に防止することができないので、ワイヤ8が切断さ
れるという欠点があった。
この欠点を解消するための先行技術として、実願昭58−
197683号(実開昭60−106348号公報)の明細書及び図面
おいて、少なくとも前記インナーリード部の先端部の少
なくとも片面を絶縁体に埋め込むことを提案している。
ここでいう絶縁体は、初期の状態では流動性を有する熱
可塑性合成樹脂であり、この絶縁体にて隣接するインナ
ーリード部の側面を隔てるには、成形型のキャビティ内
に、前記多数のインナーリード部の先端部を自由状態で
挿入し、そのキャビティに流動性の熱可塑性合成樹脂を
注入した後、冷却固化するしかない。
しかしながら、前記各インナーリード部4は外部への端
子の役割上から、電気良導体である金属であり、且つ各
インナーリード部4を多数設けるために各々のインナー
リード部の先端部側面は細幅状に形成さていたので、横
方向(板厚と直角方向)にも変形し易い。
従って、前記接着テープによる接着作業や絶縁体への埋
め込み作業等のリードフレーム1の取扱時に相隣接する
インナーリード部の先端同士が互いに接触するような変
形を起こすことがあり、このままの状態にて、接着テー
プ9によりインナーリード部を接着したり、合成樹脂の
固化が完了してしまうと、いわゆる短絡事故を起こすか
ら、前記接着や埋め込み作業に先立ち、もしくは接着や
埋め込み作業後に、インナーリード部の先端の変形によ
る不良品を選別する検査工程が必要となり、コストの上
昇につながるのであった。
本発明はこれらの問題を解決すべくなされたものであ
る。
〔問題点を解決するための手段〕
前記問題点を解決するため、本発明では、半導体チップ
の外周に、細幅帯状の多数のインナーリード部を互いに
適宜隔てて略放射状に配設し、該各インナーリード部と
前記半導体チップとをワイヤボンデイングして成る半導
体用リードフレームにおいて、少なくとも前記各インナ
ーリード部の先端の片面側に、電気絶縁体製の偏平状連
結体を配設し、該偏平状連結体には、予め電気絶縁体製
のポストを適宜間隔にて突設し、前記ポストにて隔てら
れた箇所に各インナーリード部の先端の片面を電気絶縁
的に貼着したものである。
この場合、半導体チップの片面を支持するアイランドが
前記多数のインナーリード部の先端部にて囲まれた領域
に配置され、アイランドに連設した支持片が前記一部の
インナーリード部が延びる方向に沿って延びるように配
置する一方、前記偏平状連結体を平面視リング状に形成
し、該偏平状連結体の内径空間部に前記アイランド部分
が位置するように構成し、前記ポストを偏平状連結体の
片面周方向に沿って適宜間隔にて設けるように構成して
も良い。
〔作用・効果〕
本発明では、半導体チップの外周の略全周または一部の
外周に放射状に配設された多数のインナーリード部の先
端同士の片面を、偏平状連結体にて互いに接着するの
で、総てのインナーリード部先端が一体的にしか撓まな
い。従って、各別ごとのインナーリード部先端の上下振
動等により半導体チップにボンデイングしたワイヤが切
断すると云う事故が生じない。
そして、多数のインナーリード部の先端部片面側に配置
する偏平状連結体及びその片面に突設する各ポストは電
気絶縁体性であり、ポストは予め偏平状連結体にポスト
を適宜間隔にて突設されている。
従って、インナーリード部の先端が板厚に略直角な横方
向に多少変形していても、相隣接するインナーリード部
の先端をポストの側面に位置するように強制的に差し入
れれば、このポストにより、隣接するインナーリード部
の先端部は物理的及び電気的に離されることになる。
そして、この隣接するポストの間の偏平状連結体の片面
に予め電気絶縁性の接着剤を塗布しておけば、前記の各
インナーリード部の先端部を差し込み作業を実行するだ
けで、これらの先端部の固定が図られる。
従って、偏平状連結体への接着作業時にインナーリード
部先端の変形を修正する作業も略同時に行なえる。
このように、本発明に従えば、ポストを突設した偏平連
結体にインナーリード部を接着することにより、各イン
ナーリード部の断面形状が小さいものでありながら、一
つごとのインナーリード部先端の上下浮き沈み及び左右
横方向の撓み変形を一挙に無くすることができる。
そして、この電気絶縁体製のポストの側面により相隣接
するインナーリード部先端を互いに隔てることができる
ので、偏平状連結体と多数のインナーリード部先端との
接着作業後にインナーリード部先端同士の短絡事故を生
じることがないから、前記接着作業後にインナーリード
部先端同士の短絡を検出する検査も必要としないという
効果を奏する。
また、前記偏平状連結体を平面視リング状に形成して、
その内径空間部に前記アイランド部分が位置するように
構成し、前記ポストを偏平状連結体の片面周方向に沿っ
て適宜間隔にて設けるように構成すれば、当該偏平状連
結体として使用する材料の量を少なくすることができ、
軽量小型化を図ることができるという効果を奏するので
ある。
〔実施例〕
次に実施例について説明すると、集積回路装置に用いら
れる半導体リードフレームは、第13図のように従来のも
のと略同様にして金属板から打抜き成形する。
そして、金属板の左右縁に相当する左右一対の枠体5,5
間を前後適宜隔ててタイバー6,6にて連結し、この枠体
5,5とタイバー6,6にて囲まれた部分には、左右枠体5,5
から突出する支持片7,7の中途部に平面視略矩形状のア
イランド3を形成する。
前記各タイバー6,6から細幅帯状の多数本のインナーリ
ード部4を、前記アイランド3の外周に向かって延ばし
ていわゆる略放射状に配設する。そのとき、各インナー
リード部4の先端同士が互いに接触しないように、適宜
寸法の隙間が存在するように打ち抜く。
符号11は電気絶縁性を有する合成樹脂材から一体的にモ
ールド成形してなる偏平状連結体を示し、該偏平状連結
体11は平面視略円形で、且つその上面には半径外寄り位
置に円周方向に沿って適宜間隔にて略円柱状等のポスト
12を一体的に突設してある。なお、該偏平状連結体11の
平面形状は矩形状であっても良い。
前記各円柱状のポスト12の配置間隔は前記支持片7およ
びインナーリード部4の相隣接する間隔に略等しくし、
従って各ポスト12の側面にてインナーリード部4や支持
片7が各々横方向に位置ずれしないように挟むことがで
きる。また、各ポスト12の高さ寸法はリードフレームの
板厚寸法より大きくなるようにしている。
前記各ポスト12部分を除き、この偏平状連結体11の上面
に電気絶縁性接着剤13を塗布して、アイランド3,支持片
7,及びインナーリード部4の先端の各々下面を接着すれ
ば、インナーリード部4の先端及び支持片7は前記各ポ
スト12により互い接触しないようにして一体的に固着さ
れたことになる。
次いで、前記アイランド3に合成樹脂系接着剤または銀
ペーストにて接着することによりマウントされた半導体
チップ2の上面と、各インナーリード部4の上面との間
に金線等のワイヤ8にてワイヤボンデイングした後、当
該インナーリード部4の外側にわたって合成樹脂による
モールド成形にて一体的に覆い、タイバー6,6及び枠体
5,5を切り取れば、製品形状を完成できる。
第4図から第6図は第2の実施例を示し、この実施例で
は、円板状の偏平状連結体11′の半径外寄り位置の上面
に第1実施例と略同じようにポスト12を一体的に突設
し、該偏平状連結体11′の上面略中央部に半導体チップ
2を直接接着剤13にて接着した場合であり、前記の実施
例のような金属板から打抜きするアイランド3及び支持
片7,7を省略でき、その分製品重量を軽減できると共
に、アイランド3の板厚さ寸法分だけ半導体チップ2の
設置高さを低くすることができる。
第7図の第3実施例では、前記第2実施例における偏平
状連結体11′の上面略中央部に平面視略矩形状の凹部15
を一体的に形成し、該凹部15内に半導体チップ2をマウ
ントする。これにより、半導体チップ2の上面の高さ位
置をインナーリード部4の上面高さに位置する近付ける
ことができ、従来技術と略同じようにいわゆるダウンセ
ットしたのと同じ結果となり、ワイヤボンデイングに必
要なワイヤ8の長さをきわめて短くできる効果を奏す
る。
第8図及び第9図は第4実施例を示し、この実施例で
は、偏平状連結体16を平面視円環状等、中央部に空間を
有する環状(リング状)に形成し、その上面にポスト12
を適宜間隔にて突出させてある。
この実施例では、半導体チップ2をマウントすべきアイ
ランド3は偏平状連結体16の環内径部の空間に位置し、
該アイランド3を支持する支持片7,7は、ポスト12によ
り挟まれた状態にて偏平状連結体16の上面に接着される
が、アイランド3の部分の高さ位置を低くするように支
持片7,7を屈曲させていわゆるダウンセットさせること
ができる。
第10図から第12図までは、ポスト12の他実施例を示し、
第10図におけるポスト12は、上端側に行くにしたがい断
面積が小さくなるいわゆる截頭円錐形等の截頭錐形状に
する。これにより、各ポスト12間にインナーリード部4
を挿入し易くすることができる。
第11図及び第12図の実施例では、前記板状または環状の
偏平状連結体11,11′,16とポスト12とを別体に構成した
場合であり、各ポスト12を電気絶縁製の材料である合成
樹脂材にて円柱状や円筒状または第10図のような截頭錐
形状に形成する一方、該各ポスト12の下面を接着剤14に
て偏平状連結体上面に固着する。
この場合、第12図に示すように、ポスト12の下面に位置
決めのための突起16を形成し、偏平状連結体上面には、
突起17が嵌まる係止凹所18を形成することもできる。
ポスト12と偏平状連結体とを別体にて成形するときに
は、この偏平状連結体はエポキシ樹脂、ポリイミド樹
脂、フェノール樹脂、シリコン樹脂等の熱硬化性樹脂を
用いてモールド成形しても良い。
いずれにしても、偏平状連結体に接着されるインナーリ
ード部4同士及び支持片7とが電気的に短絡しないよう
に、これらの部分と偏平状連結体との接着剤13を電気絶
縁性のものにする必要がある。
本発明によれば、放射状に配設した多数の細いインナー
リード部4の先端同士が偏平連結体にて互いに連結され
ると共に、各インナーリード部4の先端側面がポスト12
により強制的に隔てられ、互いに上下にも左右横方向に
も移動不能になるので、リードフレームの取扱い、例え
ば、ワイヤボンデイングの作業時にインナーリード部4
の撓み変形等に対する余分の注意を払う必要がなくな
る。
本発明では、半導体チップ2の外周のうち略半周部分の
み等の部分的にインナーリード部4が略放射状に配設さ
れる場合にも適用できることは云うまでもなく、その場
合の偏平連結体の平面視形状は矩形状やコ字型、半円環
状であっても良い。
また、偏平連結体を、前記各実施例と上下逆に配設し、
偏平連結体の上面に半導体チップ2もしくは支持片7付
きのアイランド3の下面を接着する一方、偏平連結体の
下面側にポスト12を設けてその間にインナーリード部4
を接着する形式にしても良い。
【図面の簡単な説明】
第1図から第12図までは本発明の実施例を示し、第1図
は第1実施例の要部平面図、第2図は第1図のII−II線
視拡大断面図、第3図は第1図のIII−III線視拡大断面
図、第4図は第2実施例の要部平面図、第5図は第4図
のV−V線視拡大断面図、第6図は第4図のVI−VI線視
拡大断面図、第7図は第3実施例の拡大断面図、第8図
は第4実施例の要部平面図、第9図は第8図のIX−IX線
視拡大断面図、第10図はポストの断面図、第11図及び第
12図はポストを別体にした場合の要部断面図、第13図か
ら第15図までは従来技術を示し、第13図は平面図、第14
図は第13図のXIV−XIV線視拡大断面図、第15図は第13図
のXV−XV線視拡大断面図である。 1……リードフレーム、2……半導体チップ、3……ア
イランド、4……インナーリード部、5……枠体、6,6
……タイバー、7,7……支持片、8……ワイヤ、9,9……
接着テープ、11,11′,16……偏平連結体、12……ポス
ト、13……電気絶縁性接着剤、14……接着剤、15……凹
部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体チップの外周に、細幅帯状の多数の
    インナーリード部を互いに適宜隔てて略放射状に配設
    し、該各インナーリード部と前記半導体チップとをワイ
    ヤボンデイングして成る半導体用リードフレームにおい
    て、少なくとも前記各インナーリード部の先端の片面側
    に、電気絶縁体製の偏平状連結体を配設し、該偏平状連
    結体には、予め電気絶縁体製のポストを適宜間隔にて突
    設し、前記ポストにて隔てられた箇所に各インナーリー
    ド部の先端の片面に電気絶縁的に貼着したことを特徴と
    する半導体用リードフレーム。
  2. 【請求項2】半導体チップの片面を支持するアイランド
    が前記多数のインナーリード部の先端部にて囲まれた領
    域に配置され、アイランドに連設した支持片が前記一部
    のインナーリード部が延びる方向に沿って延びるように
    配置する一方、前記偏平状連結体を平面視リング状に形
    成し、該偏平状連結体の内径空間部に前記アイランド部
    分が位置するように構成し、前記ポストを偏平状連結体
    の片面周方向に沿って適宜間隔にて設けたことを特徴と
    する特許請求の範囲第1項記載の半導体用リードフレー
    ム。
JP60265624A 1985-11-26 1985-11-26 半導体用リ−ドフレ−ム Expired - Lifetime JPH0770669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60265624A JPH0770669B2 (ja) 1985-11-26 1985-11-26 半導体用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60265624A JPH0770669B2 (ja) 1985-11-26 1985-11-26 半導体用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS62125654A JPS62125654A (ja) 1987-06-06
JPH0770669B2 true JPH0770669B2 (ja) 1995-07-31

Family

ID=17419715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60265624A Expired - Lifetime JPH0770669B2 (ja) 1985-11-26 1985-11-26 半導体用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPH0770669B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106348U (ja) * 1983-12-22 1985-07-19 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPS62125654A (ja) 1987-06-06

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US7019388B2 (en) Semiconductor device
US20030030131A1 (en) Semiconductor package apparatus and method
JP2000150765A (ja) 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JPH02502323A (ja) 集積回路用支持組立体
JPH03177060A (ja) 半導体装置用リードフレーム
US5508232A (en) Method of manufacturing a semiconductor device
US20190287882A1 (en) Semiconductor device and manufacturing method thereof
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JPS63258050A (ja) 半導体装置
US20200294896A1 (en) Lead Frame Stabilizer for Improved Lead Planarity
JPH0770669B2 (ja) 半導体用リ−ドフレ−ム
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
JP3136029B2 (ja) 半導体装置
JP2528192B2 (ja) 半導体装置
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH0720925Y2 (ja) リードフレーム
JP2697743B2 (ja) 樹脂封止型半導体装置
JPH03261153A (ja) 半導体装置用パッケージ
JPS61194861A (ja) 樹脂封止型半導体装置
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置
JP2968007B2 (ja) 磁気センサー固定用ホルダーおよび磁気センサー固定用ホルダーの製造法
JPH01119045A (ja) リードフレーム
JPH09181249A (ja) リードフレーム部材の製造方法およびリードフレーム部材