JPH0770157B2 - 自動等化・調相方法 - Google Patents
自動等化・調相方法Info
- Publication number
- JPH0770157B2 JPH0770157B2 JP61171640A JP17164086A JPH0770157B2 JP H0770157 B2 JPH0770157 B2 JP H0770157B2 JP 61171640 A JP61171640 A JP 61171640A JP 17164086 A JP17164086 A JP 17164086A JP H0770157 B2 JPH0770157 B2 JP H0770157B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- head
- parameters
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明はディジタル磁気記録再生装置において再生等
化，調相を自動的に行なうための自動等化・調相方法に
関するものである。
化，調相を自動的に行なうための自動等化・調相方法に
関するものである。
（従来技術とその問題点） 第２図は従来のディジタル磁気記録再生装置の構成を３
チャネル記録について示したものである。ヘッド11の出
力１−１はプリアンプ12で増幅され等化器13に入る。等
化器13の一方の出力１−２はクロック抽出器14に入り，
他の出力１−３は２値化器15に入る。ここで等化器13で
は等化後のアィパターンの開口が最大となる様に調整器
13aで調整を行なう。
チャネル記録について示したものである。ヘッド11の出
力１−１はプリアンプ12で増幅され等化器13に入る。等
化器13の一方の出力１−２はクロック抽出器14に入り，
他の出力１−３は２値化器15に入る。ここで等化器13で
は等化後のアィパターンの開口が最大となる様に調整器
13aで調整を行なう。
又，クロック抽出器14は抽出したクロック信号１−４の
ジッタが最少となる様にBPF（バンドパスフィルタ）や
成形器のパラメータを調整し，更に２値化器15でアイパ
ターンの中心を弁別する様にクロック信号１−４の位相
を調整する。
ジッタが最少となる様にBPF（バンドパスフィルタ）や
成形器のパラメータを調整し，更に２値化器15でアイパ
ターンの中心を弁別する様にクロック信号１−４の位相
を調整する。
次にデコーダ16で誤りの訂正・検出を行なう。
以上１つの信号チャネルについて述べたが，ヘッド21,3
1の各信号チャネルも同様である。
1の各信号チャネルも同様である。
次に訂正されたデータはチャネル統合器７で統合されて
元のデータ系列に戻される。
元のデータ系列に戻される。
この場合，もし上記の様な等化，クロック成形,2値化位
相調整を行なうためのパラメータ等を自動的に調整しよ
うとすると，パラメータが多い為に，設定を変更しなが
ら誤り率最低の設定値を探すという方法では非常に多く
の時間がかかり実用上問題があり，又，デジタルドメイ
ンでの自動等化法（電話のモデム等に用いられている）
は高速データレイトの記録再生装置にはスピード的に間
に合わない。（例えばディジタルVTRでは100Mbit/s程度
のデータレイトが必要でクロック周期は10ns足らずであ
る。）したがって，従来は手動による調整を行なってい
た。
相調整を行なうためのパラメータ等を自動的に調整しよ
うとすると，パラメータが多い為に，設定を変更しなが
ら誤り率最低の設定値を探すという方法では非常に多く
の時間がかかり実用上問題があり，又，デジタルドメイ
ンでの自動等化法（電話のモデム等に用いられている）
は高速データレイトの記録再生装置にはスピード的に間
に合わない。（例えばディジタルVTRでは100Mbit/s程度
のデータレイトが必要でクロック周期は10ns足らずであ
る。）したがって，従来は手動による調整を行なってい
た。
（目的） 本発明はこの様な欠点を除去するために２値化回路を複
数個用意するか又は等化回路を含めた２値化回路を複数
個用意し、別に複数個用意した誤り検出回路でリアルタ
イム的に最適パラメータの組合せを探し，記憶し，通常
の再生時には前記記憶したパラメータを用いて等化を行
なうものである。
数個用意するか又は等化回路を含めた２値化回路を複数
個用意し、別に複数個用意した誤り検出回路でリアルタ
イム的に最適パラメータの組合せを探し，記憶し，通常
の再生時には前記記憶したパラメータを用いて等化を行
なうものである。
（実施例） 本発明は２値化回路又は等化回路を含めた２値化回路を
複数個用意し、別に用意した複数個の誤り検出回路でリ
アルタイム的に最適パラメータの組合せを探し、記憶し
通常の再生時には前記，記憶したパラメータを用いて等
化を行なうものであり，かつハードウェアを現象させる
ために調整期間（以下、トレーニング期間という）と通
常再生期間で動作を変える。複数チャネルで記録再生す
る系統においてトレーニング期間は１系統のヘッド出力
のみを前述の方法で比較して最適パラメータを探し，各
系統毎に用意された記憶素子の当該部分に記憶し，同様
の方法で順次各系統の最適パラメータを系統毎に記憶す
る。全系統の処理が終ると各系統はそれぞれの最適値で
それぞれのヘッド，等化回路,2値化回路を動作させる。
また最適パラメータの決定法としては誤り検出回路で誤
りの量をカウンして最小であった組合せを最適とする。
複数個用意し、別に用意した複数個の誤り検出回路でリ
アルタイム的に最適パラメータの組合せを探し、記憶し
通常の再生時には前記，記憶したパラメータを用いて等
化を行なうものであり，かつハードウェアを現象させる
ために調整期間（以下、トレーニング期間という）と通
常再生期間で動作を変える。複数チャネルで記録再生す
る系統においてトレーニング期間は１系統のヘッド出力
のみを前述の方法で比較して最適パラメータを探し，各
系統毎に用意された記憶素子の当該部分に記憶し，同様
の方法で順次各系統の最適パラメータを系統毎に記憶す
る。全系統の処理が終ると各系統はそれぞれの最適値で
それぞれのヘッド，等化回路,2値化回路を動作させる。
また最適パラメータの決定法としては誤り検出回路で誤
りの量をカウンして最小であった組合せを最適とする。
この場合，例えば同一入力信号に対してパラメータをわ
ずかに変えたＴ−Δt,T,T＋Δｔの３種類についてそれ
ぞれ３つの２値化回路で同時にデータを復元し，誤り検
出回路で同時に誤りを比較し，最小であったパラメータ
とその時のエラー量を記憶装置に記憶する。次にΔｔだ
けパラメータを振って次の最適値を探す。
ずかに変えたＴ−Δt,T,T＋Δｔの３種類についてそれ
ぞれ３つの２値化回路で同時にデータを復元し，誤り検
出回路で同時に誤りを比較し，最小であったパラメータ
とその時のエラー量を記憶装置に記憶する。次にΔｔだ
けパラメータを振って次の最適値を探す。
次の最適値が前の最適値よりエラー量が少なければ前の
最適値と入れ替える。この様にパラメータの種類毎に最
適値をそれぞれ記憶し，全動作終了時に誤り率が最小と
なる組合せを判別し最適のパラメータの組合せを知る。
最適値と入れ替える。この様にパラメータの種類毎に最
適値をそれぞれ記憶し，全動作終了時に誤り率が最小と
なる組合せを判別し最適のパラメータの組合せを知る。
今，記憶素子の節約の為最小値のみを記憶する例を示し
たが，メモリーに余裕があれば全てのパラメータの組合
せについて記憶しておいて最後に判別しても良い。
たが，メモリーに余裕があれば全てのパラメータの組合
せについて記憶しておいて最後に判別しても良い。
最終的に記憶するメモリーは不揮発性である事が望まし
い。
い。
第１図は本発明の実施例のブロック図であり，デコーダ
ー出力の総合部は省略してある。
ー出力の総合部は省略してある。
以下この動作について説明する。チャネルＡのヘッドA1
出力Ａ−１はプリアンプA2で充分増幅され，同様にヘッ
ドB1出力はプリアンプB2で，ヘッドC1出力はプリアンプ
C2で増幅され,3つの出力はスイッチャA8,B8,C8に並列に
分配される。
出力Ａ−１はプリアンプA2で充分増幅され，同様にヘッ
ドB1出力はプリアンプB2で，ヘッドC1出力はプリアンプ
C2で増幅され,3つの出力はスイッチャA8,B8,C8に並列に
分配される。
スイッチャ以降の動作はトレーニング期間と通常再生モ
ードで異なる。
ードで異なる。
まずトレーニング期間における動作について説明する。
プリアンプA2の出力はスイッチャA8で選択されて等化器
A3の入力となる。同時にスイッチャB8,C8もプリアンプA
2の出力を選択し，等化器B3,C3にもプリアンプA2の出力
が入力される。
A3の入力となる。同時にスイッチャB8,C8もプリアンプA
2の出力を選択し，等化器B3,C3にもプリアンプA2の出力
が入力される。
しかしながら，等化器A3,B3,C3の等化パラメータは少し
ずつ変えてありパラメータαが０〜ｑ−１までｑ種類選
択できる様になっている。
ずつ変えてありパラメータαが０〜ｑ−１までｑ種類選
択できる様になっている。
このとき等化器B3のパラメータがαｘに設定されている
としたら等化器A3はαｘ−1,等化器C3はαｘ＋１に設定
されている。
としたら等化器A3はαｘ−1,等化器C3はαｘ＋１に設定
されている。
この状態でテープ出力を再生・等化し，デコーダーA6,B
6,C6でそれぞれの等化を済ました後の誤りを検出する。
6,C6でそれぞれの等化を済ました後の誤りを検出する。
もし誤りについてＡ＞Ｂ＞Ｃであればパラメータのｘを
１個増加させ,A＜Ｂ＜Ｃであれば１個減少させる。Ａ≧
Ｂ≦Ｃであればパラメータαｘを決定値とする。
１個増加させ,A＜Ｂ＜Ｃであれば１個減少させる。Ａ≧
Ｂ≦Ｃであればパラメータαｘを決定値とする。
以上はパラメータαを決定する場合であるが，αに対し
てβという等化パラメーターがｒ種あればα，βの組合
せでマトリックス的に得られるｑ×ｒ種の組合せの内い
くつかをプログラム的に前述の方法で比較してゆけばよ
い。
てβという等化パラメーターがｒ種あればα，βの組合
せでマトリックス的に得られるｑ×ｒ種の組合せの内い
くつかをプログラム的に前述の方法で比較してゆけばよ
い。
この場合比較する３種の内少くとも１種類は直前の最小
誤りを与えたパラメータのままとすれば必ず誤り最少の
パラメータの組合せに向かって収れんしてゆく事にな
る。（例えばＢに最良パラメータを常に与え，それより
誤りの少いパラメータがあれば順次入れ替えてゆくとい
う手順で実現できる。） 以上述べた様な方法で等化器A3において最適の周波数特
性，位相特性が決定されるが同様な手法でクロック抽出
器A4において弁別位相が決定される。以上の動作が終る
とパラメータの値は不揮発性メモリーに保存され次の自
動等化動作（トレーニング）時の初期値及び通常動作時
のパラメータとなる。
誤りを与えたパラメータのままとすれば必ず誤り最少の
パラメータの組合せに向かって収れんしてゆく事にな
る。（例えばＢに最良パラメータを常に与え，それより
誤りの少いパラメータがあれば順次入れ替えてゆくとい
う手順で実現できる。） 以上述べた様な方法で等化器A3において最適の周波数特
性，位相特性が決定されるが同様な手法でクロック抽出
器A4において弁別位相が決定される。以上の動作が終る
とパラメータの値は不揮発性メモリーに保存され次の自
動等化動作（トレーニング）時の初期値及び通常動作時
のパラメータとなる。
以上ヘッドA1の出力の等化について述べたが同様の手順
でヘッドB1,C1についても最適パラメータを決定してメ
モリーに保存し，次に通常動作に切り替る。通常動作で
はヘッドA1の出力は等化器A3に，ヘッドB1の出力は等化
器B3にそれぞれ入力され，記憶しているパラメータで等
化，弁別を行なう。
でヘッドB1,C1についても最適パラメータを決定してメ
モリーに保存し，次に通常動作に切り替る。通常動作で
はヘッドA1の出力は等化器A3に，ヘッドB1の出力は等化
器B3にそれぞれ入力され，記憶しているパラメータで等
化，弁別を行なう。
（効果） 以上説明した様に，本発明によればVTR等の非常に変動
の多い信号に対しても最適の等化量を検出し自動的に等
化を行なう事ができる。
の多い信号に対しても最適の等化量を検出し自動的に等
化を行なう事ができる。
第１図は本発明の実施例のブロック図，第２図は従来装
置のブロック図である。 A1,B1,C1……ヘッド,A2,B2,C2……プリアンプ,A3,B3,C3
……等化器,A4,B4,C4……クロック抽出器,A5,B5,C5……
２値化器,A6,B6,C6……デコーダー,A8,B8,C8……スイッ
チャー,9……誤り判定・パラメータ制御器,10……メモ
リー。
置のブロック図である。 A1,B1,C1……ヘッド,A2,B2,C2……プリアンプ,A3,B3,C3
……等化器,A4,B4,C4……クロック抽出器,A5,B5,C5……
２値化器,A6,B6,C6……デコーダー,A8,B8,C8……スイッ
チャー,9……誤り判定・パラメータ制御器,10……メモ
リー。
Claims (1)
- 【請求項１】デジタル信号を複数チャネルに分割し，こ
れらのチャネル毎に設けられた磁気ヘッドにより記録・
再生を行なう磁気記録再生装置において，前記各ヘッド
の出力を等化する等化回路とこの等化回路の出力からク
ロックを抽出するクロック抽出回路と，前記等化回路の
出力を前記クロック抽出回路において抽出したクロック
で２値化する２値化回路と，この２値化回路の出力から
誤りを検出・訂正するデコーダー回路とをそれぞれ複数
個備え，信号再生時に通常再生モードと調整モードとを
有し，調整モード時には１つのヘッド出力に対してそれ
ぞれパラメータを変化させた複数個の等化回路又はクロ
ック抽出回路又は２値化回路を接続し，それぞれの回路
に対応する２値化出力から複数個のデコーダ回路で誤り
を検出し，誤りの数によりパラメータの適否を判別し，
順次パラメータの最適値を求め,1つのヘッド出力に対す
る最適パラメータを決定し，同様に順次各ヘッド出力に
対する最適パラメータを求めて記憶し，通常再生時には
各ヘッド毎に前記記憶した最適パラメータで再生するこ
とを特徴とする自動等化・調相方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171640A JPH0770157B2 (ja) | 1986-07-23 | 1986-07-23 | 自動等化・調相方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171640A JPH0770157B2 (ja) | 1986-07-23 | 1986-07-23 | 自動等化・調相方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6329368A JPS6329368A (ja) | 1988-02-08 |
| JPH0770157B2 true JPH0770157B2 (ja) | 1995-07-31 |
Family
ID=15926951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61171640A Expired - Lifetime JPH0770157B2 (ja) | 1986-07-23 | 1986-07-23 | 自動等化・調相方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770157B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3282180B2 (ja) * | 1990-08-28 | 2002-05-13 | ソニー株式会社 | 磁気記録再生装置 |
-
1986
- 1986-07-23 JP JP61171640A patent/JPH0770157B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6329368A (ja) | 1988-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0120112B1 (ko) | 자동등화기 | |
| US5361327A (en) | Waveform equalizer apparatus formed of neural network, and method of designing same | |
| JPH0522435B2 (ja) | ||
| JPH03141742A (ja) | 遅延等化及び応動タイムパルス再生機能を有するデータ受信装置 | |
| US7321531B2 (en) | Apparatus for reproducing data from optical storage medium using multiple detector | |
| JP3311616B2 (ja) | 再生回路 | |
| US20070147490A1 (en) | Filter coefficient adjusting circuit | |
| JPS5883489A (ja) | Ｐａｌフオ−マツトビデオ情報信号におけるサンプリングおよびドロツプアウト補償並びに誤り隠閉を行なう装置 | |
| JPH0770157B2 (ja) | 自動等化・調相方法 | |
| US5940449A (en) | Signal processing system for digital signals | |
| JP3222934B2 (ja) | マークエッジ記録方式における記録パルス補正方法 | |
| US6523052B1 (en) | Method and architecture to facilitate achieving a fast EPR4 equalization start-up in a magnetic recording read channel | |
| JPS63177363A (ja) | 波形等化回路 | |
| KR100192236B1 (ko) | 디지탈 자기기록 재생장치 | |
| JP2754398B2 (ja) | 自動等化制御方式 | |
| JP4266536B2 (ja) | 再生装置及び再生方法 | |
| JP2806331B2 (ja) | 波形等化回路 | |
| JP2893683B2 (ja) | フィルタの設計方法 | |
| JP2584821B2 (ja) | 光ディスク再生装置 | |
| JPH10275423A (ja) | 波形等化回路 | |
| JPH03293833A (ja) | 受信回路 | |
| US20050013219A1 (en) | Synchronization circuit for optical disc apparatus and synchronization method for optical disc apparatus | |
| JPH01165070A (ja) | 波形等化回路 | |
| JP2632068B2 (ja) | タイミング再生装置 | |
| JPS61264925A (ja) | デ−タ識別装置 |