JPH0764055A - 強誘電性液晶表示装置及び強誘電性液晶表示素子の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＨＦ液晶を用いたアクティブマトリクス
タイプの強誘電性液晶表示素子に、明確な階調表示を行
なわせ、しかも、書き込み時間を短くする。 【構成】 各行の画素の選択期間を前期選択期間と後
期選択期間に分割する。前期選択期間には、ＤＨＦ液晶
の螺旋構造を解くために十分な電圧−ＶＲと、この電圧
と逆極性で絶対値が等しい電圧ＶＲを所定の順番で液晶
に印加し、表示素子をブランキング状態に設定する。後
期選択期間には、補償電圧−ＶＤと書き込み電圧ＶＤを
液晶に順番に印加し、画素の階調を表示階調に設定す
る。書き込み電圧ＶＤは、表示階調に応じて変化し、補
償パルスは書き込み電圧ＶＤと逆極性で絶対値が等しい
電圧である。前期選択期間は複数行の画素に同一のタイ
ミングで設定され、後期選択期間は、行毎に異なったタ
イミングで設定される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、強誘電性液晶の一種
であるＤＨＦ(Deformed Helix Ferroelectric)液晶を用
いた液晶表示装置及び液晶表示素子の駆動方法に関し、
特に、階調表示可能でかつ書き込み時間の短いＤＨＦ液
晶表示装置及びＤＨＦ液晶表示素子の駆動方法に関す
る。

【０００２】

【従来の技術】強誘電性液晶を用いる強誘電性液晶表示
素子は、ネマティック液晶を用いるＴＮモードの液晶表
示素子と比較して、高速応答、広い視野角が得られる等
の点で注目されている。

【０００３】この強誘電性液晶表示素子の実用化に関す
る研究は、従来、ＳＳ−Ｆ液晶と呼ばれる、カイラルス
メクティックＣ相の螺旋ピッチが液晶素子の基板間隔
（セルギャップ）より大きくかつ配向状態のメモリ性
（双安定性）を有する強誘電性液晶を対象として行なわ
れていた。

【０００４】上記ＳＳ−Ｆ液晶を用いる強誘電性液晶表
示素子は、ＳＳ−Ｆ液晶をその螺旋構造を消失させた状
態で基板間に封入したもので、印加電圧と液晶の自発分
極との相互作用により、一方の電極の電圧を印加したと
きの第１の配向状態と他方の極性の電圧を印加したとき
の第２の配向状態との２つの配向状態を得、この液晶の
配向状態と素子の入射側と出射側とに配置した一対の偏
光板とにより光の透過率を制御して表示する。

【０００５】しかし、上記ＳＳ−Ｆ液晶を用いる強誘電
性液晶表示素子は、液晶の配向状態が第１の配向状態と
第２の配向状態との２つの状態だけであり、電圧無印加
状態でもいずれかの配向状態が維持されるため、透過率
を変化させて階調のある表示を行なわせることは難しい
とされている。

【０００６】そこで、最近では、階調表示の可能な強誘
電性液晶表示素子の開発が研究されており、「LIQUID C
RYSTALS」, 1989, Vol.5, NO.4, の第1171頁ないし第11
77頁に記載されているように、カイラルスメクティック
Ｃ相の螺旋ピッチが表示素子の基板間隔より小さくかつ
配向状態のメモリ性を有さない強誘電性液晶を用いるこ
とが提案されている。この強誘電性液晶は、上記ＳＳ−
Ｆ液晶と区別してＤＨＦ液晶と呼ばれている。

【０００７】ＤＨＦ液晶を用いる強誘電性液晶表示素子
では、ＤＨＦ液晶が螺旋構造をもった状態で基板間に封
入されている。液晶層を挟んで対向する電極間に印加さ
れる電圧に応じて、ＤＨＦ液晶は、液晶分子の長軸方向
（ダイレクタ）が第１の方向にほぼ配列した第１の配向
状態、液晶分子の長軸方向が第２の方向にほぼ配向した
第２の配向状態、または、液晶分子の長軸方向の平均的
な配列が前記第１と第２の方向の間の任意の方向となる
中間配向状態に設定される。

【０００８】ＤＨＦ液晶は、上記ＳＳ−Ｆ液晶と異な
り、配向状態のメモリ性は有していないが、中間配向状
態をとることができるので、非選択期間中も中間配向状
態を維持するようにすれば、階調表示が可能である。

【０００９】この強誘電性液晶表示素子に階調表示を行
なわせる駆動方法としては、従来、各画素の選択期間
（書き込み期間）に表示すべき階調に応じた電圧（書き
込み電圧）を各画素に印加する方法が考えられている。

【００１０】しかし、上記の駆動方法では、書き込み電
圧と画素の透過率とが対応せず、階調の制御がほとんど
不可能で、実用レベルの階調表示を実現することはでき
なかった。これは、一般に、ＤＨＦ液晶の光学特性（印
加電圧と透過率の関係）はヒステリシスが大きく、単純
に表示階調に対応する電圧をＤＨＦ液晶に印加しても、
それ以前に印加された電圧との関係で、階調が一義的に
定まらないためである。

【００１１】このような問題を解決するため、特願平４
−３２７００２には、選択期間毎にＤＨＦ液晶を一旦第
１の配向状態と第２の配向状態の一方に設定するための
初期化電圧をＤＨＦ液晶に印加し、その後、表示データ
に応じた書き込み電圧を印加する駆動方法が開示されて
いる。

【００１２】この駆動方法では、各行の画素の選択期間
に、画素電極に４つのパルスを印加する。すなわち、書
き込みパルスと逆極性で電圧値の絶対値が同一の補償パ
ルス、極性が異なるが絶対値が同一の第１と第２のリセ
ットパルス、表示階調に対応する電圧を有する書き込み
パルスを順次印加し、書き込みパルスを印加している
際、アクティブ素子をオンする。

【００１３】このような構成によれば、第１と第２のリ
セットパルスにより、ＤＨＦ液晶が螺旋構造が解けた状
態に設定され、その後、書き込みパルスの電圧が各画素
に非選択期間の間保持される。従って、書き込み電圧に
対応する階調が一義的に定まると共にその階調が１フレ
ームの間維持され、階調表示が可能となる。また、第１
と第２のリセットパルス、書き込みパルスと補償パルス
がそれぞれ相殺されるため、ＤＨＦ液晶に印加される電
圧に直流成分は発生しない。

【００１４】

【発明が解決しようとする課題】前述したように、従来
のＤＨＦ液晶素子の駆動方法では、表示階調が一義的に
定まらず、実質的に、階調表示ができないという問題が
あった。また、特願平４−３２７００２に開示された駆
動方法では、印加電圧が直流成分を含まないようにする
ため、リセットパルスと書き込みパルスに加えて、２つ
の補正パルスを必要とする。このため、各選択期間に同
一内容でビットを反転したデータを２回ドライバに転送
する必要があり、表示制御及びドライバの構成が複雑で
あった。また、選択期間毎に４つのパルスをデータライ
ンに印加する必要があり、選択期間が長くなり、その結
果、１画面分の書き込み期間が長くなるという問題もあ
った。

【００１５】この発明は上記実状に鑑みてなされたもの
で、表示制御系の構成が比較的簡単で、また、１画面の
書き込み時間の短縮化を可能にするＤＨＦ液晶表示素子
の階調表示方法及びＤＨＦ液晶表示装置を提供すること
を目的とする。また、この発明は基板間隔より小さい螺
旋ピッチをもち、印加する電圧に応じて第１の配向状態
と第２の配向状態及び中間の任意の配向状態にそれぞれ
配向する非メモリ性強誘電性液晶（ＤＨＦ）液晶を用い
たアクティブマトリクス方式の強誘電性液晶表示素子
に、明確な階調表示を行なわせることができ、しかも、
書き込み時間の短い液晶表示素子の駆動方法及び液晶表
示装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる強誘電性液晶表示素子の駆動方法
は、画素電極と画素電極に接続された薄膜トランジスタ
がマトリクス状に複数配列された一方の基板と、前記画
素電極に対向する対向電極が形成された他方の基板と、
これらの基板の間に配置され、層構造と前記基板の間隔
より小さい螺旋ピッチの螺旋構造をもち、前記画素電極
と対向電極間に印加された電圧に応じて液晶分子が一方
の方向にほぼ配列した第１の配向状態と、液晶分子が他
方の方向にぼぼ配列した第２の配向状態と、前記螺旋構
造の歪みにより液晶分子の平均的な配列方向が前記一方
の方向と他方の方向の間となる中間の配向状態にそれぞ
れ配向する非メモリー性強誘電性液晶、を備えた強誘電
性液晶表示素子の駆動方法において、前記画素電極と対
向電極とそれらに挟まれた前記強誘電性液晶から構成さ
れる各画素の選択期間は、前期選択期間と後期選択期間
を含み、前記前期選択期間を前記マトリクスの複数の行
で同一タイミングとし、前記液晶を前記第１の配向状態
と第２の配向状態の少なくとも一方の状態に設定する初
期化電圧を前記画素電極と前記対向電極間に印加し、前
記後期選択期間には、前記マトリクスの行毎に異なった
タイミングとし、表示階調に応じて変化する書き込み電
圧を前記画素電極と前記対向電極間に印加する、ことを
特徴とする。

【００１７】上記目的を達成するため、この発明にかか
る強誘電性液晶表示装置は、画素電極と該画素電極に接
続されたアクティブ素子がマトリクス状に配列された一
方の基板と、前記画素電極に対向する対向電極が形成さ
れた他方の基板と、前記基板間に配置され、層構造と前
記基板の間隔より小さい螺旋ピッチの螺旋構造をもち、
前記画素電極と前記対向電極間に印加された電圧に応じ
て液晶分子が一方の方向にほぼ配列した第１の配向状態
と、液晶分子が他方の方向にぼぼ配列した第２の配向状
態と、前記第１と第２の配向状態の中間の任意の配向状
態に配向する非メモリ性強誘電性液晶、を備えた強誘電
性液晶表示素子と、前記アクティブ素子に接続され、前
記画素電極を前期選択期間と前記前期選択期間と異なる
タイミングの後期選択期間で選択し、前記前期選択期間
には、前記強誘電性液晶を前記第１または第２の配向状
態の一方に設定するための電圧を前記アクティブ素子を
介して前記マトリクスの複数行の前記画素電極に印加
し、後期選択期間には、画素の表示階調に応じて変化す
る電圧を前記アクティブ素子を介して前記画素電極に印
加する駆動手段、を備えることを特徴とする。

【００１８】上記構成において、初期化電圧は、液晶を
第１の配向状態に設定する第１のパルスと、第２の配向
状態に設定する第２のパルスを含み、前記第１と第２の
パルスの電圧の絶対値は等しい。

【００１９】後期選択期間に、書き込み電圧と極性が逆
でかつ絶対値が等しい補償電圧を前記液晶に印加するよ
うにしてもよい。アクティブ素子は、例えば、薄膜トラ
ンジスタから構成される。また、駆動手段は、例えば、
対応する行の前記前期選択期間及び前記後期選択期間
に、対応する前記ゲートラインに前記薄膜トランジスタ
をオンさせる信号を供給する行駆動手段と、前期選択期
間に、前記液晶分子を前記第１または第２の配向状態の
一方に設定するための初期化電圧を薄膜トランジスタを
介して画素電極に印加し、後期選択期間に、前記表示階
調に対応した書き込み電圧を薄膜トランジスタを介して
画素電極に印加する列駆動手段、から構成される。

【００２０】

【作用】上記構成によれば、初期化電圧により、強誘電
性液晶が前記第１または第２の配向状態、即ち、強誘電
性液晶の螺旋構造を解いた状態に設定されるので、その
後、書き込み電圧を印加した際、表示階調がほぼ一義的
に定まる。従って、階調表示が可能となる。前期選択期
間を複数の行で同一タイミングとすることにより、行毎
に前期選択期間を設ける場合に比較して、書き込み時間
を短くすることができる。初期化電圧を第１と第２のパ
ルス対とし、また、補償電圧を液晶に印加することによ
り、液晶に印加される電圧の直流成分を除去できる。

【００２１】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。まず、本発明の駆動方法によって表示駆動され
る強誘電性液晶表示素子の構成を説明する。図４は強誘
電性液晶表示素子の断面図、図５は前記液晶表示素子の
画素電極とアクティブ素子を形成した基板の平面図であ
る。

【００２２】この強誘電性液晶表示素子は、アクティブ
マトリクス方式のものであり、一対の透明基板（例え
ば、ガラス基板）１、２のうち、図４において下側の基
板（以下、下基板）１には透明な画素電極３と画素電極
３に接続されたアクティブ素子４とがマトリクス状に配
列形成されている。

【００２３】アクティブ素子４は、例えば、薄膜トラン
ジスタ（以下、ＴＦＴ）から構成される。ＴＦＴ４は、
基板１上に形成されたゲート電極と、ゲート電極を覆う
ゲート絶縁膜と、ゲート絶縁膜の上に形成された半導体
層と、半導体層の上に形成されたソース電極及びドレイ
ン電極とから構成される。

【００２４】さらに、下基板１には、図５に示すよう
に、画素電極３の行間にゲートライン（走査ライン）５
が配線され、画素電極３の列間にデータライン（階調信
号ライン）６が配線されている。各ＦＴＦ４のゲート電
極は対応するゲートライン５に接続され、ドレイン電極
は対応するデータライン６に接続されている。

【００２５】ゲートライン５は、端部５ａを介して行ド
ライバ（行駆動回路）２１に接続され、データライン６
は端部６ａを介して列ドライバ（列駆動回路）２２に接
続される。行ドライバ２１は、後述するゲートパルスを
印加して、ゲートライン５をスキャンする。一方、列ド
ライバ２２は、表示データ（階調データ）を受け、デー
タライン６に表示データに対応するデータ信号を印加す
る。ゲート信号とデータ信号の詳細は後述する。

【００２６】ゲートライン５は端子部５ａを除いてＴＦ
Ｔ４のゲート絶縁膜（透明膜）で覆われており、データ
ライン６は前記ゲート絶縁膜の上に形成されている。画
素電極３は前記ゲート絶縁膜の上に形成されており、そ
の一端部においてＴＦＴ４のソース電極に接続されてい
る。

【００２７】図４において、上側の基板（以下、上基
板）２には、下基板１の各画素電極３と対向する透明な
対向電極７が形成されている。対向電極７は表示領域全
体にわたる面積の１枚の電極から構成され、一定の基準
電圧Ｖ０が印加されている。

【００２８】下基板１と上基板２の電極形成面には、そ
れぞれ配向膜８、９が設けられている。配向膜８、９は
ポリイミド等の有機高分子化合物からなる水平配向膜で
あり、その対向面にはラビングによる配向処理が施され
ている。

【００２９】下基板１と上基板２は、その外周縁部にお
いて枠状のシール材１０を介して接着されており、基板
１、２間のシール材１０で囲まれた領域には液晶１１が
封入されている。液晶１１は、カイラルスメクティック
Ｃ相の螺旋ピッチが両基板１、２の間隔より小さく、か
つ、配向状態のメモリ性を有さない強誘電性液晶（以
下、ＤＨＦ液晶）である。このＤＨＦ液晶１１は、螺旋
ピッチが、可視光帯域の波長である７００nm〜４００nm
以下（例えば、４００nm〜３００nm）であり、自発分極
が大きく、コーンアングルが約２７度ないし４５゜（望
ましくは、２７゜ないし３０゜）の強誘電性液晶組成物
からなる。なお、図４において、符号１２は両基板１、
２の間隔を規制する透明なギャップ材を示し、このギャ
ップ材１２は液晶封入領域内に点在状態で配置されてい
る。

【００３０】ＤＨＦ液晶１１は、カイラルスメクティッ
クＣ相が有する層構造の層の法線を配向膜８、９の配向
処理の方向に向けて均一な層構造を形成する。また、そ
の螺旋ピッチが基板間隔より小さいため、螺旋構造をも
った状態で基板１、２間に封入されている。液晶層を挟
んで対向する画素電極３と対向電極７との間に絶対値が
所定の値より高い電圧を印加したとき、ＤＨＦ液晶１１
は印加電圧の極性に応じて、液晶分子が一方向に配向す
る第１の配向状態と液晶分子が他方向に配向する第２の
配向状態のいずれかの状態に設定され、また、絶対値が
前記所定値より低い電圧を印加画素電極３と対向電極７
間に印加したときは、ＤＨＦ液晶１１の螺旋が歪むこと
により、液晶分子の平均的な配列状態が、印加電圧に応
じて、第１と第２の配向状態の中間の状態となる。

【００３１】液晶表示素子の上下には、一対の偏光板１
３、１４が配置されている。偏光板１３、１４の透過軸
の方向は、前述の第１と第２の配向状態におけるＤＨＦ
液晶１１の液晶分子の配向方向に応じて設定されてい
る。

【００３２】偏光板１３、１４の透過軸とＤＨＦ液晶１
１の液晶分子の配向方向との関係を図６を参照して説明
する。図６（ａ）は図４において上側の偏光板（以下、
上偏光板）１４の透過軸１４ａを示し、（ｂ）はＤＨＦ
液晶１１の第１と第２の配向状態における液晶分子の配
向方向１１ａ、１１ｂを示し、（ｃ）は図４において下
側の偏光板（以下、下偏光板）１３の透過軸１３ａを示
している。

【００３３】一方の極性でかつ絶対値が所定の値以上の
電圧を印加した時、ＤＨＦ液晶１１は、第１の配向状態
となり、液晶分子は図６（ｂ）に実線で示す第１の配向
方向１１ａに配向する。他方の極性でかつ絶対値が所定
の値以上の電圧を印加したとき、ＤＨＦ液晶１１は第２
の配向状態となり、液晶分子は図６（ｂ）に波線で示す
第２の配向方向に配向する。第１の配向方向１１ａと第
２の配向方向１１ｂとのずれ角θは、ＤＨＦ液晶１１の
種類によって異なるが、２５゜〜４５゜に選定され、望
ましくは２７゜〜４５゜である。

【００３４】一対の偏光板１３、１４のうち、一方の偏
光板、例えば、上偏光板１４の透過軸１４ａは、ＤＨＦ
液晶１１の２つの配向方向１１ａ、１１ｂの一方、例え
ば、第２の配向方向１１ｂとほぼ平行になっており、他
方の下偏光板１３の透過軸１３ａは、上偏光板１４の透
過軸１４ａとほぼ直交している。

【００３５】図６に示すように偏光板１３、１４の透過
軸を設定した強誘電性液晶表示素子は、液晶分子を第１
の配向方向１１ａに配向させた時に透過率が最も高く
（表示が最も明るく）なり、液晶分子を第２の配向方向
１１ｂに配向させた時に透過率が最も低く（表示が最も
暗く）なる。

【００３６】すなわち、液晶分子が第１の配向方向１１
ａを向いた状態では、入射側の偏光板を通過した直線偏
光はＤＨＦ液晶１１の偏光作用により非直線偏光とな
り、出射側偏光板の透過軸と平行な成分が出射側の偏光
板を透過して出射する。このため、表示は明るくなる。
一方、液晶分子が第２の配向方向１１ｂを向いた状態で
は、入射側の偏光板を通った直線偏光はＤＨＦ液晶１１
の偏光作用をほとんど受けず、直線偏光のまま液晶層を
通過し、そのほとんどが他方の偏光板で吸収され、表示
が暗くなる。

【００３７】次に、上記構成の強誘電性液晶表示素子の
駆動方法を図１、図２を参照して説明する。図１は、こ
の実施例の液晶表示装置の任意の第Ｋ行〜第Ｋ＋７行
（Ｋ＝８ｎ＋１、ｎは０または正の正数）の画素電極３
に印加される電圧波形、図２は、第１行〜第１６行のゲ
ートライン及び各データラインに印加されるパルス信号
の電圧波形を示す。

【００３８】本実施例においては、各行の画素（各ゲー
トライン）の選択期間（書き込み期間）は前期選択期間
と後期選択期間から構成され、前期選択期間は複数（８
つ）の行で同一タイミングであり、後期選択期間は行毎
に異なる。この実施例では、前記選択期間及び後期選択
期間をそれぞれ期間Δｔ（例えば、約４５μ秒）のスロ
ットに等分し、後期選択期間の後半のスロットを書き込
みパルスＰ４の印加期間とし、後期選択期間の前半のス
ロットを書き込みパルスＰ４に対する補償パルスＰ３の
印加期間とし、前期選択期間の後半のスロットをＤＨＦ
液晶１１を第２の配向状態に設定するためのリセットパ
ルスＰ２の印加期間とし、前期選択期間の前半のスロッ
トをリセットパルスＰ２に対する補償パルスＰ１の印加
期間としている。

【００３９】まず、図２（ａ）〜（ｄ）に示すように、
第１行〜第８行の画素の前期選択期間に、行ドライバ２
１は第１行〜第８行のゲートライン５に同時にゲートパ
ルスを印加し、第１行〜第８行のＴＦＴ４を同時にオン
させる。この間、コラムドライバ２２はすべてのデータ
ライン６に、図２（ｈ）に示すように、正極性の第１リ
セットパルスＰ１と負極性の第２リセットパルスＰ２を
印加する。第２リセットパルスＰ２は液晶表示素子のヒ
ステリシスをなくすために、ＤＨＦ液晶１１を第２の配
列状態に設定するためのパルスであり、この第２リセッ
トパルスＰ２の電圧値−ＶＲは液晶分子のほとんどの長
軸が第２の方向１１ｂに配列するのに十分な値である。
また、第１リセットパルスＰ１は第２リセットパルスＰ
２の印加によりＤＨＦ液晶１１に直流電圧が片寄ってか
かるのを補償するためのパルスであり、第１リセットパ
ルスＰ１と第２リセットパルスＰ２の電圧は絶対値が等
しくて、極性が逆である。

【００４０】なお、これら各パルスＰ１、Ｐ２の極性及
び電圧値は、いずれも、データ信号の基準電圧Ｖ０に対
する極性と電圧である。この基準電圧Ｖ０は対向電極７
に印加する電圧と同一である。また、ゲートライン５に
供給されるゲートパルスのパルス幅はデータライン６に
供給されるパルス対のパルス幅より狭い。これは、パル
ス対の後半のパルスの電圧レベルを正確に各画素の容量
（画素電極３、対向電極７、ＤＨＦ液晶１１から構成さ
れる容量）に保持するためである。図２では、図面を見
やすくするため、ゲートパルスとデータライン上のパル
ス対のパルス幅の差を強調している。

【００４１】ゲートパルスがオフすると、トランジスタ
４もオフし、第１行〜第８行の各画素の容量は、第２の
リセットパルスＰ２の電圧−ＶＲにほぼ等しい電圧を保
持する。正の電圧で白（光透過）が画素に書き込まれ、
負の電圧で黒（光不透過）が画素に書き込まれるとする
と、第１行〜第８行の画素はすべて黒の状態（ブランキ
ング）状態となる。

【００４２】その後、第１行の画素の後期選択期間が開
始し、行ドライバ２１は第１行のゲートライン５にゲー
トパルスを印加し、第１行のゲートライン５に接続され
たＴＦＴ（第１行のＴＦＴ）４がオンする。一方、列ド
ライバ２２は各データラインに、第１行の画素の表示階
調に対応する電圧（書き込み電圧）ＶＤを有する書き込
みパルスＰ４と補償パルスＰ３を印加する。補償パルス
Ｐ３は書き込みパルスＰ４の印加によりＤＨＦ液晶１１
に直流電圧が片寄って印加されるのを補償するためのパ
ルスであり、書き込みパルスＰ４と逆極性で絶対値が同
一の電圧を有する。この実施例では、書き込み電圧ＶＤ
の最小値を電圧Ｖ０とし、最大値Ｖmaxを第２リセット
パルスＰ２の電圧ＶＲより若干低い値とし、Ｖ０〜Ｖma
xの範囲で書き込み電圧を表示階調に応じて制御する。

【００４３】書き込みパルスＰ４がデータライン６に印
加されている間に、行ドライバ２１はゲートパルスをオ
フし、第１行のＴＦＴ４をオフする。このため、第１行
の画素電極３に印加される電圧の波形は図１（ａ）に示
すように、前期選択期間に印加されるリセットパルスＰ
１とＰ２の対と後期選択期間に印加される補償パルスＰ
３と書き込みパルスＰ４の対となる。

【００４４】第１行の各画素の容量は、第１行のＴＦＴ
４がオフした際に印加されていた電圧、即ち、書き込み
パルスＰ４の電圧ＶＤにほぼ等しい電圧を保持する。こ
のため、第１行の画素は、次のフレームの前期選択期間
まで、書き込み電圧ＶＤに対応する階調、すなわち、表
示データに対応する階調を維持する。

【００４５】以後、第２、第３、・・・、第８行のゲート
ライン５の後期選択期間となり、行ドライバ２１は図２
（ｂ）〜（ｄ）に示すように、第２、第３、・・・、第８
行のゲートライン５にゲートパルスを順次印加し、列ド
ライバ２２は、図２（ｈ）に示すように、各データライ
ン６に補償パルスＰ３と表示データに対応した書き込み
電圧ＶＤを有する書き込みパルスＰ４を印加する。この
結果、第２行〜第８行の画素電極３には、図１（ｂ）〜
（ｈ）に示す波形のパルス信号がそれぞれ印加され、第
２行〜第８行の画素の容量は、第２行〜８行のＴＦＴ４
がオフした際に印加されていた電圧、即ち、書き込みパ
ルスＰ４の電圧ＶＤにほぼ等しい電圧を保持し、これに
より、表示データに対応する階調を第１行〜第８行のゲ
ートラインの次の前期選択期間まで維持する。以上で、
第１行〜第８行の画素への書き込みが終了する。

【００４６】その後、第９行〜第１６行の画素の前期選
択期間になり、行ドライバ２１は、図２（ｅ）〜（ｇ）
に示すように、第９行〜第１６行のゲートライン５に同
時にゲートパルスを印加する。一方、列ドライバ２２
は、各データライン６に第１リセットパルスＰ１と第２
リセットパルスＰ２の対を印加する。その後、順次、第
９行〜第１６行の画素の後期選択期間となり、行ドライ
バ２１は、図２（ｅ）〜（ｇ）に示すように、第９、第
１０、・・・、第１６行のゲートライン５にゲートパルス
を順次印加し、列ドライバ２２は、図２（ｈ）に示すよ
うに、各データライン６に補償パルスＰ３と書き込みパ
ルスＰ４を印加する。この結果、第９行〜第１６行の画
素電極３には、図１（ａ）〜（ｈ）に示す波形の電圧パ
ルスが印加され、第９行〜第１６行の画素は、表示デー
タに対応する階調を第９行〜第１６行の画素の次の前期
選択期間まで維持する。

【００４７】以後、同様の動作が８行毎に繰り返され、
すべての行の画素への書き込みが終了した時点で書き込
み動作は終了する。そして、次のフレームが開始する
と、第１行の画素より、再び、上述の動作が繰り返され
る。

【００４８】以上説明した書き込み動作の全体の流れは
図３（ａ）〜（ｄ）に示すようになる。なお、図３
（ａ）と（ｄ）はこの液晶表示素子の一画面分を示し、
図３（ｂ）と（ｃ）は一画面のうちの８行分を示す。

【００４９】まず、第１行〜第８行の画素にリセットパ
ルス対が印加され、図３（ａ）にハッチングを付して示
すように、第１行〜第８行の画素がすべて黒（ブランク
状態）に設定される（第１行〜第８行の画素の前期選択
期間）。次に、第１行の画素に補償パルスＰ３と書き込
みパルスＰ４の対が印加され、図３（ｂ）に示すよう
に、第１行の画素が表示データに対応した階調に設定さ
れる（第１行の画素の後期選択期間）。

【００５０】次に、第２行の画素に補償パルスＰ３と書
き込みパルスＰ４の対が印加され、図３（ｃ）に示すよ
うに、第２行の画素が表示データに対応した階調に設定
される（第２行の画素の後期選択期間）。以後、同様の
動作が第８行の画素まで繰り返され、第１行〜第８行の
画素が表示データに対応した階調に設定される。

【００５１】その後、第９行〜第１５行の画素にリセッ
トパルスＰ１、Ｐ２の対が印加され、図３（ｄ）に示す
ように、第９行〜第１５行の画素がすべて黒（ブランク
状態）に設定される（第９行〜第１５行の画素の前期選
択期間）。次に、第９行〜第１５行の画素電極３に補償
パルスＰ３と書き込みパルスＰ４の対が順次印加され、
図３（ｂ）、（ｃ）に示すように、各行の画素が、順
次、表示データに対応した階調に設定される。

【００５２】以後、同様の動作が繰り返され、１画面全
体に表示データの書き込みが終了すると、再び、図３
（ａ）に示すように、第１行〜第８行の画素にリセット
パルスＰ１、Ｐ２の対が印加される。

【００５３】上記実施例によれば、複数行の画素を同時
にブランキング状態に設定できる。このため、各行の画
素の選択期間に個別にリセットパルス対を印加する場合
に比較して、一画面分の書き込み時間を短縮することが
できる。また、列ドライバ２２でのデータ処理が容易に
なり、列ドライバ２２の構造を簡略化できる。

【００５４】次に、行ドライバ２１及び列ドライバ２２
の構成の一例を図７を参照して説明する。列ドライバ２
２は例えば、タイミング信号生成回路３１、電圧生成回
路３２、選択信号生成回路３３、選択回路３４より構成
される。例えば、選択信号生成回路３３と選択回路３４
はデータライン毎に配置され、タイミング信号生成回路
３１と電圧生成回路３２は複数のデータライン６に共通
に配置される。

【００５５】タイミング信号生成回路３１は、例えば、
周期Δｔのクロック信号を生成する。電圧生成回路３２
は、データライン６に印加する複数の電圧を生成する。
選択信号生成回路３３には、クロック信号と画素単位の
表示データが供給される。第１行、第２行、・・・の各画
素の表示データを、例えば、Ｘ１、Ｘ２、・・・、Ｘ８、
Ｘ９、・・・と仮定すると、選択信号生成回路３３は、８
画素毎にリセットパルスの電圧ＶＲに対応するデータＸ
Ｒを挿入し、選択データＸＲ、−ＸＲ、−Ｘ１、Ｘ１、
−Ｘ２、Ｘ２、−Ｘ３、・・・、−Ｘ８、Ｘ８、ＸＲ、−
ＸＲ、−Ｘ９、Ｘ９、・・・を生成する。選択回路３４
は、電圧生成回路３２から供給される複数の電圧の内、
選択データに対応するものを選択し、データライン６に
供給する。

【００５６】一方、行ドラバ２１は、走査（アドレス）
データ生成回路４１と走査データ生成回路４１の出力デ
ータに対応する電圧をゲートライン５に印加するドライ
バ４２から構成される。走査データ生成回路４１は、タ
イミング信号生成回路３３から供給されるクロック信号
に従って、ゲートパルスに対応するデータ列を生成し、
ドライバ４２に供給する。

【００５７】上記駆動方法により、前述した強誘電性液
晶素子の階調制御を行った。この駆動方法においては、
パルス幅Δｔを４５μｓ、リセットパルスの電圧ＶＲを
１７Ｖ、書き込み電圧ＶＤを０≦ＶＤ≦１４Ｖに設定し
た。その結果を図８に示す。図８（ａ）は、図１（ａ）
のように、リセットパルス対と書き込みパルス対を連続
して画素に印加した場合の特性、図８（ｂ）は、図１
（ｈ）のように、リセットパルス対を印加した後、７選
択期間（７・２Δｔ）経過後に書き込みパルス対を画素
に印加した場合の特性を示す。いずれの場合も、明確な
階調表示が可能である。

【００５８】なお、前述のように、データライン上の信
号レベルを正確に画素電極３、対向電極７、ＤＨＦ液晶
１１よりなる容量に保持するためには、データライン上
の信号レベルが変化する少し前にゲートパルスがオフす
ることが望ましい。

【００５９】なお、上記実施例では、８つのゲートライ
ンの前期選択期間を同一タイミングにしたが、８つに限
定されず、２以上のいずれでもよい。また、複数のゲー
トラインの前期選択期間を同一タイミングにすることな
く、別々のタイミングとしてもよい。この場合も、１つ
の行の選択期間を前期選択期間と後期選択期間に分け、
前期選択期間にリセットパルス対をデータライン６に印
加し、後期選択期間に書き込みパルスと補償パルスの対
をデータライン６に印加する。

【００６０】但し、前期選択期間を共有する行の数が多
すぎると、ブランキング状態に設定されてから、最後の
行の画素にデータを書き込むまでの時間が長くなりす
ぎ、表示がちらつくという問題が発生する。また、前期
選択期間を共有する行の数が少ないと、個別に前期選択
期間が設定されるに等しい状態になり、１画面分の書き
込み時間が長くなるという問題がある。実験的には、行
数、即ち、ゲートライン５の数が２００ないし４００程
度の場合、前期選択期間を共有する行の数は６ないし１
０、特に８が望ましい。

【００６１】なお、上記実施例では、第１と第２のリセ
ットパルスＰ１、Ｐ２の電圧をＶＲ、−ＶＲとし、この
順番でゲートラインに印加しているが、第１と第２のリ
セットパルスＰ１、Ｐ２の印加の順番は逆でもよい。こ
の場合、各画素は、前期選択期間で白（光透過状態）に
設定され、その後、後期選択期間で、表示データに対応
する階調に設定される。人間の目の感度が、黒よりも白
に敏感であるため、前期選択期間で各画素を黒状態に設
定する方が望ましい。

【００６２】リセット電圧ＶＲ、−ＶＲは、ＤＨＦ液晶
１１の液晶分子の長軸（ダイレクタ）がほとんど第１ま
たは第２の配向方向１１ａ、１１ｂに配向する電圧であ
ればよく、配向方向１１ａ、１１ｂに完全に配向する電
圧でなくてもよい。

【００６３】上記実施例では、前期選択期間に、第１リ
セットパルスと第２リセットパルスを１回づつ画素に印
加しているが、第１リセットパルスと第２リセットパル
スの印加回数が同じならば、印加回数は任意でよい。

【００６４】上記実施例で駆動した強誘電性液晶表示素
子は、一方の偏光板１４の透過軸１４ａをＤＨＦ液晶１
１の第２の配向方向１１ｂとほぼ平行にしたものである
が、上記駆動方法は、一方の偏光板１４の透過軸１４ａ
をＤＨＦ液晶１１の第１の配向方向１１ａとほぼ平行に
した、ＤＨＦ液晶１１を第２の配向方向１１ｂに配向さ
せた際に透過率が最も高く（表示が最も明るく）なり、
ＤＨＦ液晶１１を第１の配向方向１１ａに配向させたと
きに透過率が最も低く（表示が最も暗く）なる強誘電性
液晶表示素子の駆動にも適用できる。また、本発明の駆
動方法はＴＦＴをアクティブ素子とする強誘電性液晶表
示素子に限らず、ＭＩＭをアクティブ素子とする強誘電
性液晶表示素子にも適用可能である。

【００６５】

【発明の効果】以上説明したように、本発明の液晶表示
装置及び液晶表示素子の駆動方法によれば、前期選択期
間に液晶を第１の配向状態に配向させる電圧と第２の配
向状態に配向させる電圧の少なくとも一方を画素に印加
して、液晶分子を一定の配向状態とし、その後、後期選
択期間に表示データに対応する書き込み電圧を画素に印
加する。従って、基板間隔より小さい螺旋ピッチを持っ
た非メモリ性強誘電性液晶（ＤＨＦ液晶）を用いたアク
ティブマトリクス方式の強誘電性液晶表示素子に、明確
な階調表示を行なわせることができる。また、複数のゲ
ートラインの前期選択期間を共通にすることにより、１
フィールドの書き込み時間を短くすることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｈ）は、この発明の一実施例にかか
る液晶表示素子の駆動方法により、第Ｋ行〜第Ｋ＋７行
の画素に印加される電圧の波形を示すタイミングチャー
トである。

【図２】（ａ）〜（ｇ）は、この発明の一実施例にかか
る液晶表示素子の駆動方法により、第１行〜第１６行の
ゲートラインに印加される電圧の波形を示すタイミング
チャート、（ｈ）は、データラインに印加される電圧の
波形を示すタイミングチャートである。

【図３】本実施例による書き込み手順を示す図であり、
（ａ）と（ｄ）は一画面を示す図、（ｂ）と（ｃ）は８
行分の画素を示す図である。

【図４】この発明の一実施例にかかる液晶表示素子の駆
動方法により駆動される液晶表示素子の構造を示す断面
図である。

【図５】図４に示す液晶表示素子の下基板の構成を示す
平面図である。

【図６】偏光板の透過軸と液晶分子の配方方向の関係を
示す図であり、（ａ）は上基板の透過軸の方向、（ｂ）
は液晶分子の配方方向、（ｃ）は下基板の透過軸の方向
をそれぞれ示す図である。

【図７】行ドライバ及び列ドライバの構成の一例を示す
ブロック図である。

【図８】印加電圧と透過率の変化を示すグラフである。

【符号の説明】

１ 透明基板（下基板） ２ 透明基板（上基板） ３ 画素電極 ４ アクティブ素子（ＴＦＴ） ５ ゲートライン（走査ライン） ６ データライン（階調信号ライン） ７ 対向電極 ８ 配向膜 ９ 配向膜 １０ シール材 １１ 強誘電性液晶（ＤＨＦ液晶） １２ ギャップ材 １３ 偏光板（下偏光板） １４ 偏光板（上偏光板） ２１ 行ドライバ（行駆動回路） ２２ 列ドライバ（列駆動回路） ３１ タイミング信号生成回路 ３２ 電圧生成回路 ３３ 選択信号生成回路 ３４ 選択回路３４ ４１ 走査データ生成回路 ４２ ドライバ

Claims (12)

【特許請求の範囲】
1. 【請求項１】画素電極と画素電極に接続された薄膜トラ
   ンジスタがマトリクス状に複数配列された一方の基板
   と、前記画素電極に対向する対向電極が形成された他方
   の基板と、これらの基板の間に配置され、層構造と前記
   基板の間隔より小さい螺旋ピッチの螺旋構造をもち、前
   記画素電極と対向電極間に印加された電圧に応じて液晶
   分子が一方の方向にほぼ配列した第１の配向状態と、液
   晶分子が他方の方向にぼぼ配列した第２の配向状態と、
   前記螺旋構造の歪みにより液晶分子の平均的な配列方向
   が前記一方の方向と他方の方向の間となる中間の配向状
   態にそれぞれ配向する非メモリー性強誘電性液晶、を備
   えた強誘電性液晶表示素子の駆動方法において、 前記画素電極と対向電極とそれらに挟まれた前記強誘電
   性液晶から構成される各画素の選択期間は、前期選択期
   間と後期選択期間を含み、 前記前期選択期間を前記マトリクスの複数の行で同一タ
   イミングとし、前記液晶を前記第１の配向状態と第２の
   配向状態の少なくとも一方の状態に設定する初期化電圧
   を前記画素電極と前記対向電極間に印加し、 前記後期選択期間には、前記マトリクスの行毎に異なっ
   たタイミングとし、表示階調に応じて変化する書き込み
   電圧を前記画素電極と前記対向電極間に印加する、こと
   を特徴とする強誘電性液晶表示素子の駆動方法。
2. 【請求項２】前記初期化電圧は、前記強誘電性液晶を第
   １の配向状態に配向させる第１のパルスと、前記強誘電
   性液晶を第２の配向状態に配向させる第２のパルスを含
   む、ことを特徴とする請求項１記載の駆動方法。
3. 【請求項３】前記第１と第２のパルスは、極性が反対
   で、絶対値が等しい電圧を有することを特徴とする請求
   項２記載の駆動方法。
4. 【請求項４】前記後期選択期間に前記書き込み電圧と、
   前記書き込み電圧と極性が逆でかつ絶対値が等しい補償
   電圧を前記画素電極と前記対向電極間に印加することを
   特徴とする請求項１ないし３のいずれか１つに記載の駆
   動方法。
5. 【請求項５】前記初期化電圧は、前記液晶表示素子の表
   示を黒状態に設定する電圧であることを特徴とする請求
   項１ないし４のいずれか１つに記載の駆動方法。
6. 【請求項６】画素電極と該画素電極に接続されたアクテ
   ィブ素子がマトリクス状に配列された一方の基板と、前
   記画素電極に対向する対向電極が形成された他方の基板
   と、前記基板間に配置され、層構造と前記基板の間隔よ
   り小さい螺旋ピッチの螺旋構造をもち、前記画素電極と
   前記対向電極間に印加された電圧に応じて液晶分子が一
   方の方向にほぼ配列した第１の配向状態と、液晶分子が
   他方の方向にぼぼ配列した第２の配向状態と、前記第１
   と第２の配向状態の中間の任意の配向状態に配向する非
   メモリ性強誘電性液晶、を備えた強誘電性液晶表示素子
   と、 前記アクティブ素子に接続され、前記画素電極を前期選
   択期間と前記前期選択期間と異なるタイミングの後期選
   択期間で選択し、前記前期選択期間には、前記強誘電性
   液晶を前記第１または第２の配向状態の一方に設定する
   ための電圧を前記アクティブ素子を介して前記マトリク
   スの複数行の前記画素電極に印加し、後期選択期間に
   は、画素の表示階調に応じて変化する電圧を前記アクテ
   ィブ素子を介して前記画素電極に印加する駆動手段、を
   備えることを特徴とする強誘電性液晶表示装置。
7. 【請求項７】前記アクティブ素子は電流路の一端が対応
   する画素電極に接続された薄膜トランジスタから構成さ
   れ、 前記駆動手段は、 対応する行の複数の前記薄膜トランジスタのゲートに接
   続されたゲートラインと、 対応する列の複数の前記薄膜トランジスタの電流路の他
   端に接続されたデータラインと、 前記前期選択期間及び前記後期選択期間に、その行の前
   記ゲートラインに前記薄膜トランジスタをオンさせるゲ
   ート電圧を供給する行駆動手段と、 前記前期選択期間に、前記強誘電性液晶を前記第１また
   は第２の配向状態の一方に設定するための初期化電圧を
   前記データラインに印加し、前記後期選択期間に、前記
   表示階調に対応した書き込み電圧を前記データラインに
   印加する列駆動手段、 を備える、ことを特徴とする請求項６記載の強誘電性液
   晶表示装置。
8. 【請求項８】前記前期選択期間に、前記行駆動手段は、
   複数の前記ゲートラインに同時にゲート電圧を印加し、
   前記列駆動手段は、前記初期化電圧を前記データライン
   に印加し、 前記後期選択期間に、前記行駆動手段は前記後期選択期
   間に前記ゲート電圧を異なったタイミングで前記ゲート
   ラインに印加し、前記列駆動手段は前記書き込み電圧を
   前記データラインに印加する、ことを特徴とする請求項
   ７記載の強誘電性液晶表示装置。
9. 【請求項９】前記列駆動手段は、前記前期選択期間にお
   いて、前記強誘電性液晶を第１の配向状態に設定する第
   １のパルスと前記強誘電性液晶を第２の配向状態に設定
   する第２のパルスを前記データラインに印加する、こと
   を特徴とする請求項７または８記載の強誘電性液晶表示
   装置。
10. 【請求項１０】前記第１のパルスと第２のパルスは、極
    性が反対で絶対値が等しい電圧を有することを特徴とす
    る請求項９記載の強誘電性液晶表示装置。
11. 【請求項１１】前記列駆動手段は、前記後期選択期間
    に、前記書き込み電圧と共に前記書き込み電圧と逆極性
    でかつ絶対値が等しい補償電圧を前記データラインに印
    加する、ことを特徴とする請求項７ないし１０のいずれ
    か１つに記載の強誘電性液晶表示装置。
12. 【請求項１２】前記駆動手段は、前記前期選択期間にお
    いて、前記強誘電性液晶表示素子を暗状態に設定するこ
    とを特徴とする請求項６ないし１１のいずれか１つに記
    載の強誘電性液晶表示装置。