JPH0763086B2 - 光読み取り装置 - Google Patents
光読み取り装置Info
- Publication number
- JPH0763086B2 JPH0763086B2 JP60147502A JP14750285A JPH0763086B2 JP H0763086 B2 JPH0763086 B2 JP H0763086B2 JP 60147502 A JP60147502 A JP 60147502A JP 14750285 A JP14750285 A JP 14750285A JP H0763086 B2 JPH0763086 B2 JP H0763086B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistance
- transparent conductive
- amorphous silicon
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は光導電膜の片面に透明導電膜電極を他面に金
属膜電極を有する膜状のサンドイツチ型光読み取り装置
に関するもので、例えばフアクシミリ送信機などの光セ
ンサアレイに用いることができる。
属膜電極を有する膜状のサンドイツチ型光読み取り装置
に関するもので、例えばフアクシミリ送信機などの光セ
ンサアレイに用いることができる。
〔従来の技術〕 従来、サンドイツチ型光読み取り装置として例えば第３
図の平面図及び第４図の断面図に示すようなものがあつ
た。第４図（ａ）は第３図のIVA−IVA線断面図、（ｂ）
は同IVB−IVB線断面図である。この光読み取り装置は絶
縁性基板（１）の表面にビツト毎に分離して設けられた
複数の金属電極（２）と、この金属電極（２）上に形成
されたストライプ状のｉ型アモルフアスシリコン膜より
なる光導電膜（３）と、この光導電膜上に形成されたス
トライプ状の透明導電膜（５）から構成されていた。こ
の光読み取り装置は、製造が容易であるが、光導電膜の
ｉ型アモルフアスシリコン膜（３）と透明導電膜（５）
との間にシヨツトキーバリアを形成する必要があり、透
明導電膜（５）の形成によりその性能が左右される。透
明導電膜（５）として、ITO（In2O3＋SnO2）を生産性の
良いスパツタリング法を用いてｉ型アモルフアスシリコ
ン上に形成した場合、安定で良好なシヨツトキーバリア
の形成が難しく、安定かつ歩留りよく良好な光読み取り
装置を提供することが困難であつた。
図の平面図及び第４図の断面図に示すようなものがあつ
た。第４図（ａ）は第３図のIVA−IVA線断面図、（ｂ）
は同IVB−IVB線断面図である。この光読み取り装置は絶
縁性基板（１）の表面にビツト毎に分離して設けられた
複数の金属電極（２）と、この金属電極（２）上に形成
されたストライプ状のｉ型アモルフアスシリコン膜より
なる光導電膜（３）と、この光導電膜上に形成されたス
トライプ状の透明導電膜（５）から構成されていた。こ
の光読み取り装置は、製造が容易であるが、光導電膜の
ｉ型アモルフアスシリコン膜（３）と透明導電膜（５）
との間にシヨツトキーバリアを形成する必要があり、透
明導電膜（５）の形成によりその性能が左右される。透
明導電膜（５）として、ITO（In2O3＋SnO2）を生産性の
良いスパツタリング法を用いてｉ型アモルフアスシリコ
ン上に形成した場合、安定で良好なシヨツトキーバリア
の形成が難しく、安定かつ歩留りよく良好な光読み取り
装置を提供することが困難であつた。
そこで、この問題点をなくすものとして、例えば第５図
に示すような、光導電膜（３）としてｎ型−ｉ型−ｐ型
の３層のアモルフアスシリコン膜を用いたものがあつ
た。第５図（ａ）は第５図（ｂ）のVA−VA線断面図、第
５図（ｂ）は第５図（ａ）のVB−VB線断面図である。こ
の光読み取り装置は絶縁性基板（１）上にビツト毎に分
離して設けられた複数の金属電極（２）、この金属電極
（２）上にｎ型−ｉ型−ｐ型の順序でアモルフアスシリ
コン膜を形成し、ビツト間を完全に分離してパターニン
グした光導電膜（６）、及びこの光導電膜（６）の端面
を絶縁性膜（７）で被覆した後、形成された透明導電膜
（５）で構成されていた。この構成では、金属電極
（２）に接する側の光導電膜（６）としてｎ型のアモル
フアスシリコン膜を使用しているため、光導電膜（６）
はビツト間を完全に分離する必要があつた。そのため、
製造工程が多く複雑となりコスト高となる問題点があつ
た。
に示すような、光導電膜（３）としてｎ型−ｉ型−ｐ型
の３層のアモルフアスシリコン膜を用いたものがあつ
た。第５図（ａ）は第５図（ｂ）のVA−VA線断面図、第
５図（ｂ）は第５図（ａ）のVB−VB線断面図である。こ
の光読み取り装置は絶縁性基板（１）上にビツト毎に分
離して設けられた複数の金属電極（２）、この金属電極
（２）上にｎ型−ｉ型−ｐ型の順序でアモルフアスシリ
コン膜を形成し、ビツト間を完全に分離してパターニン
グした光導電膜（６）、及びこの光導電膜（６）の端面
を絶縁性膜（７）で被覆した後、形成された透明導電膜
（５）で構成されていた。この構成では、金属電極
（２）に接する側の光導電膜（６）としてｎ型のアモル
フアスシリコン膜を使用しているため、光導電膜（６）
はビツト間を完全に分離する必要があつた。そのため、
製造工程が多く複雑となりコスト高となる問題点があつ
た。
上記のように、光導電膜としてストライプ状のｉ型アモ
ルフアスシリコンを用いたものは、良好で安定した光読
み取り装置が得難く、ビツト間で分離されたｎ型−ｉ型
−ｐ型のアモルフアスシリコンを用いたものは製造が複
雑であるという問題点があつた。
ルフアスシリコンを用いたものは、良好で安定した光読
み取り装置が得難く、ビツト間で分離されたｎ型−ｉ型
−ｐ型のアモルフアスシリコンを用いたものは製造が複
雑であるという問題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、製造が容易でかつ良好な安定した光読み取り
装置を得ることを目的とする。
たもので、製造が容易でかつ良好な安定した光読み取り
装置を得ることを目的とする。
この発明の光読み取り装置は絶縁性基板上にビツト毎に
分割して設けられた複数の金属電極のアレイ、この複数
の金属電極上の一端に設けられた108Ω・cm以上の高抵
抗のアモルフアスシリコン膜、この高抵抗のアモルフア
スシリコン膜上に設けられた105Ω・cm以下の低抵抗の
ｐ型半導体膜、及びこの低抵抗のｐ型半導体膜上に上記
金属電極に対向して設けられた透明導電膜を備え、この
透明導電膜の上記各金属電極に対向する部分では、上記
高抵抗及び低抵抗の膜のうち、少なくとも低抵抗の膜が
上記金属電極のアレイ方向と直交する他端方向に上記透
明導電膜より実質的に突出しないようにしたものであ
る。
分割して設けられた複数の金属電極のアレイ、この複数
の金属電極上の一端に設けられた108Ω・cm以上の高抵
抗のアモルフアスシリコン膜、この高抵抗のアモルフア
スシリコン膜上に設けられた105Ω・cm以下の低抵抗の
ｐ型半導体膜、及びこの低抵抗のｐ型半導体膜上に上記
金属電極に対向して設けられた透明導電膜を備え、この
透明導電膜の上記各金属電極に対向する部分では、上記
高抵抗及び低抵抗の膜のうち、少なくとも低抵抗の膜が
上記金属電極のアレイ方向と直交する他端方向に上記透
明導電膜より実質的に突出しないようにしたものであ
る。
この発明においては光センサとして高抵抗のアモルフア
スシリコン膜と低抵抗のｐ型半導体膜間の接合を利用し
ており、このダイオード特性の要の部分が内部に形成さ
れるので特性が安定する。高抵抗のアモルファスシリコ
ン膜で各金属電極を被っているので、上記高抵抗のアモ
ルファスシリコン膜により分離された各金属電極間の導
通を防止できる。従って、高抵抗のアモルファスシリコ
ン膜、低抵抗のｐ型半導体及び透明導電膜はビット間連
続、例えばストライプ状にできるので、製造が容易にな
る。透明導電膜と同様な電極の役割をし光感度の領域を
広げることになる低抵抗のｐ型半導体膜が、金属電極の
アレイ方向と直交方向において、透明導電膜より実質的
に突出しないようにしてあるので、アレイ方向と直交方
向の光感度の解像度を向上できる。接合を利用した光セ
ンサであるので、透明導電膜の成膜法、成膜条件等に左
右されることなく、良好な安定した光読み取り装置にな
る。従つて透明導電膜を生産性のよいスパツタで形成で
きる。
スシリコン膜と低抵抗のｐ型半導体膜間の接合を利用し
ており、このダイオード特性の要の部分が内部に形成さ
れるので特性が安定する。高抵抗のアモルファスシリコ
ン膜で各金属電極を被っているので、上記高抵抗のアモ
ルファスシリコン膜により分離された各金属電極間の導
通を防止できる。従って、高抵抗のアモルファスシリコ
ン膜、低抵抗のｐ型半導体及び透明導電膜はビット間連
続、例えばストライプ状にできるので、製造が容易にな
る。透明導電膜と同様な電極の役割をし光感度の領域を
広げることになる低抵抗のｐ型半導体膜が、金属電極の
アレイ方向と直交方向において、透明導電膜より実質的
に突出しないようにしてあるので、アレイ方向と直交方
向の光感度の解像度を向上できる。接合を利用した光セ
ンサであるので、透明導電膜の成膜法、成膜条件等に左
右されることなく、良好な安定した光読み取り装置にな
る。従つて透明導電膜を生産性のよいスパツタで形成で
きる。
第１図はこの発明の一実施例の光読み取り装置を示す平
面図であり、第２図（ａ）は第１図のIIA−IIA線断面
図、同（ｂ）は第１図のIIB−IIB線断面図である。図に
おいて、（１）は絶縁性基板、（２）は絶縁性基板
（１）上にビツト毎に分割して所定パターンに形成され
た金属電極、（３）は複数の金属電極（２）上にストラ
イプ状に形成された108Ω・cm以上の高抵抗のアモルフ
アスシリコン膜、（４）は高抵抗のアモルフアスシリコ
ン膜（３）上にストライプ状に形成された105Ω・cm以
下の低抵抗のｐ型半導体膜、（５）はストライプ状に形
成された透明導電膜である。なお光導電膜は高抵抗のア
モルフアスシリコン膜（３）と低抵抗のｐ型半導体膜
（４）の二層からなり、このうち少なくとも低抵抗のｐ
型半導体膜（４）は金属電極（２）のアレイ方向と直交
方向、第１図のIIA−IIA線方向において実質的に透明導
電膜（５）より突出しない。
面図であり、第２図（ａ）は第１図のIIA−IIA線断面
図、同（ｂ）は第１図のIIB−IIB線断面図である。図に
おいて、（１）は絶縁性基板、（２）は絶縁性基板
（１）上にビツト毎に分割して所定パターンに形成され
た金属電極、（３）は複数の金属電極（２）上にストラ
イプ状に形成された108Ω・cm以上の高抵抗のアモルフ
アスシリコン膜、（４）は高抵抗のアモルフアスシリコ
ン膜（３）上にストライプ状に形成された105Ω・cm以
下の低抵抗のｐ型半導体膜、（５）はストライプ状に形
成された透明導電膜である。なお光導電膜は高抵抗のア
モルフアスシリコン膜（３）と低抵抗のｐ型半導体膜
（４）の二層からなり、このうち少なくとも低抵抗のｐ
型半導体膜（４）は金属電極（２）のアレイ方向と直交
方向、第１図のIIA−IIA線方向において実質的に透明導
電膜（５）より突出しない。
絶縁性基板（１）としては、ガラス、アルミナ、プラス
チツク等の基板が用いられる。
チツク等の基板が用いられる。
金属電極（２）としては、Cr、Cr−Al（二層）、Ni、A
l、Pt、Pd、Mo、Ti等が用いられる。
l、Pt、Pd、Mo、Ti等が用いられる。
108Ω・cm以上の高抵抗のアモルフアスシリコン膜
（３）としては高抵抗のｉ型アモルフアスシリコン膜、
ホウ素（Ｂ）を微量ドープした高抵抗のｐ型アモルフア
スシリコン膜等が用いられ、その膜厚は0.3μｍから５
μｍ程度が適当である。
（３）としては高抵抗のｉ型アモルフアスシリコン膜、
ホウ素（Ｂ）を微量ドープした高抵抗のｐ型アモルフア
スシリコン膜等が用いられ、その膜厚は0.3μｍから５
μｍ程度が適当である。
105Ω・cm以下の低抵抗のｐ型半導体膜（４）として
は、低抵抗のｐ型アモルフアスシリコン膜、ホウ素
（Ｂ）をドープしたｐ型の炭化硅素（SiC）等が用いら
れ、その膜厚は30Åから1000Å程度が適当である。
は、低抵抗のｐ型アモルフアスシリコン膜、ホウ素
（Ｂ）をドープしたｐ型の炭化硅素（SiC）等が用いら
れ、その膜厚は30Åから1000Å程度が適当である。
これら高抵抗のアモルフアスシリコン膜（３）と低抵抗
のｐ型半導体膜（４）はプラズマCVD法、スパツタリン
グ法、蒸着法、光CVD法等により均一な膜状に形成され
る。例えばこのアモルフアスシリコン膜（３）は、通常
シラン（SiH4）ガスのグロー放電法を利用したプラズマ
CVD法で形成され、ｐ型アモルフアスシリコン膜はシラ
ン（SiH4）ガスにジボラン（B2H6）を１％位混合させた
ガスのグロー放電法を利用したプラズマCVD法で形成で
きる。
のｐ型半導体膜（４）はプラズマCVD法、スパツタリン
グ法、蒸着法、光CVD法等により均一な膜状に形成され
る。例えばこのアモルフアスシリコン膜（３）は、通常
シラン（SiH4）ガスのグロー放電法を利用したプラズマ
CVD法で形成され、ｐ型アモルフアスシリコン膜はシラ
ン（SiH4）ガスにジボラン（B2H6）を１％位混合させた
ガスのグロー放電法を利用したプラズマCVD法で形成で
きる。
透明導電膜（５）としては、例えばITO膜（In2O3＋Sn
O2）とかSnO2膜が用いられ、その膜厚は300Å〜5000Å
程度が適当である。この透明導電膜（５）は生産性の良
いスパツタリング法を用いて形成できる。
O2）とかSnO2膜が用いられ、その膜厚は300Å〜5000Å
程度が適当である。この透明導電膜（５）は生産性の良
いスパツタリング法を用いて形成できる。
この光読み取り装置では高抵抗のアモルフアスシリコン
により、分離された金属電極間の導通がなくなり、光導
電膜を完全に分離する必要がなくなつた。また低抵抗の
ｐ型半導体膜により分離された金属電極間が導通すると
いう問題もなくなつた。また接合を利用した光センサと
なるので、透明導電膜の成膜法、成膜条件等に左右され
ることなく良好な安定した光読み取り装置になる。とこ
ろで、光感度領域は、一般に考えられている半導体層
（アモルファスシリコン膜（３）とｐ型半導体膜
（４））をはさんでいる金属電極（２）と透明導電導膜
（５）のオーバーラップ部分でけでなく、低抵抗のｐ型
半導体膜（４）まで拡大している。つまり、ｐ型半導体
膜（４）が透明導電膜（５）に比べて非常に高い抵抗で
あるにもかかわらず、ｐ型半導体膜（４）の下に高抵抗
のアモルファスシリコン膜（３）を用いた場合、ｐ型半
導体膜（４）が透明導電導膜（５）と同様な電極の役割
をし、実質的に透明導電導膜（５）を拡大し、光感度の
領域を広げることになり、金属電極のアレイ方向と直交
方向の光感度の解像度の低下をもたらすことになる。し
かしながら、この発明においては、アレイ方向と直交方
向においてｐ型半導体膜（４）を透明導電膜（５）より
突出しないようにしているので、光感度の解像度の低下
をきたすことがなく、光感度の解像度を向上できる。
により、分離された金属電極間の導通がなくなり、光導
電膜を完全に分離する必要がなくなつた。また低抵抗の
ｐ型半導体膜により分離された金属電極間が導通すると
いう問題もなくなつた。また接合を利用した光センサと
なるので、透明導電膜の成膜法、成膜条件等に左右され
ることなく良好な安定した光読み取り装置になる。とこ
ろで、光感度領域は、一般に考えられている半導体層
（アモルファスシリコン膜（３）とｐ型半導体膜
（４））をはさんでいる金属電極（２）と透明導電導膜
（５）のオーバーラップ部分でけでなく、低抵抗のｐ型
半導体膜（４）まで拡大している。つまり、ｐ型半導体
膜（４）が透明導電膜（５）に比べて非常に高い抵抗で
あるにもかかわらず、ｐ型半導体膜（４）の下に高抵抗
のアモルファスシリコン膜（３）を用いた場合、ｐ型半
導体膜（４）が透明導電導膜（５）と同様な電極の役割
をし、実質的に透明導電導膜（５）を拡大し、光感度の
領域を広げることになり、金属電極のアレイ方向と直交
方向の光感度の解像度の低下をもたらすことになる。し
かしながら、この発明においては、アレイ方向と直交方
向においてｐ型半導体膜（４）を透明導電膜（５）より
突出しないようにしているので、光感度の解像度の低下
をきたすことがなく、光感度の解像度を向上できる。
この実施例の光読み取り装置を製造するには、まず絶縁
性基板（１）上にビット毎に分割して形成された金属電
極（２）に光導電膜として高抵抗のアモルフアスシリコ
ン膜（３）を続いて低抵抗のｐ型半導体膜を積層し、ス
トライプ状に形成する。次に透明導電膜（５）を形成
し、フオトリソグラフイ法を用いてストライプ状にし、
この透明導電膜（５）をマスクとして、光導電膜のうち
少なくとも低抵抗のｐ型半導体膜（４）の透明導電膜
（５）より突出した部分を完全に除去し、隣接した金属
電極（２）間の導通がないようにする。即ち、低抵抗の
ｐ型半導体膜（４）は完全に除去し、高抵抗のアモルフ
アスシリコン膜は除去しなくとも一部又は全部除去して
もよい。例えばｐ型のアモルフアスシリコンを除去する
方法としては、CF4ガスとかSF6ガス等を用いた通常のド
ライエツチング法、又は硝酸−弗酸系のエツチング液を
用いた方法がある。
性基板（１）上にビット毎に分割して形成された金属電
極（２）に光導電膜として高抵抗のアモルフアスシリコ
ン膜（３）を続いて低抵抗のｐ型半導体膜を積層し、ス
トライプ状に形成する。次に透明導電膜（５）を形成
し、フオトリソグラフイ法を用いてストライプ状にし、
この透明導電膜（５）をマスクとして、光導電膜のうち
少なくとも低抵抗のｐ型半導体膜（４）の透明導電膜
（５）より突出した部分を完全に除去し、隣接した金属
電極（２）間の導通がないようにする。即ち、低抵抗の
ｐ型半導体膜（４）は完全に除去し、高抵抗のアモルフ
アスシリコン膜は除去しなくとも一部又は全部除去して
もよい。例えばｐ型のアモルフアスシリコンを除去する
方法としては、CF4ガスとかSF6ガス等を用いた通常のド
ライエツチング法、又は硝酸−弗酸系のエツチング液を
用いた方法がある。
なお、上記実施例では、光導電膜、透明導電膜（５）が
ストライプ状の場合について述べたが、金属電極（２）
間が切り取られた櫛形状であつてもよい。
ストライプ状の場合について述べたが、金属電極（２）
間が切り取られた櫛形状であつてもよい。
実施例 絶縁性基板のガラス基板（１）上に金属電極（２）とし
て膜厚約2000ÅのCrを電子ビーム蒸着で形成し、フオト
リソグラフイーで所定の複数電極を形成する。読み取り
素子のピッチは８本/mmである。この上に、109Ω・cm以
上のｉ型のアモルフアスシリコン膜（３）を２μｍ、５
×10-4Ω・cmのｐ型のアモルフアスシリコン膜（４）を
100Å、プラズマCVD法を用いて順次ストライプ状に形成
した。この上に透明導電膜（５）のITOを2500Åスパツ
タリング法を用いて形成した。透明導電膜（５）をスト
ライプ状にフオトリソグラフイーでパターン形成した
後、パターニングされた透明導電膜をマスクにして、CF
4ガスによるドライエツチング法を用いて、透明導電膜
（５）の部分以外のｐ型のアモルフアスシリコン膜
（４）を完全に除去した。
て膜厚約2000ÅのCrを電子ビーム蒸着で形成し、フオト
リソグラフイーで所定の複数電極を形成する。読み取り
素子のピッチは８本/mmである。この上に、109Ω・cm以
上のｉ型のアモルフアスシリコン膜（３）を２μｍ、５
×10-4Ω・cmのｐ型のアモルフアスシリコン膜（４）を
100Å、プラズマCVD法を用いて順次ストライプ状に形成
した。この上に透明導電膜（５）のITOを2500Åスパツ
タリング法を用いて形成した。透明導電膜（５）をスト
ライプ状にフオトリソグラフイーでパターン形成した
後、パターニングされた透明導電膜をマスクにして、CF
4ガスによるドライエツチング法を用いて、透明導電膜
（５）の部分以外のｐ型のアモルフアスシリコン膜
（４）を完全に除去した。
この時、隣接した金属電極（２）間に電圧を5V印加した
時の電流は10-13Ａ以下で導通はなかつた。ｐ型アモル
フアスシリコン膜（４）を除去しない時、この場合の電
流は10-8Ａであつた。
時の電流は10-13Ａ以下で導通はなかつた。ｐ型アモル
フアスシリコン膜（４）を除去しない時、この場合の電
流は10-8Ａであつた。
透明導電膜のITO（５）をアースにし、金属電極（２）
を5Vにした時、１ビツト当りの電流の明暗比は5,000以
上で良好であつた。
を5Vにした時、１ビツト当りの電流の明暗比は5,000以
上で良好であつた。
比較例 ガラス基板（１）上に金属電極（２）として膜厚約2,00
0ÅのCrを電子ビーム蒸着で形成し、フオトリソグラフ
イで所定の複数の電極を形成する。読み取り素子のピツ
チは８本/mmである。この上に109Ω・cm以上のｉ型のア
モルフアスシリコン膜を２μｍ、プラズマCVD法を用い
てストライプ状に形成した。この上に透明導電膜のITO
を2,500Åスパツタリング法を用いて形成した。このITO
をフオトリソグラフイでストライプ状にパターン形成し
た。
0ÅのCrを電子ビーム蒸着で形成し、フオトリソグラフ
イで所定の複数の電極を形成する。読み取り素子のピツ
チは８本/mmである。この上に109Ω・cm以上のｉ型のア
モルフアスシリコン膜を２μｍ、プラズマCVD法を用い
てストライプ状に形成した。この上に透明導電膜のITO
を2,500Åスパツタリング法を用いて形成した。このITO
をフオトリソグラフイでストライプ状にパターン形成し
た。
ITOをアースにし金属電極に5V印加した時、暗電流が実
施例に比べ100倍程度増加した。
施例に比べ100倍程度増加した。
この発明は以上説明したとおり、絶縁性基板上にビツト
毎に分割して設けられた複数の金属電極、この複数の金
属電極上に設けられた108Ω・cm以上の高抵抗のアモル
フアスシリコン膜、この高抵抗のアモルフアスシリコン
膜上に設けられた105Ω・cm以下の低抵抗のｐ型半導体
膜、及びこの低抵抗のｐ型半導体膜上に上記金属電極に
対向して設けられた透明導電膜を備え、この透明導電膜
の上記各金属電極に対向する部分では、上記高抵抗及び
低抵抗の膜のうち、少なくとも低抵抗の膜が上記金属電
極のアレイ方向と直交方向において上記透明導電膜より
実質的に突出しないようにすることにより、高抵抗のア
モルフアスシリコン膜と低抵抗のｐ型半導体膜間の接合
が透明導電膜と接する面より内部に形成されるので、特
性が安定するとともに、高抵抗のアモルファスシリコン
膜により各金属電極間の導通を防止できるので、高抵
抗、低抵抗の膜及び透明導電膜をビット間連続にも、例
えばストライプ状にできるし、生産性の良いスパッタ法
で透明導電膜を形成でき、さらに透明導電膜と同様な働
きをして光感度領域を広げることになる低抵抗の膜を透
明導電膜より突出しないようにしているので、光感度の
解像度が向上でき、製造が容易で、かつ特性、光解像度
が良好で安定した光読み取り装置が得られる効果があ
る。
毎に分割して設けられた複数の金属電極、この複数の金
属電極上に設けられた108Ω・cm以上の高抵抗のアモル
フアスシリコン膜、この高抵抗のアモルフアスシリコン
膜上に設けられた105Ω・cm以下の低抵抗のｐ型半導体
膜、及びこの低抵抗のｐ型半導体膜上に上記金属電極に
対向して設けられた透明導電膜を備え、この透明導電膜
の上記各金属電極に対向する部分では、上記高抵抗及び
低抵抗の膜のうち、少なくとも低抵抗の膜が上記金属電
極のアレイ方向と直交方向において上記透明導電膜より
実質的に突出しないようにすることにより、高抵抗のア
モルフアスシリコン膜と低抵抗のｐ型半導体膜間の接合
が透明導電膜と接する面より内部に形成されるので、特
性が安定するとともに、高抵抗のアモルファスシリコン
膜により各金属電極間の導通を防止できるので、高抵
抗、低抵抗の膜及び透明導電膜をビット間連続にも、例
えばストライプ状にできるし、生産性の良いスパッタ法
で透明導電膜を形成でき、さらに透明導電膜と同様な働
きをして光感度領域を広げることになる低抵抗の膜を透
明導電膜より突出しないようにしているので、光感度の
解像度が向上でき、製造が容易で、かつ特性、光解像度
が良好で安定した光読み取り装置が得られる効果があ
る。
第１図はこの発明の一実施例の光読み取り装置を示す平
面図、第２図（ａ）は第１図のIIA−IIA線断面図、第２
図（ｂ）は第１図のIIB−IIB線断面図、第３図は従来例
の光読み取り装置を示す平面図、第４図（ａ）は第３図
のIVA−IVA線断面図、第４図（ｂ）は第３図のIVB−IVB
線断面図、第５図（ａ）は従来例の光読み取り装置を示
す第５図（ｂ）のVA−VA線断面図、第５図（ｂ）は第５
図（ａ）のVB−VB線断面図である。 図において（１）は絶縁性基板、（２）は金属電極、
（３）は高抵抗のアモルフアスシリコン膜、（４）は低
抵抗のｐ型半導体膜、（５）は透明導電膜である。 なお、図中、同一符号は同一又は相当部分を示す。
面図、第２図（ａ）は第１図のIIA−IIA線断面図、第２
図（ｂ）は第１図のIIB−IIB線断面図、第３図は従来例
の光読み取り装置を示す平面図、第４図（ａ）は第３図
のIVA−IVA線断面図、第４図（ｂ）は第３図のIVB−IVB
線断面図、第５図（ａ）は従来例の光読み取り装置を示
す第５図（ｂ）のVA−VA線断面図、第５図（ｂ）は第５
図（ａ）のVB−VB線断面図である。 図において（１）は絶縁性基板、（２）は金属電極、
（３）は高抵抗のアモルフアスシリコン膜、（４）は低
抵抗のｐ型半導体膜、（５）は透明導電膜である。 なお、図中、同一符号は同一又は相当部分を示す。
Claims (5)
- 【請求項１】絶縁性基板上にビット毎に分割して設けら
れた複数の金属電極のアレイ、この複数の金属電極上の
一端に設けられた108Ω・cm以上の高抵抗のアモルファ
スシリコン膜、この高抵抗のアモルファスシリコン膜上
に設けられた105Ω・cm以下の低抵抗のｐ型半導体膜、
及びこの低抵抗のｐ型半導体膜上に上記金属電極に対向
して設けられた透明導電膜を備え、この透明透明導電膜
の上記各金属電極に対向する部分では、上記高抵抗及び
低抵抗の膜のうち、少なくとも低抵抗の膜が上記金属電
極のアレイ方向と直交する他端方向に上記透明導電膜よ
り実質的に突出しないようにした光読み取り装置。 - 【請求項２】低抵抗のｐ型半導体膜はｐ型アモルファス
シリコン膜である特許請求の範囲第１項記載の光読み取
り装置。 - 【請求項３】低抵抗のｐ型半導体膜はｐ型炭化硅素膜で
ある特許請求の範囲第１項記載の光読み取り装置。 - 【請求項４】透明導電膜がストライプ状である特許請求
の範囲第１項ないし第３項のいずれかに記載の光読み取
り装置。 - 【請求項５】高抵抗のアモルファスシリコン膜がストラ
イプ状である特許請求の範囲第１項ないし第４項のいず
れかに記載の光読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147502A JPH0763086B2 (ja) | 1985-07-03 | 1985-07-03 | 光読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147502A JPH0763086B2 (ja) | 1985-07-03 | 1985-07-03 | 光読み取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627156A JPS627156A (ja) | 1987-01-14 |
| JPH0763086B2 true JPH0763086B2 (ja) | 1995-07-05 |
Family
ID=15431816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147502A Expired - Fee Related JPH0763086B2 (ja) | 1985-07-03 | 1985-07-03 | 光読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763086B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106083A (en) * | 1980-12-23 | 1982-07-01 | Toshiba Corp | Amorphous silicon diode array |
| JPS58111490A (ja) * | 1981-12-24 | 1983-07-02 | Fuji Xerox Co Ltd | 固体撮像装置 |
-
1985
- 1985-07-03 JP JP60147502A patent/JPH0763086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS627156A (ja) | 1987-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4796947B2 (ja) | 集積型薄膜太陽電池及びその製造方法 | |
| EP0217406B1 (en) | Thin-film transistor and method of fabricating the same | |
| CN100465704C (zh) | 触点结构及制造方法，薄膜晶体管阵列面板及制造方法 | |
| US5066106A (en) | Liquid crystal display device having redundant buses | |
| JPH0673372B2 (ja) | 光読み取り装置及びその製造方法 | |
| EP0362928B1 (en) | Display arrangement provided with diodes and method of manufacturing the display arrangement | |
| US4665008A (en) | Method for fabricating thin-film image sensing devices | |
| US4570332A (en) | Method of forming contact to thin film semiconductor device | |
| JPH0763086B2 (ja) | 光読み取り装置 | |
| US4868623A (en) | Image sensing device | |
| JP2000133828A (ja) | 薄膜太陽電池及びその製造方法 | |
| JPH0746721B2 (ja) | イメ−ジセンサおよびその製造方法 | |
| US4738513A (en) | Liquid crystal display including a non-linear resistance element | |
| US4546243A (en) | Elongated light receiving element assembly | |
| JP2675587B2 (ja) | マトリックス型液晶表示パネル | |
| JPH07142753A (ja) | ヘテロ接合を有する光起電力装置 | |
| US5336906A (en) | Image sensor and method of manufacture | |
| JPH07118527B2 (ja) | イメージセンサの製造方法 | |
| JPS6313358B2 (ja) | ||
| JPH0715980B2 (ja) | 受光素子 | |
| JP2653131B2 (ja) | 光電変換素子 | |
| US4734379A (en) | Method of manufacture of solar battery | |
| JPH0646660B2 (ja) | シリコン薄膜トランジスタの製造方法 | |
| JP2001068709A (ja) | 薄膜太陽電池 | |
| JPH1084106A (ja) | 半導体装置及び光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |