JPH1084106A - 半導体装置及び光電変換装置 - Google Patents
半導体装置及び光電変換装置Info
- Publication number
- JPH1084106A JPH1084106A JP8236752A JP23675296A JPH1084106A JP H1084106 A JPH1084106 A JP H1084106A JP 8236752 A JP8236752 A JP 8236752A JP 23675296 A JP23675296 A JP 23675296A JP H1084106 A JPH1084106 A JP H1084106A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- conductive layer
- layer
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 配線交差部でクロストークが増大し、画像品
位が低下する。 【解決手段】 光透過性導電材料からなる導電層１１が
第１の配線として用いられ、該第１の配線は交差部で短
絡せずに第２の配線１と交差してなる半導体装置におい
て、前記交差部Ｘで、前記第１の配線は前記導電層１１
と前記導電層よりも低抵抗な材料からなる導電層５とで
構成されている。
位が低下する。 【解決手段】 光透過性導電材料からなる導電層１１が
第１の配線として用いられ、該第１の配線は交差部で短
絡せずに第２の配線１と交差してなる半導体装置におい
て、前記交差部Ｘで、前記第１の配線は前記導電層１１
と前記導電層よりも低抵抗な材料からなる導電層５とで
構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び光電
変換装置に係わり、特にＴＦＴ、光センサー一体型のイ
メージセンサーにおいて、これらをアレー状またはエリ
ア状に配列した一次元または二次元センサーに利用でき
るものである。
変換装置に係わり、特にＴＦＴ、光センサー一体型のイ
メージセンサーにおいて、これらをアレー状またはエリ
ア状に配列した一次元または二次元センサーに利用でき
るものである。
【０００２】
【従来の技術】特願平6-313392号に示される光電変換装
置は基板上に下部電極、絶縁層、光電変換層、注入阻止
層（高不純物濃度層）、上部電極を順に積層することで
構成され、作製が容易で、Ｓ／Ｎが高く特性が安定した
光電変換装置を提供可能である。この時、上部電極にＩ
ＴＯまたはＳｎＯ2 等の光透過性導電材料を用いれば、
上電極配線として使用でき、センサー部のうえに非透過
性のアルミニウム等の金属を用いる必要が無く、開口率
を大きくできる。
置は基板上に下部電極、絶縁層、光電変換層、注入阻止
層（高不純物濃度層）、上部電極を順に積層することで
構成され、作製が容易で、Ｓ／Ｎが高く特性が安定した
光電変換装置を提供可能である。この時、上部電極にＩ
ＴＯまたはＳｎＯ2 等の光透過性導電材料を用いれば、
上電極配線として使用でき、センサー部のうえに非透過
性のアルミニウム等の金属を用いる必要が無く、開口率
を大きくできる。
【０００３】
【発明が解決しようとする課題】ＩＴＯまたはＳｎＯ2
は、アルミニウム、クロム等の金属に比べ比抵抗が二桁
ほど高く、実用的な膜厚の範囲でこれを配線に使用する
場合には線幅を太くする必要がある。この時、下電極配
線部との交差部では、クロス部面積が大きくなるので、
クロストークの増大を引き起こし、誤動作や画像品位の
低下をきたす場合がある。クロストークの増大を抑える
ために、クロス部の線幅を細くすると、配線抵抗が増大
し遅延時間が長くなる。また線幅が細いため、断線が増
え歩留まりが低下する。
は、アルミニウム、クロム等の金属に比べ比抵抗が二桁
ほど高く、実用的な膜厚の範囲でこれを配線に使用する
場合には線幅を太くする必要がある。この時、下電極配
線部との交差部では、クロス部面積が大きくなるので、
クロストークの増大を引き起こし、誤動作や画像品位の
低下をきたす場合がある。クロストークの増大を抑える
ために、クロス部の線幅を細くすると、配線抵抗が増大
し遅延時間が長くなる。また線幅が細いため、断線が増
え歩留まりが低下する。
【０００４】以下、これらの課題について図面を用いて
さらに説明する。
さらに説明する。
【０００５】まず、光透過性導電材料を上部電極として
用いない場合のエリアセンサーの課題について図３を用
いて説明する。図３（ａ）は平面概略図、図３（ｂ）は
図３（ａ）のＡ−Ａ´に沿った断面図を表す。まず、基
板上にクロムを３０００Å成膜し、フォトリソグラフィ
ー法により所望の下メタルパターン１を形成する。
用いない場合のエリアセンサーの課題について図３を用
いて説明する。図３（ａ）は平面概略図、図３（ｂ）は
図３（ａ）のＡ−Ａ´に沿った断面図を表す。まず、基
板上にクロムを３０００Å成膜し、フォトリソグラフィ
ー法により所望の下メタルパターン１を形成する。
【０００６】次にプラズマＣＶＤ法によりシリコン窒化
膜２、水素化アモルファスシリコン半導体層３、非単結
晶ｎ+シリコン層４をそれぞれ３０００Å、３０００
Å、１０００Åの厚さで成膜する。
膜２、水素化アモルファスシリコン半導体層３、非単結
晶ｎ+シリコン層４をそれぞれ３０００Å、３０００
Å、１０００Åの厚さで成膜する。
【０００７】次にフォトリソグラフィー法により、シリ
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層に、上メタルと
下メタルのコンタクトホール８を形成する。この時エッ
チングは、ドライエッチング法の一種であるＣＤＥ法で
ＳＦ6 ガス、酸素ガス、窒素ガスの混合ガスを用いて行
う。
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層に、上メタルと
下メタルのコンタクトホール８を形成する。この時エッ
チングは、ドライエッチング法の一種であるＣＤＥ法で
ＳＦ6 ガス、酸素ガス、窒素ガスの混合ガスを用いて行
う。
【０００８】次にアルミ膜を０．３μｍスパッタリング
法により形成し、フォトリソグラフィー法により所望の
上メタルパターン５を形成する。
法により形成し、フォトリソグラフィー法により所望の
上メタルパターン５を形成する。
【０００９】次にＴＦＴのチャネル部のみ非単結晶ｎ+
シリコン膜４をエッチングするために、フォトリソグラ
フィー法により所望のパターンを形成する。この時、ｎ
+エッチングは、ドライエッチング法の一種であるＲＩ
Ｅ法でＣＦ4 ガスを用いて行う。
シリコン膜４をエッチングするために、フォトリソグラ
フィー法により所望のパターンを形成する。この時、ｎ
+エッチングは、ドライエッチング法の一種であるＲＩ
Ｅ法でＣＦ4 ガスを用いて行う。
【００１０】次にフォトリソグラフィー法により、シリ
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層を所望のアイソ
レイションパターンを形成する。この時エッチングは、
ドライエッチング法の一種であるＲＩＥ法でＳＦ6 ガス
を用いて行う。
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層を所望のアイソ
レイションパターンを形成する。この時エッチングは、
ドライエッチング法の一種であるＲＩＥ法でＳＦ6 ガス
を用いて行う。
【００１１】このようにして図３に示すエリアセンサー
が完成する。
が完成する。
【００１２】このセンサーでは、非単結晶ｎ+シリコン
膜４のシート抵抗が１００ｋΩ／□と非常に高いため配
線部１０として用いた場合、遅延時間が非常に長くなる
という課題がある。このためにこの例では、アルミを配
線部１０を用い、この問題を回避している。しかしなが
らセンサー部６の上にはアルミメタルがあると、センサ
ーの開口率が低下するという問題がある。
膜４のシート抵抗が１００ｋΩ／□と非常に高いため配
線部１０として用いた場合、遅延時間が非常に長くなる
という課題がある。このためにこの例では、アルミを配
線部１０を用い、この問題を回避している。しかしなが
らセンサー部６の上にはアルミメタルがあると、センサ
ーの開口率が低下するという問題がある。
【００１３】次に光透過性導電材料を上部電極として用
いた場合のエリアセンサーの課題について図４を用いて
説明する。図４（ａ）は平面概略図、図４（ｂ）は図４
（ａ）のＡ−Ａ´に沿った断面図を表す。まず基板上に
クロムを３０００Å成膜し、フォトリソグラフィー法に
より所望の下メタルパターン１を形成する。
いた場合のエリアセンサーの課題について図４を用いて
説明する。図４（ａ）は平面概略図、図４（ｂ）は図４
（ａ）のＡ−Ａ´に沿った断面図を表す。まず基板上に
クロムを３０００Å成膜し、フォトリソグラフィー法に
より所望の下メタルパターン１を形成する。
【００１４】次にプラズマＣＶＤ法によりシリコン窒化
膜２、水素化アモルファスシリコン半導体層３、非単結
晶ｎ+シリコン層４をそれぞれ３０００Å、３０００
Å、１０００Åの厚さで成膜する。
膜２、水素化アモルファスシリコン半導体層３、非単結
晶ｎ+シリコン層４をそれぞれ３０００Å、３０００
Å、１０００Åの厚さで成膜する。
【００１５】次にフォトリソグラフィー法により、シリ
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層に、上メタルと
下メタルのコンタクトホール８を形成する。この時エッ
チングは、ドライエッチング法の一種であるＣＤＥ法で
ＳＦ6 ガス、酸素ガス、窒素ガスの混合ガスを用いて行
う。
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層に、上メタルと
下メタルのコンタクトホール８を形成する。この時エッ
チングは、ドライエッチング法の一種であるＣＤＥ法で
ＳＦ6 ガス、酸素ガス、窒素ガスの混合ガスを用いて行
う。
【００１６】次にアルミ膜を０．３μｍスパッタリング
法により形成し、フォトリソグラフィー法により所望の
上メタルパターン５を形成する。
法により形成し、フォトリソグラフィー法により所望の
上メタルパターン５を形成する。
【００１７】次にＩＴＯ膜を１．８μｍ、ＤＣマグネト
ロンスパッタリング法により成膜する。この時プラズマ
インピーダンス低下させ、低スパッタ電圧で成膜するこ
とにより１×１０-4ΩｃｍのＩＴＯが形成できる。
ロンスパッタリング法により成膜する。この時プラズマ
インピーダンス低下させ、低スパッタ電圧で成膜するこ
とにより１×１０-4ΩｃｍのＩＴＯが形成できる。
【００１８】次にフォトリソグラフィー法により、ＩＴ
Ｏの所望のパターン１１を形成する。この時エッチング
は、ドライエッチング法の一種であるＲＩＥ法でヨウ素
ガスを主成分として行う。
Ｏの所望のパターン１１を形成する。この時エッチング
は、ドライエッチング法の一種であるＲＩＥ法でヨウ素
ガスを主成分として行う。
【００１９】次にＴＦＴのチャネル部のみ非単結晶ｎ+
シリコン膜４をエッチングするために、フォトリソグラ
フィー法により所望のパターンを形成する。この時ｎ+
エッチングは、ドライエッチング法の一種であるＲＩＥ
法でＣＦ4 ガスを用いて行う。
シリコン膜４をエッチングするために、フォトリソグラ
フィー法により所望のパターンを形成する。この時ｎ+
エッチングは、ドライエッチング法の一種であるＲＩＥ
法でＣＦ4 ガスを用いて行う。
【００２０】次にフォトリソグラフィー法により、シリ
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層について所望の
アイソレイションパターンを形成する。この時エッチン
グは、ドライエッチング法の一種であるＲＩＥ法でＳＦ
6 ガスを用いて行う。
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層について所望の
アイソレイションパターンを形成する。この時エッチン
グは、ドライエッチング法の一種であるＲＩＥ法でＳＦ
6 ガスを用いて行う。
【００２１】このようにして図４に示すエリアセンサー
が完成する。
が完成する。
【００２２】ここで成膜したＩＴＯは、アルミに比べ抵
抗率が約３０倍であるから、ＩＴＯをアルミの代わりに
配線に使用する場合、例えば膜厚６倍、線幅５倍とすれ
ばアルミと同等の配線抵抗のＩＴＯ配線が作製可能であ
る。
抗率が約３０倍であるから、ＩＴＯをアルミの代わりに
配線に使用する場合、例えば膜厚６倍、線幅５倍とすれ
ばアルミと同等の配線抵抗のＩＴＯ配線が作製可能であ
る。
【００２３】しかし図４から明らかなようにゲート配線
とのクロス部７において、電気容量が大きくなり、クロ
ストークが増大するため、画像品位が低下するという問
題点がある。
とのクロス部７において、電気容量が大きくなり、クロ
ストークが増大するため、画像品位が低下するという問
題点がある。
【００２４】
【課題を解決するための手段】本発明の半導体装置は、
光透過性導電材料からなる導電層が第１の配線として用
いられ、該第１の配線は交差部で短絡せずに第２の配線
と交差してなる半導体装置において、前記交差部で、前
記第１の配線は前記導電層と前記導電層よりも低抵抗な
材料からなる導電層とで構成されていることを特徴とす
る半導体装置である。
光透過性導電材料からなる導電層が第１の配線として用
いられ、該第１の配線は交差部で短絡せずに第２の配線
と交差してなる半導体装置において、前記交差部で、前
記第１の配線は前記導電層と前記導電層よりも低抵抗な
材料からなる導電層とで構成されていることを特徴とす
る半導体装置である。
【００２５】本発明の光電変換装置は、光透過性導電材
料からなる導電層が光電変換部の電極及び第１の配線と
して用いられ、該第１の配線は交差部で短絡せずに第２
の配線と交差してなる光電変換装置において、前記交差
部で、前記第１の配線は前記導電層と前記導電層よりも
低抵抗な材料からなる導電層とで構成されていることを
特徴とする光電変換装置である。
料からなる導電層が光電変換部の電極及び第１の配線と
して用いられ、該第１の配線は交差部で短絡せずに第２
の配線と交差してなる光電変換装置において、前記交差
部で、前記第１の配線は前記導電層と前記導電層よりも
低抵抗な材料からなる導電層とで構成されていることを
特徴とする光電変換装置である。
【００２６】
【発明の実施の形態】本発明は、配線どうしが短絡せず
に交差する交差部で、ＩＴＯまたはＳｎＯ2等の光透過
性導電材料の導電層と、この光透過性導電材料よりも抵
抗値が低い材料からなる導電層との層構成から第１の配
線を構成することで、十分な配線抵抗を確保しつつ、ク
ロストークを低減することが可能とするものである。ま
た断線を大幅に減少させるものである。なお、第３の導
電層は必要に応じて材料の異なる複数の層から形成して
もよい。
に交差する交差部で、ＩＴＯまたはＳｎＯ2等の光透過
性導電材料の導電層と、この光透過性導電材料よりも抵
抗値が低い材料からなる導電層との層構成から第１の配
線を構成することで、十分な配線抵抗を確保しつつ、ク
ロストークを低減することが可能とするものである。ま
た断線を大幅に減少させるものである。なお、第３の導
電層は必要に応じて材料の異なる複数の層から形成して
もよい。
【００２７】以下、本発明の実施の形態について図面を
用いて説明する。なお、本発明は特に光電変換装置に限
定されるものではなく、ＩＴＯまたはＳｎＯ2 等の導電
層を配線として用いる半導体装置に適用できるが、特に
光電変換装置はＩＴＯまたはＳｎＯ2 等の導電層を電極
として用いると開口率を向上できる利点があるので、本
発明が好適に用いられる。そこで、以下の実施形態では
光電変換装置を取り上げて説明する。 ［実施形態１］図１（ａ）は平面概略図、図１（ｂ）は
図１（ａ）のＡ−Ａ´に沿った断面図を表す。まず基板
上にクロムを３０００Å成膜し、フォトリソグラフィー
法により所望の下メタルパターン１を形成する。
用いて説明する。なお、本発明は特に光電変換装置に限
定されるものではなく、ＩＴＯまたはＳｎＯ2 等の導電
層を配線として用いる半導体装置に適用できるが、特に
光電変換装置はＩＴＯまたはＳｎＯ2 等の導電層を電極
として用いると開口率を向上できる利点があるので、本
発明が好適に用いられる。そこで、以下の実施形態では
光電変換装置を取り上げて説明する。 ［実施形態１］図１（ａ）は平面概略図、図１（ｂ）は
図１（ａ）のＡ−Ａ´に沿った断面図を表す。まず基板
上にクロムを３０００Å成膜し、フォトリソグラフィー
法により所望の下メタルパターン１を形成する。
【００２８】次にプラズマＣＶＤ法によりシリコン窒化
膜２、水素化アモルファスシリコン半導体層３、非単結
晶ｎ+シリコン層４をそれぞれ３０００Å、３０００
Å、１０００Åの厚さで成膜する。
膜２、水素化アモルファスシリコン半導体層３、非単結
晶ｎ+シリコン層４をそれぞれ３０００Å、３０００
Å、１０００Åの厚さで成膜する。
【００２９】次にフォトリソグラフィー法により、シリ
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層に、上メタルと
下メタルのコンタクトホール８を形成する。この時エッ
チングは、ドライエッチング法の一種であるＣＤＥ法で
ＳＦ6 ガス、酸素ガス、窒素ガスの混合ガスを用いて行
う。
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層に、上メタルと
下メタルのコンタクトホール８を形成する。この時エッ
チングは、ドライエッチング法の一種であるＣＤＥ法で
ＳＦ6 ガス、酸素ガス、窒素ガスの混合ガスを用いて行
う。
【００３０】次にアルミ膜を０．３μｍスパッタリング
法により形成し、フォトリソグラフィー法により所望の
上メタルパターン５を形成する。次にＩＴＯ膜を０．１
μｍ、ＤＣマグネトロンスパッタリング法により成膜す
る。
法により形成し、フォトリソグラフィー法により所望の
上メタルパターン５を形成する。次にＩＴＯ膜を０．１
μｍ、ＤＣマグネトロンスパッタリング法により成膜す
る。
【００３１】次にフォトリソグラフィー法により、ＩＴ
Ｏを所望のパターンに形成する。この時エッチングは、
ドライエッチング法の一種であるＲＩＥ法でヨウ素ガス
を主成分として行う。
Ｏを所望のパターンに形成する。この時エッチングは、
ドライエッチング法の一種であるＲＩＥ法でヨウ素ガス
を主成分として行う。
【００３２】次にＴＦＴのチャネル部のみ非単結晶ｎ+
シリコン膜４をエッチングするために、フォトリソグラ
フィー法により所望のパターンを形成する。この時ｎ+
エッチングは、ドライエッチング法の一種であるＲＩＥ
法でＣＦ4 ガスを用いて行う。
シリコン膜４をエッチングするために、フォトリソグラ
フィー法により所望のパターンを形成する。この時ｎ+
エッチングは、ドライエッチング法の一種であるＲＩＥ
法でＣＦ4 ガスを用いて行う。
【００３３】次にフォトリソグラフィー法により、シリ
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層について所望の
アイソレイションパターンを形成する。この時エッチン
グは、ドライエッチング法の一種であるＲＩＥ法でＳＦ
6 ガスを用いて行う。
コン窒化膜２、水素化アモルファスシリコン半導体層
３、非単結晶ｎ+シリコン層４、の三層について所望の
アイソレイションパターンを形成する。この時エッチン
グは、ドライエッチング法の一種であるＲＩＥ法でＳＦ
6 ガスを用いて行う。
【００３４】このようにして図１に示すエリアセンサー
が完成する。
が完成する。
【００３５】本実施形態では交差部（図１のＸ）の上層
配線としてアルミ層，ＩＴＯ層の二層構成の配線を用い
ているため、ＩＴＯの膜厚を厚くすることなく、また線
幅を太くする必要がない。このためＩＴＯプロセスのス
ループットがあがり設備コストの低減が可能である。ま
た線幅を太くする必要がないためクロストークが大きく
ならない。 ［実施形態２］図２（ａ）は平面概略図、図２（ｂ）は
図２（ａ）のＡ−Ａ´に沿った断面図を表す。図２
（ｃ）は図２（ａ）のＢＢ´に沿った断面図を表す。ま
ず基板上にクロムを３０００Å成膜し、フォトリソグラ
フィー法により所望の下メタルパターン１２を形成す
る。
配線としてアルミ層，ＩＴＯ層の二層構成の配線を用い
ているため、ＩＴＯの膜厚を厚くすることなく、また線
幅を太くする必要がない。このためＩＴＯプロセスのス
ループットがあがり設備コストの低減が可能である。ま
た線幅を太くする必要がないためクロストークが大きく
ならない。 ［実施形態２］図２（ａ）は平面概略図、図２（ｂ）は
図２（ａ）のＡ−Ａ´に沿った断面図を表す。図２
（ｃ）は図２（ａ）のＢＢ´に沿った断面図を表す。ま
ず基板上にクロムを３０００Å成膜し、フォトリソグラ
フィー法により所望の下メタルパターン１２を形成す
る。
【００３６】次にプラズマＣＶＤ法によりシリコン窒化
膜１３、水素化アモルファスシリコン半導体層１４、非
単結晶ｎ+シリコン層１５をそれぞれ３０００Å、２０
００Å、１０００Åの厚さで成膜する。
膜１３、水素化アモルファスシリコン半導体層１４、非
単結晶ｎ+シリコン層１５をそれぞれ３０００Å、２０
００Å、１０００Åの厚さで成膜する。
【００３７】次にアルミ膜を０．３μｍスパッタリング
法により形成し、フォトリソグラフィー法により所望の
メタルパターン１６を形成する。
法により形成し、フォトリソグラフィー法により所望の
メタルパターン１６を形成する。
【００３８】次にＴＦＴのチャネル部のみ非単結晶ｎ+
シリコン膜をエッチングするために、フォトリソグラフ
ィー法により所望のパターンを形成する。この時ｎ+エ
ッチングは、ドライエッチング法の一種であるＲＩＥ法
でＣＦ4 ガスを用いて行う。
シリコン膜をエッチングするために、フォトリソグラフ
ィー法により所望のパターンを形成する。この時ｎ+エ
ッチングは、ドライエッチング法の一種であるＲＩＥ法
でＣＦ4 ガスを用いて行う。
【００３９】次にフォトリソグラフィー法により、シリ
コン窒化膜１３、水素化アモルファスシリコン半導体層
１４、非単結晶ｎ+シリコン層１５、の三層を所望のア
イソレイションパターンを形成する。
コン窒化膜１３、水素化アモルファスシリコン半導体層
１４、非単結晶ｎ+シリコン層１５、の三層を所望のア
イソレイションパターンを形成する。
【００４０】次に層間絶縁膜としてシリコン窒化膜１７
を１μｍ、プラズマＣＶＤ法により成膜する。
を１μｍ、プラズマＣＶＤ法により成膜する。
【００４１】次にフォトリソグラフィー法によりシリコ
ン窒化膜１４に、コンタクトホール１８を形成する。こ
の時エッチングは、ドライエッチング法の一種であるＲ
ＩＥ法でＳＦ6 ガスを用いて行う。
ン窒化膜１４に、コンタクトホール１８を形成する。こ
の時エッチングは、ドライエッチング法の一種であるＲ
ＩＥ法でＳＦ6 ガスを用いて行う。
【００４２】次にセンサー部下メタルとしてクロム膜１
９を３０００Åスパッタリング法により成膜し、次にフ
ォトリソグラフィー法により、クロム膜１９を所望のパ
ターンに形成する。ついでクロム膜１９をエッチングす
る。
９を３０００Åスパッタリング法により成膜し、次にフ
ォトリソグラフィー法により、クロム膜１９を所望のパ
ターンに形成する。ついでクロム膜１９をエッチングす
る。
【００４３】ついでプラズマＣＶＤ法によりｎ型非単結
晶シリコン膜２０を１０００Å、アモルファス半導体層
２１を８０００Å、ｐ型非単結晶シリコン膜２２を１０
００Å、この順で成膜する。
晶シリコン膜２０を１０００Å、アモルファス半導体層
２１を８０００Å、ｐ型非単結晶シリコン膜２２を１０
００Å、この順で成膜する。
【００４４】次にＩＴＯ膜２３を０．１μｍ、ＤＣマグ
ネトロンスパッタリング法により成膜する。次にアルミ
膜２４を０．３μｍ、ＤＣマグネトロンスパッタリング
法により成膜する。
ネトロンスパッタリング法により成膜する。次にアルミ
膜２４を０．３μｍ、ＤＣマグネトロンスパッタリング
法により成膜する。
【００４５】次にフォトリソグラフィー法により、アル
ミ膜を所望のパターンに形成する。
ミ膜を所望のパターンに形成する。
【００４６】次にフォトリソグラフィー法により、ＩＴ
Ｏを所望のパターンに形成する。この時エッチングは、
ドライエッチング法の一種であるＲＩＥ法でヨウ素ガス
を主成分として行う。
Ｏを所望のパターンに形成する。この時エッチングは、
ドライエッチング法の一種であるＲＩＥ法でヨウ素ガス
を主成分として行う。
【００４７】次にフォトリソグラフィー法により、ｎ型
非単結晶シリコン膜２０、アモルファス半導体層２１、
ｐ型非単結晶シリコン膜２２を、所望のパターンに形成
する。この時エッチングは、ドライエッチング法の一種
であるＲＩＥ法で行う。この時ＲＩＥにより層間絶縁膜
１７もエッチングされるが時間管理することで、層間絶
縁膜１７をのこす。
非単結晶シリコン膜２０、アモルファス半導体層２１、
ｐ型非単結晶シリコン膜２２を、所望のパターンに形成
する。この時エッチングは、ドライエッチング法の一種
であるＲＩＥ法で行う。この時ＲＩＥにより層間絶縁膜
１７もエッチングされるが時間管理することで、層間絶
縁膜１７をのこす。
【００４８】このようにして図２に示すエリアセンサー
が完成する。
が完成する。
【００４９】本実施形態では交差部（図２のＹ）の上層
配線としてアルミ層，ＩＴＯ層の二層構成の配線を用い
ているため、ＩＴＯの膜厚を厚くすることなく、また線
幅を太くする必要がない。このためＩＴＯプロセスのス
ループットがあがり設備コストの低減が可能である。ま
た線幅を太くする必要がないためクロストークが大きく
ならない。
配線としてアルミ層，ＩＴＯ層の二層構成の配線を用い
ているため、ＩＴＯの膜厚を厚くすることなく、また線
幅を太くする必要がない。このためＩＴＯプロセスのス
ループットがあがり設備コストの低減が可能である。ま
た線幅を太くする必要がないためクロストークが大きく
ならない。
【００５０】
【発明の効果】本発明により、 （１）断線が減少し歩留まりが向上する。
【００５１】（２）十分な配線抵抗を確保しつつ、クロ
ストークを低減できＳ／Ｎが向上し画像品位が向上す
る。
ストークを低減できＳ／Ｎが向上し画像品位が向上す
る。
【００５２】（３）ＩＴＯ、またはＳｎＯ2 プロセスの
スループットが向上し、設備コストが低減され、製品を
低コストで提供できる。
スループットが向上し、設備コストが低減され、製品を
低コストで提供できる。
【００５３】という効果がある。
【図１】本発明の第一の実施形態を示す図である。
【図２】本発明の第二の実施形態を示す図である。
【図３】従来例を示す図である。
【図４】他の従来例を示す図である。
１ センサーの下メタル ２ シリコン窒化膜 ３ 水素化アモルファスシリコン層 ４ 非単結晶ｎ+シリコン層 ５ アルミ膜 ６ センサー部 ７ クロス部（交差部） ８ コンタクトホール部 ９ ＴＦＴ部 １０ センサーの上部電極への配線部 １１ ＩＴＯ膜 １２ ＴＦＴの下メタル １３ シリコン窒化膜（ゲートメタル） １４ 水素化アモルファスシリコン膜 １５ ｎ+非単結晶シリコン膜 １６ アルミ膜 １７ シリコン窒化膜（層間絶縁膜） １８ コンタクトホール部 １９ センサー部下メタル ２０ ｎ非単結晶シリコン膜 ２１ 水素化アモルファスシリコン膜 ２２ ｐ非単結晶シリコン膜 ２３ ＩＴＯ膜 ２４ アルミ膜
Claims (4)
- 【請求項１】 光透過性導電材料からなる導電層が第１
の配線として用いられ、該第１の配線は交差部で短絡せ
ずに第２の配線と交差してなる半導体装置において、 前記交差部で、前記第１の配線は前記導電層と前記導電
層よりも低抵抗な材料からなる導電層とで構成されてい
ることを特徴とする半導体装置。 - 【請求項２】 前記光透過性導電材料はＩＴＯまたはＳ
ｎＯ2 である請求項１記載の半導体装置。 - 【請求項３】 光透過性導電材料からなる導電層が光電
変換部の電極及び第１の配線として用いられ、該第１の
配線は交差部で短絡せずに第２の配線と交差してなる光
電変換装置において、 前記交差部で、前記第１の配線は前記導電層と前記導電
層よりも低抵抗な材料からなる導電層とで構成されてい
ることを特徴とする光電変換装置。 - 【請求項４】 前記光透過性導電材料はＩＴＯまたはＳ
ｎＯ2 である請求項３記載の光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23675296A JP3604831B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体装置及び光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23675296A JP3604831B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体装置及び光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084106A true JPH1084106A (ja) | 1998-03-31 |
| JP3604831B2 JP3604831B2 (ja) | 2004-12-22 |
Family
ID=17005275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23675296A Expired - Fee Related JP3604831B2 (ja) | 1996-09-06 | 1996-09-06 | 半導体装置及び光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604831B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964451A2 (en) * | 1998-06-02 | 1999-12-15 | Canon Kabushiki Kaisha | Photosensor and radiation detection system |
| WO2007142342A1 (en) * | 2006-06-09 | 2007-12-13 | Canon Kabushiki Kaisha | Radiation imaging apparatus and radiation imaging system |
| WO2009116177A1 (ja) * | 2008-03-21 | 2009-09-24 | 株式会社島津製作所 | 光マトリックスデバイス |
| WO2022131077A1 (ja) * | 2020-12-16 | 2022-06-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
-
1996
- 1996-09-06 JP JP23675296A patent/JP3604831B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964451A2 (en) * | 1998-06-02 | 1999-12-15 | Canon Kabushiki Kaisha | Photosensor and radiation detection system |
| EP0964451A3 (en) * | 1998-06-02 | 2000-12-06 | Canon Kabushiki Kaisha | Photosensor and radiation detection system |
| US6353228B1 (en) | 1998-06-02 | 2002-03-05 | Canon Kabushiki Kaisha | Photosensor, and radiation detection apparatus and system |
| WO2007142342A1 (en) * | 2006-06-09 | 2007-12-13 | Canon Kabushiki Kaisha | Radiation imaging apparatus and radiation imaging system |
| JP2007329434A (ja) * | 2006-06-09 | 2007-12-20 | Canon Inc | 放射線撮像装置及び放射線撮像システム |
| US7897930B2 (en) | 2006-06-09 | 2011-03-01 | Canon Kabushiki Kaisha | Radiation imaging apparatus and radiation imaging system |
| US8084745B2 (en) | 2006-06-09 | 2011-12-27 | Canon Kabushiki Kaisha | Radiation imaging apparatus and radiation imaging system |
| WO2009116177A1 (ja) * | 2008-03-21 | 2009-09-24 | 株式会社島津製作所 | 光マトリックスデバイス |
| JPWO2009116177A1 (ja) * | 2008-03-21 | 2011-07-21 | 株式会社島津製作所 | 光マトリックスデバイスの製造方法 |
| WO2022131077A1 (ja) * | 2020-12-16 | 2022-06-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3604831B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7964903B2 (en) | Thin film transistor array panel for x-ray detector | |
| US20020113934A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| JP4662700B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US20030201436A1 (en) | Thin-film transistor display devices | |
| US5153690A (en) | Thin-film device | |
| US4928161A (en) | Thin-film transistor and wiring matrix device and its forming method | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| US6100950A (en) | Active matrix LCD with thin film transistor switches and method of producing the same | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| JPH0734467B2 (ja) | イメージセンサ製造方法 | |
| US5995174A (en) | Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US5266825A (en) | Thin-film device | |
| GB2169746A (en) | Thin film transistor | |
| KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| JPH06314789A (ja) | 薄膜トランジスタ | |
| JP3491904B2 (ja) | 液晶表示装置の製造方法 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| KR100878242B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JPH1084106A (ja) | 半導体装置及び光電変換装置 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2675587B2 (ja) | マトリックス型液晶表示パネル | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH08313934A (ja) | アレイ基板、その製造方法、液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |