JPH0759051A - 動画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】ＭＰＥＧの規格にもとずいた画像デコーダで、
アプリケーションソフトに頼らずにピクチャの高速正転
／逆転双方向のスキャン及びピクチャサーチの各機能を
実現する。 【構成】パケットの入力に対応して順次その先頭位置か
らのバイト数を計数するバイトカウンタと、特定のパケ
ットを識別するパケット識別情報、当該パケット内のＩ
ピクチャ中から特定のＩピクチャを識別するＩピクチャ
識別情報及びバイトカウンタの計数値にもとずく当該Ｉ
ピクチャのパケット内でのバイト位置情報及びバイトカ
ウンタの計数値にもとずくＩピクチャスキャンテーブル
記憶部とを備え、このテーブル記憶部に記憶したテーブ
ルを参照して正転／逆転の方向に応じたＩピクチャの入
力をホストインターフェースを介してシステムデコーダ
側へ要求し、要求通り入力されたＩピクチャを順次デコ
ーディングして出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、記録媒体から読みだ
したデジタルの動画像データを用いてピクチャサーチが
ピクチャスキャン等の処理を行う動画像処理装置に関す
る。

【０００２】

【従来の技術】近時、複数種のデジタルデータ、例えば
映像データと音声データとを複合化してＣＤ−ＲＯＭ等
の記録媒体に記録しておき、必要に応じてこれらのデー
タを読出して出力させるマルチメディア個人情報機器が
企画、開発されている。この種の機器で、記録媒体から
読出した複合データをその種類毎のデータにデコード
し、各種データ毎にさらに必要なデコードを行なうデコ
ーダについて、マルチメディア国際標準化団体のＭＰＥ
Ｇ（Moving Picture coding image Experts Group）が
種々の規格を設けており、該規格には画像信号及び音声
信号の圧縮／伸長方式が含まれている。

【０００３】このＭＰＥＧによる基本デコーディングシ
ステムを図７に示す。同図でデジタルデータ記録媒体１
は例えばＣＤ−ＲＯＭ等で構成され、複数種のデジタル
データ、例えば画像データと音声データとを複合化して
記録する。このデジタルデータ記録媒体１に記録されて
いる複合データが図示しないピックアップにより読出さ
れ、順次システムデコーダ（ホストＣＰＵ）３へ送られ
る。

【０００４】システムデコーダ３は、複合データをデコ
ーディングすることにより時間情報を取出してクロック
コントローラ５へ出力すると共に、音声データを音声デ
コーダ７へ、画像データを画像デコーダ９へそれぞれ分
配出力する。クロックコントローラ５は、システムデコ
ーダ３からの時間情報を基に音声デコーダ７及び画像デ
コーダ９へシステムクロックを供給する。

【０００５】そして、音声デコーダ７及び画像デコーダ
９は、それぞれクロックコントローラ５と時間情報の送
受を行なうことで同期をとりながら音声データ、画像デ
ータのデコーディングを実行し、得られたデータをそれ
ぞれ音声出力装置８および画像出力装置１０へ送出す
る。

【０００６】このようなデコードシステムでは、システ
ムデコーダ３がデジタルデータ記録媒体１から読出した
データの流れからの時間情報に基づき、複数種、例えば
音声データと画像データとが多重化されたデジタルデー
タを音声デコーダ７、画像デコーダ９の入力として供す
るべく、音声や画像それぞれのデータの流れに分配、デ
コーディングしている。

【０００７】このＭＰＥＧの規格によるビットストリー
ムのシンタックスは、シーケンスヘッダと、６つのレイ
ヤー（上から順に、シーケンス、ＧＯＰ（Ｇｒｏｕｐ
ｏｆＰｉｃｔｕｒｅｓ）、ピクチャ−、スライス、マク
ロブロック（１６ｘ１６ピクセルのブロック、動き補償
ベクトルの算出単位となる）、およびブロック（８ｘ８
要素で構成されるＤＣＴの算出単位となる））から構成
される。３２ビットのバイト配置されたスタートコード
が用意される。これらのビットパターンは、ビデオのビ
ットストリーム中において、スタート以外では発生しな
い。シーケンスエラーコード（蓄積メディアからの訂正
不可能エラーを表す）以外のスタートコードはシンタッ
クスの中で定義されている。スタートコードの前にはバ
イト配置を保つために任意の個数の０が付けられる。シ
ーケンスヘッダは画面のフォーマットなどを指定する。
途中からの再生を可能にするため、シーケンスヘッダは
全てのＧＯＰの先頭に付けることができるが、途中のＧ
ＯＰに付いたシーケンスヘッダは量子化マトリクスだけ
しか変更できない。シーケンススタートコードの後の内
容は、画像の水平サイズ（１２ビット）、垂直サイズ
（１２ビット）、画素アスペクト比（４ビット）、ピク
チャーレート（４ビット）、ビットレート（１８ビッ
ト）、ＶＢＶ（ｖｉｄｅ ｂｕｆｆｅｒｉｎｇ ｖｅｒ
ｉｆｉｅｒ）バッファサイズ（１０ビット）、制限パラ
メータフラッグ（１ビット）、２つの量子化マトリクス
のフラッグ（１ビット）と内容（６４ｘ８ビット）など
からなる。

【０００８】ＧＯＰは完全には独立ではない。シーケン
スの最初のＧＯＰでは、原画面順で、Ｉピクチャから始
まることを許すが、一般のＧＯＰの先頭にあるのは、Ｍ
−１（ＭはＰ−ピクチャの周期、通常３及至６程度）枚
のＢ−ピクチャである。そのいくつかのＢ−ピクチャ
は、以前のＧＯＰの最後のＩ，Ｐ−ピクチャからの予測
を使うことができる。途中からの再生のために、シーケ
ンスヘッダが付いたＧＯＰでは、途中からの再生のとき
は、最初のＭ−１枚のＢ−ピクチャを捨てる必要があ
る。ＧＯＰレイヤには、クローズ（Ｃｌｏｓｅｄ） Ｇ
ＯＰフラッグと、ブロークンリンク（Ｂｒｏｋｅｎ ｌ
ｉｎｋ）フラッグが設けられている。クローズＧＯＰフ
ラッグはそのＧＯＰが以前のＧＯＰの画面を必要としな
いことを表す。ＧＯＰの先頭のＭ−１枚のＢ−ピクチャ
は後方予測のみを使うことを意味する。これはエンコー
ド時に設定されるフラッグである。クローズＧＯＰでな
いシーケンスをＧＯＰ単位で編集した場合に、結合部分
の次のＧＯＰのブロークンリンクフラッグを立てないと
いけない。デコーダはブロークンリンクフラッグが立っ
ているＧＯＰの先頭のＭ−１枚のＢ−ピクチャは表示せ
ずに捨てなくてはならない。グループスタートコードの
あとに、タイムコード（２５ビット），クローズＧＯＰ
（１ビット），ブロークンリンクフラッグ（１ビットｂ
ｉｔ）などが続く。

【０００９】ピクチャは機能的に異なる４種のタイプを
持つ。Ｄ−ピクチャは高速フィード、高速リバースのと
きに使うＤＣ成分だけの画像データである。Ｄ−ピクチ
ャはデコーダ必須要件であるが、Ｄ−ピクチャは別シー
ケンスにはいる。Ｉ，Ｐ，Ｂーピクチャの通常画像とは
シーケンスが異なる。ピクチャスタートコードのあと
に、テンポラルリファレンス（１０ビット），ピクチャ
タイプのピクチャコードタイプ（３ビット）、デコーダ
の入力仮想バッファの値を示す。ｖｂｖ（１６ビット）
のあとに、動ベクトルが整数単位であること、動ベクト
ルのフレーム間隔をＰ，Ｂタイプでは必要な個数記述す
る。その他、シーケンス、ＧＯＰヘッダと同様であるが
イクステンションやユーザデータが続きうる。

【００１０】スライスは任意の長さの１６画素幅の帯で
あり、ピクチャをまたがることはできない。最初と最後
のマクロブロックはノンスキップ（Ｎｏｎｓｋｉｐｐｅ
ｄ）であり、最低１個のマクロブロックがノンスキップ
である。スライスの垂直位置を含んだスライススタート
コードの後に量子化スケール（５ビット）のあと、エク
ストラインフォメーションが続きうる。

【００１１】マクロブロックはスタートコードをもたな
い。ＭＢＡのあと、マクロブロックタイプがくる。タイ
プによって、量子化スケールが続きうる。また動きベク
トルが必要な個数付く。イントラ以外のＣｏｄｅｄタイ
プでは、マクロブロックパターン（ＣＢＰ）が付く。

【００１２】ブロックレイヤ−は、ＤＣＴ（Ｄｉｓｃｒ
ｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）係数がＥ
ＯＢまで続く。ＣＢＰのため落とされたブロックはブロ
ックレイヤ自体がない。

【００１３】一般に、画像情報のシーケンスはいくつか
のパケットに分けられており、各パケットは複数のピク
チャ（１静止画面）とその下層データからなるＧＯＰ
（Ｇｒｏｕｐ ｏｆ Ｐｉｃｔｕｒｅｓ）と称される単
位で構成されている。シーケンス情報は、コーディング
階層を表わす最上層であり、ヘッダ及びいくつかのＧＯ
Ｐからなっている。１つのＧＯＰはそのままランダムア
クセス可能な単位となっている。このＧＯＰは、シーケ
ンスの範囲内で独立してデコーディング可能な最小コー
ディング単位であり、１つのヘッダ及び複数のピクチャ
からなる。１つのピクチャが動画像や映画の１フレーム
に対応する。図８はＭＰＥＧ規格で定義されているＧＯ
Ｐを構成する３タイプのピクチャ、すなわち、Ｉ，Ｐ，
Ｂピクチャの相互関係を示すものであり、各１つのピク
チャが動画像あるいは映画の１フレームに対応する。す
なわち、Ｉピクチャ：このＩピクチャは、基本的なデー
タ圧縮しか施されておらずデータ量が３タイプのピクチ
ャの中で最も多い、ランダムアクセス用のピクチャであ
り、他のピクチャに関係なくコーディング可能である。
すなわち、フレーム内（Ｉｎｔｒａ ｆｒａｍｅ）符号
化画面であり、すべてのマクロブロックがフレーム内符
号化（Ｉｎｔｒａ符号化）される。この目的は、ＧＯＰ
の独立性を容易に保つためである。

【００１４】Ｐピクチャ：このＰピクチャは前のＩまた
はＰピクチャの動き補正用にコーディングされる。すな
わち、フレーム間（Ｐｒｅｄｉｃｔｉｖｅ）予測符号化
画面であり、ＣＣＩＴＴ Ｈ．２６１と同じくマクロブ
ロック毎にＩｎｔｒａ符号化とフレーム間符号化（Ｉｎ
ｔｅｒ符号化）が選択できる画面タイプである。

【００１５】Ｂピクチャ：このＢピクチャは３タイプの
ピクチャの中で最もデータ量の圧縮率が高いピクチャで
あり、前後のＩまたはＰピクチャの動き補正用にコーデ
ィングされる。すなわち、双方向（ｂｉｄｉｒｅｃｔｉ
ｏｎａｌ）予測符号化画面であり、ＭＰＥＧ特有の画面
タイプであり、過去のＩ、Ｐピクチャを予測に使うだけ
でなく、未来のＩ，Ｐピクチャも予測に使うことができ
る画面タイプである。

【００１６】上述したＩ，Ｐ及びＢピクチャの従属関係
を図８中に矢印で示すように、Ｉピクチャのみが独立し
て存在し、Ｐピクチャはその前に位置するＩまたはＰピ
クチャに、Ｂピクチャは前後のＩまたはＰピクチャにそ
れぞれ依存することとなる。

【００１７】また、ＭＰＥＧのアルゴリズムでは、周波
数を自由に選択してコーディングすること及び他のピク
チャに依存しないＩピクチャのＧＯＰ内の位置等に関し
て特に規定しておらず、自由に設定可能となっている。
そのため、ランダムアクセス機能が重要なアプリケーシ
ョンでは、特にＩピクチャを秒に２回程度配設して使用
される。

【００１８】このように現在利用し得るＭＰＥＧの画像
デコーダでは、正転／逆転双方向のスキャン機能につい
て何らサポートしておらず、外部アプリケーションソフ
トウェアを用いてＩピクチャをスキャニングすることの
みが唯一可能であった。

【００１９】しかるに、高速の正転／逆転スキャン機能
を実現するために、画像デコーダにＩピクチャを表示の
順序で分配する外部システムを用いることが期待されて
いる。しかし、従来のＭＰＥＧシステムでは、アプリケ
ーションソフトウェアによりＭＰＥＧピクチャの正転／
逆転のスキャン機能を画像デコーダの外部システムがビ
ットストリームをデコーディングして識別し、スキャニ
ングのためのＩピクチャの位置を見付けなければならな
い。これは、外部のシステムデコーダ３に多大な負荷を
強いることとなる。

【００２０】また、一般に使用されるＭＰＥＧの画像デ
コーディング用の半導体チップでは、ビットストリーム
中のＩピクチャの位置に関する情報を記憶保持すること
がないので、該情報の記録を上位のシステムデコーダ３
が保持しなければならず、やはりシステムデコーダ３の
負担が大きかった。

【００２１】また、デジタルデコーダはコード化された
ビットストリームデータを受取り、デコードして外部メ
モリに格納し、表示する前にフレームの順番ずけを行
う。ＭＰＥＧの場合には、Ｉ、Ｐ，Ｂタイプの動画があ
るので、各動画は、外部メモリの３つのバッファに瞬時
に格納されなければならない。この格納された動画に対
して、種々の再生機能がデジタルデコーダにより実現さ
れる。このような機能としては、例えば、ノーマルプレ
イ、高速／低速プレイ、静止画、サーチ等がある。しか
し、従来ＭＰＥＧ規格あるいは他のデジタルビデオデコ
ーダでは、デコードした動画を反転する機能は有してい
ない。

【００２２】ＪＰＥＧの場合には、種々の動画操作（動
画の反転を含む）がデコードされた動画に対して成され
るが、ビデオデコーダの他にＤＳＰあるいはグラフィッ
クチップがさらに必要になる。このように、現在市販の
デジタルビデオデコーダでは、表示する前に動画を反転
する（右ー左あるいは上ー下等）動画反転機能を有しな
い。現在市販のデジタルビデオデコーダを使ってこの機
能を実現するためには、デコードした動画データを受け
取るビデオシステムに、グラフィックチップおよびフレ
ームメモリが必要となる。

【００２３】

【発明が解決しようとする課題】上記従来のＭＰＥＧシ
ステムでは、アプリケーションソフトウエアによりＭＰ
ＥＧピクチャの正転／逆転のスキャン機能を画像デコー
ダの外部システムがビットストリームをデコーディング
して識別し、スキャニングのためのＩピクチャの位置を
見つけなければならない。これは外部のシステムデコー
ダに多大な負荷を強いることになる。

【００２４】また、一般に使用されるＭＰＥＧの画像デ
コーディング用の半導体チップでは、ビットストリーム
中のＩピクチャの位置に関する情報を記憶保持すること
がないので、この情報の記録を上位のシステムデコーダ
が保持しなければならず、やはりシステムデコーダの負
担が大きかった。

【００２５】この発明の目的は、ＭＰＥＧの規格にもと
ずいてデコードされた動画の高速正転／逆転双方向のス
キャニング機能および高速ピクチャサーチを容易に実現
することが可能な動画像処理装置を提供することであ
る。この発明のさらに他の目的は、デジタルビデオデコ
ーダの動画をリアルタイムで反転することのできる動画
像処理装置を提供することである。

【００２６】

【課題を解決するための手段】この発明によれば、グル
ープ内の他のピクチャへの依存度が異なる複数のタイプ
のピクチャからなる画像データのグループを特定数まと
めたパケットを単位として画像データのデコーディング
を行なう動画像処理装置はパケットの入力に対応して順
次その先頭位置からのバイト数をカウントするバイト計
数手段と、特定のパケットを識別するパケット識別情
報、当該パケット内における他のピクチャに全く依存し
ないタイプのピクチャ（以下「Ｉピクチャ」と称する）
の中から特定のＩピクチャを識別するＩピクチャ識別情
報及び上記バイト計数手段の計数値に基づく当該Ｉピク
チャのパケット内におけるバイト位置情報を組にしたＩ
ピクチャに関するテーブルを作成、記憶するテーブル記
憶手段と、および上記テーブル記憶手段に記憶されたテ
ーブルを参照して正転／逆転の方向に対応したＩピクチ
ャの入力を要求し、入力されたＩピクチャのデコーディ
ングを実行して高速スキャンを実現するデコーディング
手段とを備えている。

【００２７】さらに、この発明のデジタルデコーダにお
けるリアルタイムピクチャ反転装置は、デコードされた
デジタルピクチャデータを記憶するメモリ手段と；前記
メモリ手段に記憶されたデジタルピクチャデータの反転
の種類を指示する手段と；前記反転の種類に合わせて前
記メモリ手段から前記ピクチャデータをリードするアド
レスを順次発生するアドレス発生手段と；前記アドレス
発生手段から発生されたアドレスに従って、前記ピクチ
ャデータを前記メモリ手段からリードするメモリ制御手
段とを備えている。

【００２８】

【作用】この発明によればホストＣＰＵに負担をかける
ことなく、デコードされたピクチャの高速正転／逆転双
方向のスキャニング機能及び高速ピクチャサーチをハー
ドウエアで容易に実現することが可能である。

【００２９】また、この発明によれば、動画メモリから
ピクセルデータをスキャンする順番を変更することによ
り、ｉ）右ー左反転、ｉｉ）上下反転、ｉｉｉ）左上ー
右下反転の３つの動画反転機能が実現される。

【００３０】

【実施例】図１はこの発明の表示制御システムの全体を
示すブロック図である。ＣＰＵバス４１には、システム
全体を制御するｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ
ｕｎｉｔ （ＣＰＵ）４３、プログラムおよびデータを
記憶するメインメモリ４５、ＩＳＡバス５３を制御する
ＩＳＡバスコントローラ４７、ＶＬバス４８を制御する
ＶＬバスコントローラ４９、およびＳＣＳＩバス５５を
制御するＳＣＳＩバスコントローラ５１が接続される。
ＳＣＳＩバス５５には、ＣＤ−ＲＯＭ５７が接続され
る。ＣＤ−ＲＯＭ５７は、例えば、画像データと音声デ
ータを圧縮し複合化したデータを記憶する。ＣＰＵ４３
は、ＣＤ−ＲＯＭ５７から読みだされた圧縮複合データ
をＣＰＵバス４１、ＩＳＡバスコントローラ４７、およ
びＩＳＡバス５３を介して受取り、画像データと音声デ
ータとに分離し、画像データを画像デコーダ６１に、音
声データを音声デコーダ６３にそれぞれ供給する。音声
デコーダ６３は圧縮音声データを受取り、伸張してスピ
ーカ６５等の音声出力装置に出力する。このような音声
デコーダとしては例えば、日本パイオニア社製ＣＤ１１
０１，１１０２、１１０３が適用できる。画像デコーダ
６１は、例えばＭＰＥＧ規格の動画データ用デコーダで
あり、受け取った圧縮動画データをフレームメモリ６７
を用いて伸張し、表示コントローラ６９に出力する。こ
の画像デコーダ６１としては、例えば米国Ｃ−Ｃｕｂｅ
Ｍｉｃｒｏｓｙｓｔｅｍｓ， Ｉｎｃ．のＣＬ４５０
が適用できる。表示コントローラ６９はＶＬバスコント
ローラ４９、ＣＰＵバス４１、フレームメモリ７５、フ
ラットパネルディスプレイ７１、およびＣＲＴ（ｃａｔ
ｈｏｄｅ ｒａｙ ｔｕｂｅ）７３と接続され、表示装
置７１、７３の水平同期制御、垂直同期制御、動画デー
タの拡大縮小制御、動画データと表示データ（例えばＶ
ＧＡデータ）との重ね合わせ制御、フレームメモリ７５
のリード／ライト制御等を行う。フレームメモリ７５
は、表示データ用メモリ１０１および動画データ用メモ
リ１０３で構成され、それぞれシリアル出力付き２ポー
トＤＲＡＭで構成されている。このようなシリアル出力
付き２ポートＤＡＲＭとしては、例えば東芝社製ＴＣ５
２８２５７Ｊ／ＳＺ／ＦＴ／ＴＲ−７０，８０（２６
２、１４４ワードｘ８ビット、５１２ロウｘ５１２カラ
ムｘ８ビット）が適用できる。

【００３１】また、ＣＰＵ４３は高速のローカルバスで
あるＶＬバス４８を介して表示コントローラ６９にセッ
トするパラメータ等のデータを表示コントローラ６９に
送る。

【００３２】図２は図１に示す画像デコーダ６１内の具
体回路構成を例示するものである。図２において、シス
テムデコーダ（実際には図１のＣＰＵ４３）からの画像
データ（ビットストリーム）は、ホストインタフェース
２０１を介して入力され、ＤＲＡＭ インターフェース
２０３を介して図１に示すフレームメモリ６７に格納さ
れる。格納されたビットストリームは、プロセッサ２０
５により読みだされ、ＲＯＭ２０７に記憶された制御プ
ログラム（圧縮された動画データを伸張するためのプロ
グラム）の制御のもとに、プロセッサ２０５が圧縮され
たビットストリームを伸張し、ＤＲＡＭ ＩＦ２０３を
介してフレームメモリ６７に格納する。デコード（伸
張）された画像データは、ビデオインタフェース２０９
を介して図１に示すディスプレイコントローラ６９に出
力される。

【００３３】プロセッサ２０５はＣＰＵバス２１１を介
してＲＡＭ２１３と接続される。ＲＡＭ２１３には、Ｉ
ピクチャスキャンテーブル記憶部２１５が設けられる。
さらに、プロセッサ２０５はＣＰＵバス２１１を介して
バイトカウンタ２１７と接続される。Ｉピクチャスキャ
ンテーブル記憶部２１５に記憶されるＩピクチャスキャ
ンテーブルは、図３に示すようにパケットの種別を示す
パケットＩＤ、当該パケット内におけるＩピクチャのシ
リアル番号を示すＩピクチャＩＤ及び当該Ｉピクチャの
パケット内におけるバイト位置を示すバイトカウントの
各項目がセットになって構成される。これらテーブル内
の各項目は正転方向でのデコーディング実行時に作成さ
れる。Ｉピクチャスキャンテーブル記憶部２１５内に上
記全項目を作成して記憶させるために、ＣＰＵ４３から
出力されるビットストリーム全体が順方向に一旦再生さ
れる。但し、表示は必ずしも必要でないので、表示をイ
ネーブルにするかディスエーブルにするかの選択機能が
設けられている。表示はユーザにより任意に選択され
る。表示がディエーブルのときは、Ｉピクチャのサーチ
のみが行われる。ビットストリームの一部について上記
テーブルを作成した場合には、対応するＩピクチャのみ
がスキャン可能となる。

【００３４】ＣＰＵ４３により複合データ（例えば動画
データと音声データ）が分離され、動画データがビデオ
デコーダ６１にパケット単位で入力される。プロセッサ
２０５はバイトカウンタ２１７によりＣＰＵ４３から送
られてきたビットストリームのバイト数をカウントし、
該ビットストリームのパケットのスタートコードに対応
したアドレスを記憶する。

【００３５】プロセッサ２０５は、新しいパケットデー
タが到来する毎にパケットＩＤを「＋１」更新設定し、
設定したパケットＩＤを上記Ｉピクチャスキャンテーブ
ル記憶部２１５に記憶する。バイトカウンタ２１７は、
新しいパケットデータの受信に際して初期値「０」から
そのビットストリームのバイト数のカウントを開始す
る。プロセッサ２０５はビットストリームデータ内のＩ
ピクチャが入力される毎にこれを識別し、ＩピクチャＩ
Ｄを「＋１」更新設定し、設定したＩピクチャＩＤを識
別時点でのバイトカウンタ２１７のカウント値と共に上
記Ｉピクチャスキャンテーブル記憶部２１５に記憶す
る。

【００３６】入力されるビットストリームは、Ｉピクチ
ャスキャンテーブルを作成するために、一旦順方向に再
生されるかもしくはＩピクチャのサーチが行われる。各
Ｉピクチャに関する項目がＩピクチャスキャンテーブル
記憶部２１５に設定されると、ＣＤ−ＲＯＭ５７（図
１）に記録されるどのＩピクチャも容易に読出してデコ
ーディングし、表示させることができる。

【００３７】例えば、特定のＩピクチャをＣＤ−ＲＯＭ
５７から読出さなければならない場合、プロセッサ２０
５は対応するＩピクチャのバイトカウントとパケットＩ
ＤとをＩピクチャスキャンテーブル記憶部２１５から読
出してホストインタフェース２０１を介してホストシス
テム（ＣＰＵ４３）側へ送出する。ＣＰＵ４３は、目標
となるＩピクチャを正確に再配置するために、ビデオデ
コーダ６１から受けとった、対応するバイトカウント値
の付加されるパケットＩＤのアドレスを記憶する。ＣＤ
−ＲＯＭ５７内でこのアドレスからビットストリームデ
ータがビデオデコーダ６１へ送出され、デコーディング
及び表示が実行される。

【００３８】ここで、 デジタル記録媒体11内のアクセスポイント＝ＣＰＵ４３
内のパケットＩＤに対応したパケットアドレス＋ビデオ
デコーダ６１内のバイトカウント値 となる。

【００３９】このようにしてＩピクチャスキャンテーブ
ル記憶部２１５に記憶される該テーブルは、高速正転／
逆転再生及び選択スキャンに好適となる。実際に高速の
正転／逆転スキャニングを実行する場合、Ｉピクチャの
入力はビデオデコーダ６１内でＩピクチャスキャンテー
ブル記憶部２１５に基づいて確実に選択され、所望する
順序でホストシステム（ＣＰＵ４３）へ送出される。し
たがって、ホストシステムでは選択されたピクチャにの
み対応する画像データのビットストリームがＣＤ−ＲＯ
Ｍ５７からフェッチされ、デコーディング及び表示のた
めにビデオデコーダ６１へ送出されることとなる。

【００４０】その結果、ビデオデコーダ６１がこうして
送られてきたＩピクチャを順次デコーディングし、後段
の表示装置へ送出することで、高速正転／逆転再生及び
選択スキャンを容易に行なうことが可能となる。

【００４１】次に、この発明の他の実施例について説明
する。この実施例では、デジタルビデオデコータにおけ
るリアルタイムな動画反転が行われる。すなわち、動画
または静止画はデコードされた後反転され、メモリバフ
ァに格納される。デコードされた動画の反転は、表示す
る前にビデオデコータのメモリインターフェースにより
メモリバッファからピクセルデータをスキャンする順番
を変更することにより行われる。メモリバッファからピ
クセルデータをスキャンする順番を変更することによ
り、次の３つの動画反転機能が実現される。

【００４２】ｉ）右−左反転、ｉｉ）上下反転、ｉｉ
ｉ）左上−右下反転 動画の反転モードはソフトウエアコマンドを用いてホス
トシステムによりデジタルデコーダにセットされる。デ
コーダはリアルタイムに反転を変更する。

【００４３】以下、この実施例について詳述する。動画
の投影の場合に、スクリーンがプロジェクタと視聴者と
の間にある場合は、動画は反転して見える。これを無く
すには、ソース動画自身を反転する必要がある。同様に
して、ソース動画をリアルタイムで反転する必要のある
メディアアプリケーションがいくつかある。

【００４４】以下の反転を実現する必要がある。 右−左反転 上−下反転 左上−右下反転 動画反転機能はユーザプログラマブルでなければならな
い。

【００４５】コード化されたデジタル動画の反転は、動
画をデコードした後、デジタルビデオデコーダで実現さ
れる。デコードされた動画は、外部メモリに格納され
る。反転モードでは、デコードのメモリインターフェー
スは、デコードされたピクセルデータを外部メモリ（フ
レームバッファ）からリバースモード（左から右あるい
は下から上）で読み、外部表示のためにビデオインター
フェースに送る。モード（ノーマルまたはインバース）
の選択はプログラマブルである。

【００４６】動画の右−左反転機能はデコードした動画
を鏡で見たときのようにする。すなわち、動画の右側の
物体を左側に表示する。例えば、コード化された動画が
ファッションあるいは広告のような場合、左から右に歩
くモデルを右から左に歩かせたり、モデルのスタイル、
着付け位置、角度等を確認のために瞬時に反転すること
ができる。

【００４７】動画の投影の場合、スクリーンがプロジェ
クタと視聴者の間にある場合、動画は反転して見える。
これを無くすために、デコードされた動画そのものをビ
デオデコーダ内で反転してプロジェクタに供給すること
ができる。

【００４８】同様に、上下反転をメディアアプリケーシ
ョンに使用することができる。例えば、動画を反転して
通常の動画の下に表示することにより反射効果が得られ
る。図４はフレームメモリ６７に格納された伸張された
動画を示す。フレームメモリ６７は一度に３つ以上の動
画を格納することができ、表示の前に再度順番ずけが行
われる。図４では、フレーム０、フレーム１、フレーム
２の３つの動画が格納されている。各フレームは対応す
る動画に必要なピクセルで構成される。

【００４９】図５は動画反転の種類を示し、（Ａ）はノ
ーマルモードを、（Ｂ）は、左ー右反転モードを、
（Ｃ）は上ー下反転モードを、および（Ｄ）は左上ー右
下反転モードをそれぞれ示す。

【００５０】メモリ内のノーマル動画は（Ａ）に示すよ
うに配列されたピクセルＹ００，Ｙ０１、．．．Ｙｍｎ
から成る。反転の種類に応じて、ピクセルスキャンの順
番が変更される。

【００５１】ノーマルモードでは、デコードされた動画
データのピクセルデータは、（Ａ）に示すように、左上
から右下にスキャンされる。この場合、表示された動画
は、オリジナルの動画と同じである。反転モードでは、
（Ｂ）及至（Ｃ）に示すように、３つのモードがある。 ｉ）ノーマルモード：ノーマルモードでは、（Ａ）に示
すようにピクセルデータは左から右および上から下にス
キャンされる。メモリインターフェースによるピクセル
のスキャンの順番は、Ｙ０ｎ、Ｙ０ｎ−１、Ｙ０１，Ｙ
００．．．Ｙ１ｎ，Ｙ１ｎ−１．．．Ｙｍ０となる。 ｉｉ）左ー右反転 この場合、ピクセルデータは（Ｂ）に示すように右から
左および上から下にスキャンされる。メモリインターフ
ェースによるピクセルのスキャンの順番は、Ｙ０ｎ、Ｙ
０ｎ−１、Ｙ０１、Ｙ００、Ｙ１ｎ、Ｙ１ｎ−１、Ｙｍ
０となる。 この結果、得られる動画は、オリジナル動
画に対して右と左が反転されている。 ｉｉｉ）上ー下反転 この場合、（Ｃ）に示すようにピクセルデータは左から
右かつ下から上にスキャンされる。メモリインターフェ
ースによるピクセルのスキャンの順番は、Ｙ０ｎ、Ｙ０
ｎ−１、Ｙ０１、Ｙ００，．．Ｙ１ｎ，Ｙ１ｎ−
１，．．．Ｙｍ０となる。

【００５２】この結果、得られる動画はオリジナルと比
べると上と下が入れかわっている。 ｉｖ）左上ー右下反転：この場合、（Ｄ）に示すように
ピクセルデータは右から左かつ下から上にスキャンされ
る。メモリインターフェースによるピクセルのスキャン
の順番は、Ｙ０ｎ、Ｙ０ｎ−１、Ｙ０１、Ｙ００．．．
Ｙ１ｎ、Ｙ１ｎ−１，．．．Ｙｍ０となる。

【００５３】この結果、オリジナルと比べて上と下が、
左と右が入れ替わった動画が得られる。この実施例で
は、動画の反転機能をリアルタイムメディアのアプリケ
ーションで柔軟性をもたせるために、反転モードはプロ
グラマブルである。上述した反転モードは、ホストシス
テムによりビデオデコーダ６１に設定できる。すなわち
ソフトウエアモード設定が可能である。モードを変更す
るには、表示システム７３、７１への表示のためにメモ
リからのピクセルスキャンの順番を変えることにより、
デジタルデコーダはリアルタイムで応答する。

【００５４】ノーマルモードまたは反転モードの指定
は、ホストシステムのＣＰＵ４３からビデオデコーダ６
１にコマンドとして供給される。ビデデコーダ６１内の
プロセッサ２０５はこのコマンドをデコードし、指定さ
れたモードに対応したメモリのリードスタートアドレス
をＤＲＡＭ Ｉ／Ｆ２０３に供給する。ＤＲＡＭ Ｉ／
Ｆ２０３はメモリのリード動作に必要な通常の制御信号
（例えばＲＡＳ信号、ＣＡＳ信号、ＷＥ信号等）を発生
する機能を備えるとともに、メモリ（フレームメモリ６
７）へのアクセスのためのアドレスを順次発生する機能
を有している。

【００５５】図５は、上記各反転モードに対応してそれ
ぞれフレームメモリ６７からピクセルデータを読み出す
ための制御プログラムのフローチャートである。このプ
ログラムはＲＯＭ２０７に格納されている。

【００５６】プロセッサ２０５は、図５のステップ２２
１においてＣＰＵ４３から出力されたコマンド（モード
の種類）を判断する。ノーマルモードの場合には、ステ
ップ２２３において、フレームメモリ６７からピクセル
デーアをリードすべきスタートアドレス（この場合に
は、第１表示ライン目の最初のアドレスがスタートアド
レスとなる）をＤＲＡＭ Ｉ／Ｆ２０３に供給する。こ
の結果、ＤＲＡＭ Ｉ／Ｆ２０３はステップ２２５にお
いてフレームメモリ６７から指定されたアドレスに対応
するピクセルデータをリードし、ステップ２２７におい
て、アドレスを１だけインクリメントする。リードされ
たデータはプロセッサ２０５に供給される。プロセッサ
２０５は、メモリ６７内の最終ピクセルデータのリード
が終了したか否かを判断し、終了していなければ、ステ
ップ２２５に戻り、再び、ＤＲＡＭＩ／Ｆ２０３に対し
リードを指示する。ステップ２２５及至２２９の動作
は、最終ピクセルデータのリードが完了するまで繰り返
し実行される。

【００５７】一方、ステップ２２１において、左ー右反
転モード（右から左でかつ上から下にピクセルデータを
リードする）であると判断した場合には、プロセッサ２
０５は、ステップ２３１においてスタートアドレス（第
１表示ライン目の最終アドレス）をＤＲＡＭ Ｉ／Ｆ２
０３に供給する。ＤＲＡＭＩ／Ｆ２０３はステップ２３
３において、指定されたアドレスに対応するピクセルデ
ータをリードし、ステップ２３５において、アドレスを
１だけディクリメントする。リードされたデータはプロ
セッサ２０５に供給される。プロセッサ２０５はステッ
プ２３７において、メモリ６７内の最終ピクセルデータ
のリードが終了したか否かを判断し、終了すればリード
動作を終了し、終了していなければ、ステップ２３９に
進む。ステップ２３９において、プロセッサ２０５は１
表示ライン分のピクセルデータのリードが終了したか否
かを判断する。終了していなければ、ステップ２３３に
戻り、１表示ライン分のリードを終了するまでステップ
２３３及至２３９を繰り返し実行する。一方、１表示ラ
イン分のリードが終了した場合には、プロセッサ２０５
は、ステップ２４１において表示ラインを１インクリメ
ントして、インクリメントされた表示ラインにおける最
終アドレスをＤＲＡＭ Ｉ／Ｆ２０３にセットし、ステ
ップ２３３に戻り、上述したリード動作を繰り返す。

【００５８】ステップ２２１において、上下反転モード
（左から右かつ下から上にピクセルデータをリード）で
あると判断した場合、プロセッサ２０５はスタートアド
レス（最終表示ラインの最初のアドレス）をＤＲＡＭ
Ｉ／Ｆ２０３に供給する。ＤＲＡＭＩ／Ｆ２０３はステ
ップ２４５において、指定されたアドレスに対応するピ
クセルデータをリードし、ステップ２４７において、ア
ドレスを１だけインクリメントする。リードされたデー
タはプロセッサ２０５に供給される。プロセッサ２０５
はステップ２４９において、メモリ６７内の最終ピクセ
ルデータのリードが終了したか否かを判断し、終了すれ
ばリード動作を終了し、終了していなければ、ステップ
２５１に進む。ステップ２５１において、プロセッサ２
０５は１表示ライン分のピクセルデータのリードが終了
したか否かを判断する。終了していなければ、ステップ
２４５に戻り、１表示ライン分のリードを終了するまで
ステップ２４５及至２４９を繰り返し実行する。一方、
１表示ライン分のリードが終了した場合には、プロセッ
サ２０５は、ステップ２５３において表示ラインを１デ
ィクリメントして、ディクリメントされた表示ラインに
おける最初のアドレスをＤＲＡＭ Ｉ／Ｆ２０３にセッ
トし、ステップ２４５に戻り、上述したリード動作を繰
り返す。

【００５９】さらにステップ２２１において、左上−右
下反転モード（右から左かつ下から上にピクセルデータ
をリード）が指定された場合には、プロセッサ２０５は
ステップ２５５において、フレームメモリ６７からピク
セルデーアをリードすべきスタートアドレス（この場合
には、最終表示ラインの最終アドレス）をＤＲＡＭＩ／
Ｆ２０３に供給する。この結果、ＤＲＡＭ Ｉ／Ｆ２０
３はステップ２５７においてフレームメモリ６７から指
定されたアドレスに対応するピクセルデータをリード
し、ステップ２５９において、アドレスを１だけディク
リメントする。リードされたデータはプロセッサ２０５
に供給される。プロセッサ２０５は、メモリ６７内の最
終ピクセルデータのリードが終了したか否かを判断し、
終了していなければ、ステップ２５７に戻り、再び、Ｄ
ＲＡＭ Ｉ／Ｆ２０３に対しリードを指示する。ステッ
プ２５７及至２６１の動作は、最終ピクセルデータのリ
ードが完了するまで繰り返し実行される。

【００６０】

【発明の効果】以上のようにこの発明によれば、ＭＰＥ
Ｇの規格にもとずいた画像データにおいて、パケットの
入力に対応して順次その先頭位置からのバイト数をカウ
ントするバイトカウンタと、特定のパケットを識別する
パケット識別情報、当該パケット内におけるＩピクチャ
の中から特定のＩピクチャを識別するＩピクチャ識別情
報および上記バイトカウンタ計数値にもとずく当該Ｉピ
クチャのパケット内におけるバイト位置情報を組にした
Ｉピクチャに関するテーブルを作成、記憶するテーブル
記憶部とを備え、上記テーブル記憶部に記憶されたテー
ブルを参照して正転／逆転の方向に対応したＩピクチャ
の入力を要求し、入力されたＩピクチャのコーディング
を実行して高速スキャンを実現するようにしたので、ア
プリケーションソフトに頼ることなく、従ってシステム
デコーダに負荷をかけることなくデコーディングされた
ピクチャの高速正転／逆転双方向のスキャニング機能お
よび高速ピクチャサーチをハードウエアで容易に実現す
ることが可能な動画像処理装置を提供することができ
る。

【００６１】さらに、動画メモリからピクセルデータを
スキャンする順番を変更することによりｉ）右−左反
転、ｉｉ）上下反転、ｉｉｉ）左上−右下反転の３つの
動画反転機能が実現される。

【図面の簡単な説明】

【図１】この発明動画像処理装置が適用される表示制御
システムの一実施例を示すブロック図。

【図２】この発明の動画像処理装置の一実施例に係わる
画像デコーダの回路構成を示すブロック図。

【図３】図１に示すＩピクチャスキャンテーブル記憶部
に記憶されるテーブルを示す図。

【図４】この発明の動画像処理装置において、メモリに
格納されたデコードされた動画を示す概念図。

【図５】動画反転種類を示す説明図。

【図６】図４に示す動画反転の種類に応じたＣＰＵの制
御を示すフローチャート。

【図７】ＭＰＥＧ規格にもとずいた一般的なデコーディ
ングシステムの構成を示すブロック図。

【図８】ＭＰＥＧ規格にもとずいたＧＯＰ内のピクチャ
の依存関係を示す図。

【図９】ＭＰＥＧ規格にもとずいたデータパケット内の
ピクチャの構成の一例を示す図。

【符号の説明】

４３・・・ホストＣＰＵ、６７、７５・・・フレームメ
モリ、６９・・・ディスプレイコントローラ、２０１・
・・ホストインターフェース、２０３・・・ＤＲＡＭイ
ンターフェース、２０５・・・プロセッサ、２０７・・
・ＲＯＭ、２０９・・・ビデオインターフェース、２１
３・・・ＲＡＭ、２１５・・・Ｉピクチャスキャンテー
ブル記憶部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/24 7734−5Ｃ Ｈ０４Ｎ 5/92 Ｈ 7/13 Ｚ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 グループ内の他のピクチャへの依存度が
   異なる複数のタイプのピクチャからなる画像データのグ
   ループを特定数まとめたパケットを単位として画像デー
   タのデコーディングを行なう動画像処理装置において、 パケットの入力に対応して順次その先頭位置からのバイ
   ト数をカウントするバイト計数手段と、 特定のパケットを識別するパケット識別情報、当該パケ
   ット内における他のピクチャに全く依存しないタイプの
   ピクチャ（以下「Ｉピクチャ」と称する）の中から特定
   のＩピクチャを識別するＩピクチャ識別情報及び上記バ
   イト計数手段の計数値に基づく当該Ｉピクチャのパケッ
   ト内におけるバイト位置情報を組にしたＩピクチャに関
   するテーブルを作成、記憶するテーブル記憶手段と、お
   よび上記テーブル記憶手段に記憶されたテーブルを参照
   して正転／逆転の方向に対応したＩピクチャの入力を要
   求し、入力されたＩピクチャのデコーディングを実行し
   て高速スキャンを実現するデコーディング手段とを備え
   たことを特徴とする動画像処理装置。
2. 【請求項２】 デコードされたデジタルピクチャデータ
   を記憶するメモリ手段と；前記メモリ手段に記憶された
   デジタルピクチャデータの反転の種類を指示する手段
   と；前記反転の種類に合わせて前記メモリ手段から前記
   ピクチャデータをリードするアドレスを順次発生するア
   ドレス発生手段と；ａｎｄ前記アドレス発生手段から発
   生されたアドレスに従って、前記ピクチャデータを前記
   メモリ手段からリードするメモリ制御手段とを備え、デ
   ジタルデコーダにおけるリアルタイムピクチャ反転を行
   う動画像処理装置。
3. 【請求項３】 前記ピクチャデータの反転の種類は、ピ
   クセルデータを前記メモリ手段の左から右および上から
   下にスキャンするノーマルモード、ピクセルデータを前
   記メモリ手段の右から左および上から下にスキャンする
   左−右反転モード、ピクセルデータを前記メモリ手段の
   左から右かつ下から上にスキャンする上−下反転モー
   ド、およびピクセルデータを右から左かつ下から上にス
   キャンする左上−右下反転モードを含むことを特徴とす
   る請求項３記載の動画像処理装置。
4. 【請求項４】 前記反転モードはプログラマブルである
   ことを特徴とする請求項２記載の動画像処理装置。