JPH0758357A - ＳｉＧｅ多重細線発光素子 - Google Patents
ＳｉＧｅ多重細線発光素子Info
- Publication number
- JPH0758357A JPH0758357A JP20491793A JP20491793A JPH0758357A JP H0758357 A JPH0758357 A JP H0758357A JP 20491793 A JP20491793 A JP 20491793A JP 20491793 A JP20491793 A JP 20491793A JP H0758357 A JPH0758357 A JP H0758357A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- grown
- thickness
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【構成】Ｓｉ基板表面を凹凸に加工しておき、その上に
不純物を添加していないＳｉ層を１ｎｍ以上５０ｎｍ以
下の膜厚で成長し、その上に不純物を添加していないＳ
ｉ1-XＧｅX（０.２＜Ｘ＜０.５）層を１０ｎｍ以上１０
０ｎｍ以下の膜厚で結晶成長することで凹の底面および
凸の表面にＳｉ1-XＧｅX層を分離して形成し、さらに不
純物を添加していないＳｉ層を１ｎｍ以上５０ｎｍ以下
の膜厚で成長するという方法で、厚さの厚いＳｉ1-XＧ
ｅX膜でもＧｅの混晶比（ｘ）の大きい膜でも良質の多
層構造が得られるようにして、発光効率の良いＳｉ／Ｓ
ｉ1-XＧｅX／Ｓｉ発光素子を可能にする。 【効果】欠陥発生のために発光効率の低かったＳｉ／Ｓ
ｉＧｅ／Ｓｉ構造を用いて効率の良い発光素子構造を提
供できる。
不純物を添加していないＳｉ層を１ｎｍ以上５０ｎｍ以
下の膜厚で成長し、その上に不純物を添加していないＳ
ｉ1-XＧｅX（０.２＜Ｘ＜０.５）層を１０ｎｍ以上１０
０ｎｍ以下の膜厚で結晶成長することで凹の底面および
凸の表面にＳｉ1-XＧｅX層を分離して形成し、さらに不
純物を添加していないＳｉ層を１ｎｍ以上５０ｎｍ以下
の膜厚で成長するという方法で、厚さの厚いＳｉ1-XＧ
ｅX膜でもＧｅの混晶比（ｘ）の大きい膜でも良質の多
層構造が得られるようにして、発光効率の良いＳｉ／Ｓ
ｉ1-XＧｅX／Ｓｉ発光素子を可能にする。 【効果】欠陥発生のために発光効率の低かったＳｉ／Ｓ
ｉＧｅ／Ｓｉ構造を用いて効率の良い発光素子構造を提
供できる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は四族半導体のＳｉ，Ｇｅ
による発光素子および受光素子に関する。
による発光素子および受光素子に関する。
【０００２】
【従来の技術】ＳｉやＧｅの四族の半導体は間接遷移型
の半導体であるため発光効率が極めて低く発光素子とし
ては用いられず、トランジスタ等の電子素子として用い
られるのみであった。最近、例えばアプライド フィジ
ックス レターズ １９９１年，巻５８，ナンバー９，
頁９５７−頁９５８（Applied Physics Letters,Volume
５８ Number ９(１９９１）ｐｐ．９５７−ｐｐ９５
８．）に示されているようにＳｉ基板／Ｓｉ1-XＧｅX構
造を用いることにより電流注入で発光が観測されて以来
Ｓｉ，Ｇｅによる発光素子の研究が盛んとなっている。
の半導体であるため発光効率が極めて低く発光素子とし
ては用いられず、トランジスタ等の電子素子として用い
られるのみであった。最近、例えばアプライド フィジ
ックス レターズ １９９１年，巻５８，ナンバー９，
頁９５７−頁９５８（Applied Physics Letters,Volume
５８ Number ９(１９９１）ｐｐ．９５７−ｐｐ９５
８．）に示されているようにＳｉ基板／Ｓｉ1-XＧｅX構
造を用いることにより電流注入で発光が観測されて以来
Ｓｉ，Ｇｅによる発光素子の研究が盛んとなっている。
【０００３】
【発明が解決しようとする課題】ＳｉとＧｅの結晶格子
定数は４％異なるため、Ｓｉ基板／Ｓｉ1-XＧｅX／Ｓｉ
多層構造ではＳｉ1-XＧｅX層がＧｅの混晶比（ｘ）に比
例する圧縮応力を上下のＳｉ層から受けている。このた
めＳｉ1-XＧｅX層に蓄積される歪みエネルギはＳｉ1-X
ＧｅX層の厚さだけではなくＧｅの混晶比（ｘ）にも比
例することになる。この歪みエネルギのために、欠陥の
すくない良質の多層構造は厚さの薄いＳｉ1-XＧｅX膜か
Ｇｅの混晶比（ｘ）の小さい膜でしか得ることができな
かった。このため素子構造の設計に制限があり、発光や
受光の効率の低い素子構造しか実現できないという問題
があった。
定数は４％異なるため、Ｓｉ基板／Ｓｉ1-XＧｅX／Ｓｉ
多層構造ではＳｉ1-XＧｅX層がＧｅの混晶比（ｘ）に比
例する圧縮応力を上下のＳｉ層から受けている。このた
めＳｉ1-XＧｅX層に蓄積される歪みエネルギはＳｉ1-X
ＧｅX層の厚さだけではなくＧｅの混晶比（ｘ）にも比
例することになる。この歪みエネルギのために、欠陥の
すくない良質の多層構造は厚さの薄いＳｉ1-XＧｅX膜か
Ｇｅの混晶比（ｘ）の小さい膜でしか得ることができな
かった。このため素子構造の設計に制限があり、発光や
受光の効率の低い素子構造しか実現できないという問題
があった。
【０００４】
【課題を解決するための手段】本発明は、上記問題を解
決するために、Ｓｉ基板表面を凹凸に加工しておき、そ
の上に不純物を添加していないＳｉ層を１ｎｍ以上５０
ｎｍ以下の膜厚で成長し、その上に不純物を添加してい
ないＳｉ1-XＧｅX(０.２＜Ｘ＜０.５)層を１０ｎｍ以上
１００ｎｍ以下の膜厚で結晶成長することで凹の底面お
よび凸の表面にＳｉ1-XＧｅX層を分離して形成し、さら
に不純物を添加していないＳｉ層を１ｎｍ以上５０ｎｍ
以下の膜厚で成長するという方法で、厚さの厚いＳｉ
1-XＧｅX膜でもＧｅの混晶比（ｘ）の大きい膜でも良質
の多層構造が得られるようにし、発光効率を向上させた
ものである。
決するために、Ｓｉ基板表面を凹凸に加工しておき、そ
の上に不純物を添加していないＳｉ層を１ｎｍ以上５０
ｎｍ以下の膜厚で成長し、その上に不純物を添加してい
ないＳｉ1-XＧｅX(０.２＜Ｘ＜０.５)層を１０ｎｍ以上
１００ｎｍ以下の膜厚で結晶成長することで凹の底面お
よび凸の表面にＳｉ1-XＧｅX層を分離して形成し、さら
に不純物を添加していないＳｉ層を１ｎｍ以上５０ｎｍ
以下の膜厚で成長するという方法で、厚さの厚いＳｉ
1-XＧｅX膜でもＧｅの混晶比（ｘ）の大きい膜でも良質
の多層構造が得られるようにし、発光効率を向上させた
ものである。
【０００５】
【作用】Ｓｉ基板表面を凹凸に加工してその上にＳｉ層
とＳｉ1-XＧｅX（０.２＜Ｘ＜０.５)層を成長すること
で凹の底面および凸の表面に分離してＳｉ1-XＧｅ
X（０.２＜Ｘ＜０.５）層を形成することができ、図１
に示すように凹凸の形状により細線または島上構造とす
ることができる。このような構造では一様な層状構造と
は異なり、Ｓｉ1-XＧｅXの表面積が大きいために表面近
傍で歪みが解放され、厚さの厚いＳｉ1-XＧｅX膜でもＧ
ｅの混晶比（ｘ）の大きい膜でも良質の多層構造が得ら
れる。このため、１００ｎｍ程度の厚いＳｉ1-XＧｅX膜
を形成して光の閉じ込めを有効にし、さらに、Ｇｅの混
晶比（ｘ）を大きくすることで注入キャリアのＳｉ1-X
ＧｅX膜内への閉じ込めを有効にして発光遷移確率を増
加させ、高効率の素子形成が可能となった。
とＳｉ1-XＧｅX（０.２＜Ｘ＜０.５)層を成長すること
で凹の底面および凸の表面に分離してＳｉ1-XＧｅ
X（０.２＜Ｘ＜０.５）層を形成することができ、図１
に示すように凹凸の形状により細線または島上構造とす
ることができる。このような構造では一様な層状構造と
は異なり、Ｓｉ1-XＧｅXの表面積が大きいために表面近
傍で歪みが解放され、厚さの厚いＳｉ1-XＧｅX膜でもＧ
ｅの混晶比（ｘ）の大きい膜でも良質の多層構造が得ら
れる。このため、１００ｎｍ程度の厚いＳｉ1-XＧｅX膜
を形成して光の閉じ込めを有効にし、さらに、Ｇｅの混
晶比（ｘ）を大きくすることで注入キャリアのＳｉ1-X
ＧｅX膜内への閉じ込めを有効にして発光遷移確率を増
加させ、高効率の素子形成が可能となった。
【０００６】
【実施例】（実施例１）ｐ型Ｓｉ（１００）基板を電子
線リソグラフィ法とドライエッチング法を用いて図２
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
２（ｂ）に示すように基板温度６００℃程度でｉ型Ｓｉ
層１１を１０ｎｍ成長し、さらにＳｉ0.6Ｇｅ0.4１２を
５０ｎｍ成長し、さらにｉ型Ｓｉ層１３を１０ｎｍ成長
し、Ｓｉと同時にアンチモンを基板に蒸着することで図
２（ｃ）のようにアンチモン濃度１×１０17／cm3 のｎ
型Ｓｉ層１４を１μｍ成長し、最後にアンチモン濃度１
×１０20／cm3 のｎ型Ｓｉ層１５を０.１μｍ 成長し、
分子線成長装置から取り出した。その後、アルミ電極の
真空蒸着を行い、フォトリソグラフィ法とドライエッチ
ング法により図２（ｄ）の形状の発光素子を形成した。
線リソグラフィ法とドライエッチング法を用いて図２
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
２（ｂ）に示すように基板温度６００℃程度でｉ型Ｓｉ
層１１を１０ｎｍ成長し、さらにＳｉ0.6Ｇｅ0.4１２を
５０ｎｍ成長し、さらにｉ型Ｓｉ層１３を１０ｎｍ成長
し、Ｓｉと同時にアンチモンを基板に蒸着することで図
２（ｃ）のようにアンチモン濃度１×１０17／cm3 のｎ
型Ｓｉ層１４を１μｍ成長し、最後にアンチモン濃度１
×１０20／cm3 のｎ型Ｓｉ層１５を０.１μｍ 成長し、
分子線成長装置から取り出した。その後、アルミ電極の
真空蒸着を行い、フォトリソグラフィ法とドライエッチ
ング法により図２（ｄ）の形状の発光素子を形成した。
【０００７】（実施例２）ｎ型Ｓｉ（１００）基板を電
子線リソグラフィ法とドライエッチング法を用いて図３
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
３（ｂ）に示すごとく基板温度６００℃程度でｉ型Ｓｉ
層２１を１０ｎｍ成長しさらにＳｉ0.6Ｇｅ0.4２２を５
０ｎｍ成長し、さらにｉ型Ｓｉ層２３を１０ｎｍ成長
し、Ｓｉと同時にボロンを基板に蒸着することで図３
（ｃ）のようにボロン濃度１×１０17／cm3 のｐ型Ｓｉ
層（２４）を１μｍ成長し、最後にボロン濃度１×１０
20／cm3 のｐ型Ｓｉ層（２５）を０．１μｍ成長し、分
子線成長装置から取り出した。その後、アルミ電極の真
空蒸着を行い、フォトリソグラフィ法とドライエッチン
グ法により図３（ｄ）の形状の発光素子を形成した。
子線リソグラフィ法とドライエッチング法を用いて図３
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
３（ｂ）に示すごとく基板温度６００℃程度でｉ型Ｓｉ
層２１を１０ｎｍ成長しさらにＳｉ0.6Ｇｅ0.4２２を５
０ｎｍ成長し、さらにｉ型Ｓｉ層２３を１０ｎｍ成長
し、Ｓｉと同時にボロンを基板に蒸着することで図３
（ｃ）のようにボロン濃度１×１０17／cm3 のｐ型Ｓｉ
層（２４）を１μｍ成長し、最後にボロン濃度１×１０
20／cm3 のｐ型Ｓｉ層（２５）を０．１μｍ成長し、分
子線成長装置から取り出した。その後、アルミ電極の真
空蒸着を行い、フォトリソグラフィ法とドライエッチン
グ法により図３（ｄ）の形状の発光素子を形成した。
【０００８】（実施例３）ｐ型Ｓｉ（１００）基板を電
子線リソグラフィ法とドライエッチング法を用いて図４
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
４（ｂ）に示すように基板温度６００℃程度でｉ型Ｓｉ
層３１を１０ｎｍ成長しさらにＳｉ0.6Ｇｅ0.4３２を５
０ｎｍ成長し、さらにｉ型Ｓｉ層３３を１０ｎｍ成長
し、Ｓｉと同時にアンチモンを基板に蒸着することで図
４（ｃ）のようにアンチモン濃度１×１０17／cm3 のｎ
型Ｓｉ層３４を１μｍ成長し、最後にアンチモン濃度１
×１０20／cm3２０／cm3のｎ型Ｓｉ層３５を０.１μｍ
成長し、分子線成長装置から取り出した。その後、アル
ミ電極の真空蒸着を行い、フォトリソグラフィ法とドラ
イエッチング法により図４（ｄ）の形状の受光素子を形
成した。
子線リソグラフィ法とドライエッチング法を用いて図４
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
４（ｂ）に示すように基板温度６００℃程度でｉ型Ｓｉ
層３１を１０ｎｍ成長しさらにＳｉ0.6Ｇｅ0.4３２を５
０ｎｍ成長し、さらにｉ型Ｓｉ層３３を１０ｎｍ成長
し、Ｓｉと同時にアンチモンを基板に蒸着することで図
４（ｃ）のようにアンチモン濃度１×１０17／cm3 のｎ
型Ｓｉ層３４を１μｍ成長し、最後にアンチモン濃度１
×１０20／cm3２０／cm3のｎ型Ｓｉ層３５を０.１μｍ
成長し、分子線成長装置から取り出した。その後、アル
ミ電極の真空蒸着を行い、フォトリソグラフィ法とドラ
イエッチング法により図４（ｄ）の形状の受光素子を形
成した。
【０００９】（実施例４）ｎ型Ｓｉ（１００）基板を電
子線リソグラフィ法とドライエッチング法を用いて図５
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
５（ｂ）に示すごとく基板温度６００℃程度でｉ型Ｓｉ
層４１を１０ｎｍ成長しさらにＳｉ0.6Ｇｅ0.4４２を５
０ｎｍ成長し、さらにｉ型Ｓｉ層４３を１０ｎｍ成長
し、Ｓｉと同時にボロンを基板に蒸着することで図５
（ｃ）のようにボロン濃度１×１０17／cm3 のｐ型Ｓｉ
層４４を１μｍ成長し、最後にボロン濃度１ｘ１０20／
cm3のｐ型Ｓｉ層（４５）を０．１μｍ成長し、分子線
成長装置から取り出した。その後、アルミ電極の真空蒸
着を行い、フォトリソグラフィ法とドライエッチング法
により図５（ｄ）の形状の受光素子を形成した。
子線リソグラフィ法とドライエッチング法を用いて図５
（ａ）の線幅約０.２５μｍ，溝幅約０.２５μｍ，深さ
０.１５μｍ の構造に加工する。その後、化学洗浄を行
った後に分子線成長装置に入れ、表面清浄化した後に図
５（ｂ）に示すごとく基板温度６００℃程度でｉ型Ｓｉ
層４１を１０ｎｍ成長しさらにＳｉ0.6Ｇｅ0.4４２を５
０ｎｍ成長し、さらにｉ型Ｓｉ層４３を１０ｎｍ成長
し、Ｓｉと同時にボロンを基板に蒸着することで図５
（ｃ）のようにボロン濃度１×１０17／cm3 のｐ型Ｓｉ
層４４を１μｍ成長し、最後にボロン濃度１ｘ１０20／
cm3のｐ型Ｓｉ層（４５）を０．１μｍ成長し、分子線
成長装置から取り出した。その後、アルミ電極の真空蒸
着を行い、フォトリソグラフィ法とドライエッチング法
により図５（ｄ）の形状の受光素子を形成した。
【００１０】
【発明の効果】本発明によれば、１００ｎｍ程度の厚い
Ｓｉ1-XＧｅX膜でも良質の結晶が得られるようになり、
その結果、有効に光を閉じ込めることが可能となり、さ
らに、Ｇｅの混晶比（ｘ）を大きくすることで注入キャ
リアのＳｉ1-XＧｅX膜内への閉じ込めをも有効にして発
光遷移確率を増加させ、高効率の素子形成が可能となっ
た。
Ｓｉ1-XＧｅX膜でも良質の結晶が得られるようになり、
その結果、有効に光を閉じ込めることが可能となり、さ
らに、Ｇｅの混晶比（ｘ）を大きくすることで注入キャ
リアのＳｉ1-XＧｅX膜内への閉じ込めをも有効にして発
光遷移確率を増加させ、高効率の素子形成が可能となっ
た。
【図１】本発明の原理の説明図。
【図２】本発明の実施例１の説明図。
【図３】本発明の実施例２の説明図。
【図４】本発明の実施例３の説明図。
【図５】本発明の実施例４の説明図。
１１…ｉ型Ｓｉ層、１２…Ｓｉ0.6Ｇｅ0.4層、１３…ｉ
型Ｓｉ層、１４…ｎ型Ｓｉ層、１５…ｎ型Ｓｉ層。
型Ｓｉ層、１４…ｎ型Ｓｉ層、１５…ｎ型Ｓｉ層。
Claims (4)
- 【請求項１】ｐ型Ｓｉ基板の表面を凹凸に加工してお
き、その上に不純物を添加していないＳｉ層を１ｎｍ以
上５０ｎｍ以下の膜厚で成長し、その上に不純物を添加
していないＳｉ1-XＧｅX(０.２＜Ｘ＜０.５)層を１０ｎ
ｍ以上１００ｎｍ以下の膜厚で結晶成長することで、凹
の底面と凸の表面とに分離されたＳｉ1-XＧｅXを形成
し、さらに不純物を添加していないＳｉ層を１ｎｍ以上
５０ｎｍ以下の膜厚で成長し、１μｍ程度のｎ型Ｓｉ層
を成長した多層膜において、前記ｐ型Ｓｉ基板が正孔注
入電極、最上層の前記ｎ型Ｓｉ層が電子注入電極であ
り、前記Ｓｉ1-XＧｅX層が発光領域であることを特徴と
する発光素子。 - 【請求項２】ｎ型Ｓｉ基板の表面を凹凸に加工してお
き、その上に不純物を添加していないＳｉ層を１ｎｍ以
上５０ｎｍ以下の膜厚で成長し、その上に不純物を添加
していないＳｉ1-XＧｅX（０.２＜Ｘ＜０.５）層を１０
ｎｍ以上１００ｎｍ以下の膜厚で結晶成長することで凹
の底面と凸の表面に分離されたＳｉ1-XＧｅX層を形成
し、さらに不純物を添加していないＳｉ層を１ｎｍ以上
５０ｎｍ以下の膜厚で成長し、１μｍ程度のｐ型Ｓｉ層
を成長した多層膜において、前記ｎ型Ｓｉ基板が電子注
入電極、最上層の前記ｐ型Ｓｉ層が正孔注入電極であ
り、前記Ｓｉ1-XＧｅX層が発光領域であることを特徴と
する発光素子。 - 【請求項３】ｐ型Ｓｉ基板の表面を凹凸に加工してお
き、その上に不純物を添加していないＳｉ層を１ｎｍ以
上５０ｎｍ以下の膜厚で成長し、その上に不純物を添加
していないＳｉ1-XＧｅX（０.２＜Ｘ＜０.５）層を１０
ｎｍ以上１００ｎｍ以下の膜厚で結晶成長することで凹
の底面および凸の表面にＳｉ1-XＧｅX層を分離して形成
し、さらに不純物を添加していないＳｉ層を１ｎｍ以上
５０ｎｍ以下の膜厚で成長し、１μｍ程度のｎ型Ｓｉ層
を成長した多層膜において、前記ｐ型Ｓｉ基板が正孔取
り出し電極、最上層の前記ｎ型Ｓｉ層が電子取り出し電
極であり、前記Ｓｉ1-XＧｅX層が受光領域であることを
特徴とする受光素子。 - 【請求項４】ｎ型Ｓｉ基板の表面を凹凸に加工してお
き、その上に不純物を添加していないＳｉ層を１ｎｍ以
上５０ｎｍ以下の膜厚で成長し、その上に不純物を添加
していないＳｉ1-XＧｅX（０.２＜Ｘ＜０.５）層を１０
ｎｍ以上１００ｎｍ以下の膜厚で結晶成長することで凹
の底面および凸の表面にＳｉ1-XＧｅX層を分離して形成
し、さらに不純物を添加していないＳｉ層を１ｎｍ以上
５０ｎｍ以下の膜厚で成長し、１μｍ程度のｐ型Ｓｉ層
を成長した多層膜において、前記ｎ型Ｓｉ基板が電子取
り出し電極、最上層の前記ｐ型Ｓｉ層が正孔取り出し電
極であり、前記Ｓｉ1-XＧｅX層が受光領域であることを
特徴とする受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20491793A JPH0758357A (ja) | 1993-08-19 | 1993-08-19 | ＳｉＧｅ多重細線発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20491793A JPH0758357A (ja) | 1993-08-19 | 1993-08-19 | ＳｉＧｅ多重細線発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758357A true JPH0758357A (ja) | 1995-03-03 |
Family
ID=16498520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20491793A Pending JPH0758357A (ja) | 1993-08-19 | 1993-08-19 | ＳｉＧｅ多重細線発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758357A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429474A (zh) * | 2019-07-31 | 2019-11-08 | 天津工业大学 | 一种全四族硅基c波段半导体激光器 |
-
1993
- 1993-08-19 JP JP20491793A patent/JPH0758357A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429474A (zh) * | 2019-07-31 | 2019-11-08 | 天津工业大学 | 一种全四族硅基c波段半导体激光器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6986349B2 (ja) | ｎ型超格子及びｐ型超格子を備える電子デバイス | |
| CN101910050B (zh) | 相异材料上的纳米线生长 | |
| CN102144342B (zh) | 氮化物半导体发光器件和半导体发光器件 | |
| US8803189B2 (en) | III-V compound semiconductor epitaxy using lateral overgrowth | |
| US8952243B2 (en) | Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof | |
| JPH05343741A (ja) | 窒化ガリウム系半導体素子及びその製造方法 | |
| TWI436424B (zh) | 半導體元件及其製造方法 | |
| WO2005104236A2 (en) | Optical devices featuring textured semiconductor layers | |
| CN115714155A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外发光二极管 | |
| CN102485944A (zh) | 一种具有外延缺陷阻挡层的外延结构 | |
| KR102104062B1 (ko) | 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법 | |
| JP2001185498A (ja) | Ｉｉｉ族窒化物系化合物半導体膜の成長方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP7109062B2 (ja) | 量子ドットシート、これを用いた光電子デバイス、及び量子ドットシートの作製方法 | |
| JP2004063819A (ja) | 結晶成長基板及び半導体発光素子の製造方法 | |
| CN102110749A (zh) | 基于激光器的SiC衬底LED大面积可控表面粗化刻蚀方法 | |
| JPH0758357A (ja) | ＳｉＧｅ多重細線発光素子 | |
| KR100289595B1 (ko) | 3족질화물반도체발광소자 | |
| CN114551662A (zh) | 一种半导体发光器件的制备方法 | |
| JP6238360B2 (ja) | ナノ構造の製造方法 | |
| US8653501B2 (en) | Emitting device and manufacturing method therefor | |
| JP4100493B2 (ja) | リン化硼素半導体層を含む半導体素子、その製造方法、発光ダイオードおよびリン化硼素半導体層 | |
| JPH10215032A (ja) | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 | |
| CN105810782B (zh) | 用于制造半导体器件的方法 | |
| JP4142374B2 (ja) | 発光素子 | |
| JPH1146014A (ja) | ４族系半導体装置、半導体光装置、および半導体高発光部材 |