JPH0756936B2 - 周波数比較回路 - Google Patents
周波数比較回路Info
- Publication number
- JPH0756936B2 JPH0756936B2 JP63188761A JP18876188A JPH0756936B2 JP H0756936 B2 JPH0756936 B2 JP H0756936B2 JP 63188761 A JP63188761 A JP 63188761A JP 18876188 A JP18876188 A JP 18876188A JP H0756936 B2 JPH0756936 B2 JP H0756936B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- comparison circuit
- circuit
- frequency comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は広いダイナミックレンジを有する周波数比較回
路に関する。
路に関する。
従来、この種の周波数比較回路はあまり知られておら
ず、ディジタル位相同期（以下PLLと略す）回路等にお
いて広い引き込み範囲を得るために従来の位相比較回路
から位相比較回路及び周波数比較回路用いたディジタル
PLL回路が近年要求されて来ている。
ず、ディジタル位相同期（以下PLLと略す）回路等にお
いて広い引き込み範囲を得るために従来の位相比較回路
から位相比較回路及び周波数比較回路用いたディジタル
PLL回路が近年要求されて来ている。
従来の位相比較回路を持ちいたPLL回路では位相が同期
している場合、検出能力は高いが非同期状態では検出能
力が低下するため広い同期引き込み範囲を得ることが難
しい。
している場合、検出能力は高いが非同期状態では検出能
力が低下するため広い同期引き込み範囲を得ることが難
しい。
本発明の周波数比較回路は非同期状態にて周波数差検出
回路として動作するため位相比較回路と組合せPLL回路
を構成した場合、広い同期引き込み範囲を実現すること
が可能である。また本発明の周波数比較回路はFM信号の
復調回路としても利用することが可能である。ローカル
オシレータの出力を基準信号として入力し、入力信号と
してFM信号を入力し本発明の周波数比較回路の出力をUp
/DOWNカウンタにて計数し、ラッチ回路及びＤ−Ａ変換
回路を接続することによりFM復調回路としても利用する
ことが出来る。
回路として動作するため位相比較回路と組合せPLL回路
を構成した場合、広い同期引き込み範囲を実現すること
が可能である。また本発明の周波数比較回路はFM信号の
復調回路としても利用することが可能である。ローカル
オシレータの出力を基準信号として入力し、入力信号と
してFM信号を入力し本発明の周波数比較回路の出力をUp
/DOWNカウンタにて計数し、ラッチ回路及びＤ−Ａ変換
回路を接続することによりFM復調回路としても利用する
ことが出来る。
本発明の周波数比較回路は、被測定入力信号を1/2分周
する手段と基準入力信号を２逓倍する手段を有し、この
出力により1/2分周された信号をシフトレジスタにより
読み込みその結果を判定する手段を備えその出力によ
り、被測定入力信号の周波数が高い場合Up、低い場合Do
wnとしてパルス信号を出力する機能を有している。
する手段と基準入力信号を２逓倍する手段を有し、この
出力により1/2分周された信号をシフトレジスタにより
読み込みその結果を判定する手段を備えその出力によ
り、被測定入力信号の周波数が高い場合Up、低い場合Do
wnとしてパルス信号を出力する機能を有している。
第１図は本発明の周波数比較回路の一実施例を示すブロ
ック図である。
ック図である。
被測定入力信号１は矩形状のディジタル信号に変化され
ており、この信号は1/2分周回路３により1/2分周され
る。また、基準入力信号２は２逓倍回路４により２逓倍
される。この２逓倍回路は信号の立ち上がり及び立ち下
りパルスを作ることにより容易に実現できる。
ており、この信号は1/2分周回路３により1/2分周され
る。また、基準入力信号２は２逓倍回路４により２逓倍
される。この２逓倍回路は信号の立ち上がり及び立ち下
りパルスを作ることにより容易に実現できる。
次に1/2分周回路３の出力は２逓倍回路４の出力をクロ
ックとして３段のシフトレジスタ５に書き込まれてい
る。このシフトレジスタ５の３つの段の出力X0，X1，X2
は一致検出回路６及び７に送られ、ここで周波数のUp/D
ownの判定を行う。このUp/Downの判定は第２の図に示し
たようにX0，X1，X2がそれぞれ000及び111のときDown出
力,101,010のときUp出力を110,001,100,011では出力な
しとする。すなわち、本発明においては、シフトレジス
タ５の複数段の信号出力の状態に注目し、変化が多いパ
タンのとき被測定入力の周波数が高く、変化がないか少
ない場合は被測定入力の周波数が低いと判断する。この
ため本実施例においては、被測定周波数のパルスデュー
ティは50％のものが採用される。
ックとして３段のシフトレジスタ５に書き込まれてい
る。このシフトレジスタ５の３つの段の出力X0，X1，X2
は一致検出回路６及び７に送られ、ここで周波数のUp/D
ownの判定を行う。このUp/Downの判定は第２の図に示し
たようにX0，X1，X2がそれぞれ000及び111のときDown出
力,101,010のときUp出力を110,001,100,011では出力な
しとする。すなわち、本発明においては、シフトレジス
タ５の複数段の信号出力の状態に注目し、変化が多いパ
タンのとき被測定入力の周波数が高く、変化がないか少
ない場合は被測定入力の周波数が低いと判断する。この
ため本実施例においては、被測定周波数のパルスデュー
ティは50％のものが採用される。
一致検出回路6,7からの周波数Up検出出力及び周波数Dow
n検出出力は、それぞれクロックのタイミング制御され
るゲート回路8,9を経てUpカウント用パルス、Downカウ
ント用パルスとして出力される。一致検出回路6,7は、
シフトレジスタ５からの信号と前述したあらかじめ定め
たパタン（“000",“111",“101",“010"）とを比較す
る比較回路とを論理ゲートから容易に構成できる。
n検出出力は、それぞれクロックのタイミング制御され
るゲート回路8,9を経てUpカウント用パルス、Downカウ
ント用パルスとして出力される。一致検出回路6,7は、
シフトレジスタ５からの信号と前述したあらかじめ定め
たパタン（“000",“111",“101",“010"）とを比較す
る比較回路とを論理ゲートから容易に構成できる。
第３図、第４図は本発明の周波数比較回路の周波数検波
特性を示す。基準入力信号の周波数を0(Hz)とすると
周波数検波範囲はDC〜２0(Hz)となり検波出力は被測
定入力信号をSIG(Hz)として、出力をそれぞれFUp，F
DOWNとするとSIG ≧0のとき FUp＝２・（SIG＝0） ビット/secSIG ≦0のとき FDOWN＝２・（SIG＝0） ビット/sec となり、FUp，FDOWNを組合せることによりDC〜２0に
おいて直線の周波数検波特性が得られる。
特性を示す。基準入力信号の周波数を0(Hz)とすると
周波数検波範囲はDC〜２0(Hz)となり検波出力は被測
定入力信号をSIG(Hz)として、出力をそれぞれFUp，F
DOWNとするとSIG ≧0のとき FUp＝２・（SIG＝0） ビット/secSIG ≦0のとき FDOWN＝２・（SIG＝0） ビット/sec となり、FUp，FDOWNを組合せることによりDC〜２0に
おいて直線の周波数検波特性が得られる。
本発明の周波数比較回路を用いることにより、広いダイ
ナミックレンジを得ることが出来るためディジタルPLL
回路の位相周波数比較回路として利用することにより広
い引き込み範囲をもつディジタルPLL回路が実現でき
る。また良好な周波数検波特性によりFM復調回路にも利
用でき広範囲な応用が期待できる。
ナミックレンジを得ることが出来るためディジタルPLL
回路の位相周波数比較回路として利用することにより広
い引き込み範囲をもつディジタルPLL回路が実現でき
る。また良好な周波数検波特性によりFM復調回路にも利
用でき広範囲な応用が期待できる。
第１図は本発明の１実施例を示すブロック図、第２図は
Up/Downの判定方式を示す図、第３図及び第４図は本発
明の周波数比較回路の検波特性を示す図である。 １……被測定入力信号、２……基準入力信号、３……1/
2分周回路、４……２逓倍回路、５……シフトレジス
タ、6,7……一致検出回路、8,9……ゲート回路。
Up/Downの判定方式を示す図、第３図及び第４図は本発
明の周波数比較回路の検波特性を示す図である。 １……被測定入力信号、２……基準入力信号、３……1/
2分周回路、４……２逓倍回路、５……シフトレジス
タ、6,7……一致検出回路、8,9……ゲート回路。
Claims (1)
- 【請求項１】被測定入力信号を分周する手段と、基準信
号を逓倍する手段と、前記逓倍手段の出力をクロックと
して前記分周手段により得られた出力を書込み読出すシ
フトレジスタと、前記シフトレジスタの複数段からの出
力を受け、この複数段からの出力と状態変化が多い場合
に対応するあらかじめ定められた第１のパタン及び状態
変化がない場合に対応するあらかじめ定められた第２の
パタンとの一致をそれぞれみて状態変化が多いか少ない
かを判定する判定手段と、この判定手段の高低各々の出
力に基づき周波数の高低を示す出力パルスを出力する出
力手段とを備えたことを特徴とする周波数比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188761A JPH0756936B2 (ja) | 1988-07-27 | 1988-07-27 | 周波数比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188761A JPH0756936B2 (ja) | 1988-07-27 | 1988-07-27 | 周波数比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0237826A JPH0237826A (ja) | 1990-02-07 |
| JPH0756936B2 true JPH0756936B2 (ja) | 1995-06-14 |
Family
ID=16229309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63188761A Expired - Lifetime JPH0756936B2 (ja) | 1988-07-27 | 1988-07-27 | 周波数比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756936B2 (ja) |
-
1988
- 1988-07-27 JP JP63188761A patent/JPH0756936B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0237826A (ja) | 1990-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923190A (en) | Phase detector having a sampling circuit | |
| EP0810736A1 (en) | PLL frequency synthesizer | |
| KR100205354B1 (ko) | 데이터 분리 회로 | |
| US3735324A (en) | Digital frequency discriminator | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| JPH0756936B2 (ja) | 周波数比較回路 | |
| CA1150367A (en) | Circuit for odd frequency division of a given pulse train | |
| US6008676A (en) | Digital clock frequency multiplier | |
| JPS5950140B2 (ja) | パルス幅・パルス周期変換回路 | |
| JPH01174977A (ja) | 動作検出装置 | |
| JPH01174978A (ja) | 方向検出装置 | |
| JPS60227521A (ja) | ２／３分周回路 | |
| JPH0738398A (ja) | クロック切替回路 | |
| JP3132583B2 (ja) | 位相検出回路 | |
| JP2559791Y2 (ja) | クロック発生回路 | |
| SU1487020A1 (ru) | Устройство для синхронизации вычислительной системы | |
| JPH01251916A (ja) | 多相パルス発生回路 | |
| JPH01174973A (ja) | 方向検出装置 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPH07101224B2 (ja) | 周波数比較回路 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPH0254884B2 (ja) | ||
| JPS5814644A (ja) | クロツク発生回路 | |
| JPH04363914A (ja) | 同期クロック発生回路 | |
| JPS61263321A (ja) | デジタルｐｌｌ装置 |