JPH0756875B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0756875B2 JPH0756875B2 JP63154209A JP15420988A JPH0756875B2 JP H0756875 B2 JPH0756875 B2 JP H0756875B2 JP 63154209 A JP63154209 A JP 63154209A JP 15420988 A JP15420988 A JP 15420988A JP H0756875 B2 JPH0756875 B2 JP H0756875B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- output
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例（第１〜３図） 発明の効果 〔概要〕 半導体装置に関し、 遮断回路（以下、サーマルシャットダウン回路という）
のシャットダウン温度ヲ高温試験を行うことなく常温で
試験を行うことができる半導体装置を提供することを目
的とし、 入力信号を増幅して所定のデバイスに出力する出力回路
と、制御信号に応じて該出力回路の動作を制御する制御
回路と、該デバイスが所定の温度以上になると該出力回
路の出力を遮断するように該制御回路を制御する遮断回
路と、を有する半導体装置において、前記遮断回路は、
温度依存がなく一定の電圧レベルを発生する基準電圧発
生回路と、該基準電圧発生回路の出力電圧が入力され、
入力閾値電圧が所定の温度係数を有する温度依存回路
と、からなり、前記所定温度のとき、該基準電圧発生回
路の出力電圧が該温度依存回路の入力閾値電圧と一致す
るように該基準電圧発生回路の電圧レベルを設定し、該
遮断回路の試験を該基準電圧発生回路の出力電圧を測定
することにより常温にて試験可能とするように構成す
る。
のシャットダウン温度ヲ高温試験を行うことなく常温で
試験を行うことができる半導体装置を提供することを目
的とし、 入力信号を増幅して所定のデバイスに出力する出力回路
と、制御信号に応じて該出力回路の動作を制御する制御
回路と、該デバイスが所定の温度以上になると該出力回
路の出力を遮断するように該制御回路を制御する遮断回
路と、を有する半導体装置において、前記遮断回路は、
温度依存がなく一定の電圧レベルを発生する基準電圧発
生回路と、該基準電圧発生回路の出力電圧が入力され、
入力閾値電圧が所定の温度係数を有する温度依存回路
と、からなり、前記所定温度のとき、該基準電圧発生回
路の出力電圧が該温度依存回路の入力閾値電圧と一致す
るように該基準電圧発生回路の電圧レベルを設定し、該
遮断回路の試験を該基準電圧発生回路の出力電圧を測定
することにより常温にて試験可能とするように構成す
る。
本発明は、サーマルシャットダウン回路を内蔵した半導
体装置に係り、詳しくはデバイスに過大電流などが流れ
高温発熱状態となった場合にデバイスの保護のためその
デバイスがある温度以上になると過大電流の流入を防ぎ
発熱を抑制するようにしたサーマルシャットダウン回路
を内蔵した半導体装置およびその試験方法に関する。
体装置に係り、詳しくはデバイスに過大電流などが流れ
高温発熱状態となった場合にデバイスの保護のためその
デバイスがある温度以上になると過大電流の流入を防ぎ
発熱を抑制するようにしたサーマルシャットダウン回路
を内蔵した半導体装置およびその試験方法に関する。
LSiは、個別素子を集積化し、複雑な機能を達成した一
つのシステムとみなされるので、個別素子固有の信頼性
の問題に、集積化したための問題が加わる。このような
LSiにおいて信頼性は最も重要なものの一つであり、そ
のためLSiの試験（テスト）が行われる。LSiのテストは
被測定LSiに試験パターンまたは信号を入力し、LSiから
の出力値を期待値と比較してLSiの機能の良否を判定し
たり、入出力信号、電源部分の電圧、電流などのアナロ
グ値を測定する等して行われる。
つのシステムとみなされるので、個別素子固有の信頼性
の問題に、集積化したための問題が加わる。このような
LSiにおいて信頼性は最も重要なものの一つであり、そ
のためLSiの試験（テスト）が行われる。LSiのテストは
被測定LSiに試験パターンまたは信号を入力し、LSiから
の出力値を期待値と比較してLSiの機能の良否を判定し
たり、入出力信号、電源部分の電圧、電流などのアナロ
グ値を測定する等して行われる。
最近のデバイスにはデバイスの保護のために、例えば出
力が短絡した場合とかに発熱してデバイスが破損してし
まうことを防ぐためにサーマルシャットダウン回路と呼
ばれる保護回路をドライバ部に挿入することがある。こ
のサーマルシャットダウン回路は保護すべきデバイスが
ある温度以上になるとドライバ部の出力を完全にハイイ
ンピーダンス状態に（全く駆動させないように）して保
護する。
力が短絡した場合とかに発熱してデバイスが破損してし
まうことを防ぐためにサーマルシャットダウン回路と呼
ばれる保護回路をドライバ部に挿入することがある。こ
のサーマルシャットダウン回路は保護すべきデバイスが
ある温度以上になるとドライバ部の出力を完全にハイイ
ンピーダンス状態に（全く駆動させないように）して保
護する。
しかしながら、このような従来のサーマルシャットダウ
ン回路を有する半導体装置にあっては、高温になってサ
ーマルシャットダウン回路が遮断（シャットダウン）す
るか否かを確かめるためには実際に高温試験を行ってみ
る必要があったため、長時間を要するばかりか非常に手
間がかかり、コストアップを招いてしまうという問題点
があった。
ン回路を有する半導体装置にあっては、高温になってサ
ーマルシャットダウン回路が遮断（シャットダウン）す
るか否かを確かめるためには実際に高温試験を行ってみ
る必要があったため、長時間を要するばかりか非常に手
間がかかり、コストアップを招いてしまうという問題点
があった。
そこで本発明は、サーマルシャットダウン回路のシャッ
トダウン温度を高温試験を行うことなく常温で試験を行
うことができる半導体装置を提供することを目的として
いる。
トダウン温度を高温試験を行うことなく常温で試験を行
うことができる半導体装置を提供することを目的として
いる。
本発明による半導体装置は上記目的達成のため、入力信
号を増幅して所定のデバイスに出力する出力回路と、制
御信号に応じて該出力回路の動作を制御する制御回路
と、該デバイスが所定の温度以上になると該出力回路の
出力を遮断するように該制御回路を制御する遮断回路
と、を有する半導体装置において、前記遮断回路は、温
度依存がなく一定の電圧レベルを発生する基準電圧発生
回路と、該基準電圧発生回路の出力電圧が入力され、入
力閾値電圧が所定の温度係数を有する温度依存回路と、
からなり、前記所定温度のとき、該基準電圧発生回路の
出力電圧が該温度依存回路の入力閾値電圧と一致するよ
うに該基準電圧発生回路の電圧レベルを設定し、該遮断
回路の試験を該基準電圧発生回路の出力電圧を測定する
ことにより常温にて試験可能としたことを特徴とする半
導体装置を備えている。
号を増幅して所定のデバイスに出力する出力回路と、制
御信号に応じて該出力回路の動作を制御する制御回路
と、該デバイスが所定の温度以上になると該出力回路の
出力を遮断するように該制御回路を制御する遮断回路
と、を有する半導体装置において、前記遮断回路は、温
度依存がなく一定の電圧レベルを発生する基準電圧発生
回路と、該基準電圧発生回路の出力電圧が入力され、入
力閾値電圧が所定の温度係数を有する温度依存回路と、
からなり、前記所定温度のとき、該基準電圧発生回路の
出力電圧が該温度依存回路の入力閾値電圧と一致するよ
うに該基準電圧発生回路の電圧レベルを設定し、該遮断
回路の試験を該基準電圧発生回路の出力電圧を測定する
ことにより常温にて試験可能としたことを特徴とする半
導体装置を備えている。
本発明では、サーマルシャットダウン回路が温度依存の
ない基準電圧発生回路と入力閾値が温度依存のある温度
依存回路とにより構成され、シャットダウン温度のとき
の入力閾値電圧と一致するように該基準電圧発生回路の
電圧レベルが設定される。
ない基準電圧発生回路と入力閾値が温度依存のある温度
依存回路とにより構成され、シャットダウン温度のとき
の入力閾値電圧と一致するように該基準電圧発生回路の
電圧レベルが設定される。
したがって、該基準電圧発生回路の出力電圧を測定する
ことでサーマルシャットダウン回路のシャットダウン温
度が測定可能となり、常温でのサーマルシャットダウン
回路の試験が実現する。
ことでサーマルシャットダウン回路のシャットダウン温
度が測定可能となり、常温でのサーマルシャットダウン
回路の試験が実現する。
以下、本発明を図面に基づいて説明する。
第１〜３図は本発明に係る半導体装置の一実施例を示す
図である。
図である。
まず、構成を説明する。第１図はICチップ１の構成を示
すブロック図であり、この図において、ICチップ１はメ
イン回路２、出力回路３、基準電圧発生回路４、温度依
存回路５、イネーブルコントロール回路（制御回路）６
により構成され、その詳細な構成は第２図に示される。
第２図において、メイン回路２はトランジスタ11、ショ
ットキーバリアダイオード12、13および抵抗14により構
成され、出力回路３はトランジスタ15〜18、ショットキ
ーバリアダイオード19〜21および抵抗22〜25により構成
される。
すブロック図であり、この図において、ICチップ１はメ
イン回路２、出力回路３、基準電圧発生回路４、温度依
存回路５、イネーブルコントロール回路（制御回路）６
により構成され、その詳細な構成は第２図に示される。
第２図において、メイン回路２はトランジスタ11、ショ
ットキーバリアダイオード12、13および抵抗14により構
成され、出力回路３はトランジスタ15〜18、ショットキ
ーバリアダイオード19〜21および抵抗22〜25により構成
される。
基準電圧発生回路４はトランジスタ26〜30、ダイオード
31および抵抗32〜38により構成され、第３図に示すよう
に温度に依存しない安定した一定の電圧レベルを発生す
る基準電圧発生回路である。この電圧レベルはシャット
ダウン温度（例えば、160℃）のときの温度依存回路５
の入力閾値電圧に一致するように設定される。基準電圧
発生回路４の出力電圧は入力閾値電圧が温度〔℃〕に対
して第３図に示すように一定の温度係数を有する温度依
存回路５に入力されており、温度依存回路５はトランジ
スタ39および抵抗40により構成される。温度依存回路５
の入力閾値電圧はトランジスタ39のベース−エミッタ間
電圧ＶBEの温度特性により決定され、例えば通常、常温
でトランジスタ39が約ＶBE＝0.8VでONするものとすれ
ば、初めに設定温度を0.6Vとしておくと常温ではトラン
ジスタ39はONせず、温度依存回路５の出力は“H"レベル
を維持する。一方、イネーブルコントロール回路６はト
ランジスタ41〜45、ショットキーバリアダイオード46〜
49、ダイオード50、抵抗51〜55により構成され、イネー
ブル入力信号として“H"レベル信号が入力されると、温
度依存回路５の出力レベルが“H"レベルであるものとす
ればイネーブルコントロール回路６からは出力回路３に
“H"信号（TTLレベルでいうＨレベルであり、例えば5V
に相当する）が出力され、したがって、この場合は出力
回路３とイネーブルコントロール回路６は接続されてい
ない状態になる。また、イネーブル入力信号が“L"レベ
ルとすると（温度依存回路５の出力レベルは“H"レベル
とする）、イネーブルコントロール回路６から“L"信号
（TTLレベルでいうＬレベルであり、接地電位に相当す
る）が出力され、出力回路３の出力端子をハイインピー
ダンス状態とする。
31および抵抗32〜38により構成され、第３図に示すよう
に温度に依存しない安定した一定の電圧レベルを発生す
る基準電圧発生回路である。この電圧レベルはシャット
ダウン温度（例えば、160℃）のときの温度依存回路５
の入力閾値電圧に一致するように設定される。基準電圧
発生回路４の出力電圧は入力閾値電圧が温度〔℃〕に対
して第３図に示すように一定の温度係数を有する温度依
存回路５に入力されており、温度依存回路５はトランジ
スタ39および抵抗40により構成される。温度依存回路５
の入力閾値電圧はトランジスタ39のベース−エミッタ間
電圧ＶBEの温度特性により決定され、例えば通常、常温
でトランジスタ39が約ＶBE＝0.8VでONするものとすれ
ば、初めに設定温度を0.6Vとしておくと常温ではトラン
ジスタ39はONせず、温度依存回路５の出力は“H"レベル
を維持する。一方、イネーブルコントロール回路６はト
ランジスタ41〜45、ショットキーバリアダイオード46〜
49、ダイオード50、抵抗51〜55により構成され、イネー
ブル入力信号として“H"レベル信号が入力されると、温
度依存回路５の出力レベルが“H"レベルであるものとす
ればイネーブルコントロール回路６からは出力回路３に
“H"信号（TTLレベルでいうＨレベルであり、例えば5V
に相当する）が出力され、したがって、この場合は出力
回路３とイネーブルコントロール回路６は接続されてい
ない状態になる。また、イネーブル入力信号が“L"レベ
ルとすると（温度依存回路５の出力レベルは“H"レベル
とする）、イネーブルコントロール回路６から“L"信号
（TTLレベルでいうＬレベルであり、接地電位に相当す
る）が出力され、出力回路３の出力端子をハイインピー
ダンス状態とする。
次に、作用を説明する。
基準電圧発生回路４の出力電圧（基準電圧）は第３図に
示すように温度が変わっても一定になるように設計され
ており、温度依存回路５のトランジスタ39はＶBEの温度
係数で決定されている。いま、温度が次第に上昇してい
くものとするとＶBEは徐々に下がっていくことになる
が、基準電圧発生回路４の基準電圧は一定であるため両
者が交わる温度（すなわち、シャットダウン温度）でト
ランジスタ39がONして温度依存回路５の出力は反転し
“L"レベルとなる。したがって、イネーブルコントロー
ル回路６にイネーブル入力信号として“H"信号が入力さ
れたとしてもショットキーバリアダイオード48を介して
温度依存回路５からトランジスタ42のベース電位を“L"
レベルで引っ張ることによって強制的に出力回路３の出
力端子をハイインピーダンス状態にして出力端子側の回
路を保護する。すなわち、上記したサーマルシャットダ
ウンが正常に動作するか否かの試験は基準電圧発生回路
４の出力端子をパッドへ引き出し、基準電圧発生回路４
の出力電圧を測定すればよく、高温試験を行うことなく
常温で試験を行うことが可能になる。また、常温で試験
が行えるため、プロービングテストが可能になり（通常
プロービングテストは常温（室温）で行う）、パッケー
ジング時に当パッドを外に導かない（ボンディングしな
い）ようにすることで、テスト用の余分なピンの割り当
てが不要になる。別言すれば、パッケージのピンを増加
させることなく、常温で等価的にサーマルシャットダウ
ン回路の温度特性（シャットダウン温度）を試験するこ
とができる。
示すように温度が変わっても一定になるように設計され
ており、温度依存回路５のトランジスタ39はＶBEの温度
係数で決定されている。いま、温度が次第に上昇してい
くものとするとＶBEは徐々に下がっていくことになる
が、基準電圧発生回路４の基準電圧は一定であるため両
者が交わる温度（すなわち、シャットダウン温度）でト
ランジスタ39がONして温度依存回路５の出力は反転し
“L"レベルとなる。したがって、イネーブルコントロー
ル回路６にイネーブル入力信号として“H"信号が入力さ
れたとしてもショットキーバリアダイオード48を介して
温度依存回路５からトランジスタ42のベース電位を“L"
レベルで引っ張ることによって強制的に出力回路３の出
力端子をハイインピーダンス状態にして出力端子側の回
路を保護する。すなわち、上記したサーマルシャットダ
ウンが正常に動作するか否かの試験は基準電圧発生回路
４の出力端子をパッドへ引き出し、基準電圧発生回路４
の出力電圧を測定すればよく、高温試験を行うことなく
常温で試験を行うことが可能になる。また、常温で試験
が行えるため、プロービングテストが可能になり（通常
プロービングテストは常温（室温）で行う）、パッケー
ジング時に当パッドを外に導かない（ボンディングしな
い）ようにすることで、テスト用の余分なピンの割り当
てが不要になる。別言すれば、パッケージのピンを増加
させることなく、常温で等価的にサーマルシャットダウ
ン回路の温度特性（シャットダウン温度）を試験するこ
とができる。
次に、従来例に対する効果を考察する。
（Ｉ）従来例では、常温試験のみでなく、高温試験も必
要なため長時間を要していたものが、本実施例では常温
試験のみで済むため、短時間で試験を行うことができ
る。
要なため長時間を要していたものが、本実施例では常温
試験のみで済むため、短時間で試験を行うことができ
る。
（II）本実施例では、IC製造工程の最終程での出荷試験
のみでなく、途中工程のウエハプロービングテストにお
いて、良品、不良品の選別することも可能になり、最終
工程における不良品を少なくすることができる（コスト
ダウン効果）。
のみでなく、途中工程のウエハプロービングテストにお
いて、良品、不良品の選別することも可能になり、最終
工程における不良品を少なくすることができる（コスト
ダウン効果）。
（III）本実施例では、プロービングテストでサーマル
シャットダウン回路の温度特性を試験できるためパッケ
ージの余分な端子（試験用端子）の割り当てが不要にな
る。
シャットダウン回路の温度特性を試験できるためパッケ
ージの余分な端子（試験用端子）の割り当てが不要にな
る。
本発明によれば、シャットダウン温度のときの入力閾値
電圧と一致するように基準電圧発生回路の電圧レベルを
設定しているので、基準電圧発生回路の出力電圧を測定
することでシャットダウン温度を常温にて試験すること
ができる。
電圧と一致するように基準電圧発生回路の電圧レベルを
設定しているので、基準電圧発生回路の出力電圧を測定
することでシャットダウン温度を常温にて試験すること
ができる。
第１〜３図は本発明に係る半導体装置の一実施例を示す
図であり、 第１図はそのICチップのブロック図、 第２図はその回路図、 第３図はその各部の電圧を示す図である。 １……ICチップ、 ２……メイン回路（出力回路）、 ３……出力回路（出力回路）、 ４……基準電圧発生回路（サーマルシャットダウン回
路）、 ５……温度依存回路（サーマルシャットダウン回路）、 ６……イネーブルコントロール回路（制御回路）、 26〜30、39……トランジスタ、 31……ダイオード、 32〜38、40……抵抗、 48……ショットキーバリアダイオード。
図であり、 第１図はそのICチップのブロック図、 第２図はその回路図、 第３図はその各部の電圧を示す図である。 １……ICチップ、 ２……メイン回路（出力回路）、 ３……出力回路（出力回路）、 ４……基準電圧発生回路（サーマルシャットダウン回
路）、 ５……温度依存回路（サーマルシャットダウン回路）、 ６……イネーブルコントロール回路（制御回路）、 26〜30、39……トランジスタ、 31……ダイオード、 32〜38、40……抵抗、 48……ショットキーバリアダイオード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04
Claims (1)
- 【請求項１】入力信号を増幅して所定のデバイスに出力
する出力回路と、 制御信号に応じて該出力回路の動作を制御する制御回路
と、 該デバイスが所定の温度以上になると該出力回路の出力
を遮断するように該制御回路を制御する遮断回路と、を
有する半導体装置において、 前記遮断回路は、温度依存がなく一定の電圧レベルを発
生する基準電圧発生回路と、 該基準電圧発生回路の出力電圧が入力され、入力閾値電
圧が所定の温度係数を有する温度依存回路と、からな
り、 前記所定温度のとき、該基準電圧発生回路の出力電圧が
該温度依存回路の入力閾値電圧と一致するように該基準
電圧発生回路の電圧レベルを設定し、 該遮断回路の試験を該基準電圧発生回路の出力電圧を測
定することにより常温にて試験可能としたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154209A JPH0756875B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154209A JPH0756875B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023947A JPH023947A (ja) | 1990-01-09 |
| JPH0756875B2 true JPH0756875B2 (ja) | 1995-06-14 |
Family
ID=15579230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154209A Expired - Lifetime JPH0756875B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756875B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508080A (en) * | 1994-02-17 | 1996-04-16 | Takashimaya Nippatsu Kogyo Co. Ltd. | Flexible laminated surface material and method of producing the same |
-
1988
- 1988-06-22 JP JP63154209A patent/JPH0756875B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023947A (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781388A (en) | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor | |
| US6768617B2 (en) | Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp | |
| US6636068B2 (en) | Device and method for isolating a short-circuited integrated circuit (IC) from other ICs on a semiconductor wafer | |
| US4186418A (en) | Overvoltage protected integrated circuit network, to control current flow through resistive or inductive loads | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| US4550289A (en) | Semiconductor integrated circuit device | |
| US11539207B2 (en) | Snapback electrostatic discharge protection for electronic circuits | |
| JPH033971B2 (ja) | ||
| JP3739196B2 (ja) | 電池の保護装置及びそれを用いたバッテリ装置 | |
| JPH0864769A (ja) | 集積回路 | |
| JPH0756875B2 (ja) | 半導体装置 | |
| JPS59144208A (ja) | 集積回路の電力素子保護装置 | |
| US5698887A (en) | Semiconductor protection circuit | |
| JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
| JPH11121683A (ja) | 半導体集積回路 | |
| US4289977A (en) | CMOS Compatible bipolar drive circuit with protective clamp | |
| JPS62274635A (ja) | 集積回路 | |
| US6157202A (en) | Hybrid IC with circuit for burn-in test | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| JPS627337A (ja) | 電圧／電流の過渡を保護する装置および方法 | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 | |
| JP2011134738A (ja) | 半導体集積回路 | |
| JPS62116004A (ja) | ドライバ | |
| US20030042919A1 (en) | Circuit trimming of packaged IC chip |