JPH0756756A - マイコンによる状態読出回路 - Google Patents
マイコンによる状態読出回路Info
- Publication number
- JPH0756756A JPH0756756A JP5199832A JP19983293A JPH0756756A JP H0756756 A JPH0756756 A JP H0756756A JP 5199832 A JP5199832 A JP 5199832A JP 19983293 A JP19983293 A JP 19983293A JP H0756756 A JPH0756756 A JP H0756756A
- Authority
- JP
- Japan
- Prior art keywords
- output
- read
- signal
- microcomputer
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 マイコンとは非同期である情報セットパルス
によりＨレベルにセットされるＦＦ１０の出力を、マイ
コンよりの読出し信号にて読出し、読出した後にＦＦ１
０をクリアする場合、正確なデータが読出せるマイコン
による状態読出回路の提供を目的とする。 【構成】 ＦＦ１０の出力を入力し、マイコンよりの読
出し信号によりＦＦ１０の出力を読出し、出力を読出し
たレベルにセットし出力するＦＦ１１と、ＦＦ１１の出
力がＨレベルにセットされていればＦＦ１０をリセット
するリセット手段２を設けた構成とする。
によりＨレベルにセットされるＦＦ１０の出力を、マイ
コンよりの読出し信号にて読出し、読出した後にＦＦ１
０をクリアする場合、正確なデータが読出せるマイコン
による状態読出回路の提供を目的とする。 【構成】 ＦＦ１０の出力を入力し、マイコンよりの読
出し信号によりＦＦ１０の出力を読出し、出力を読出し
たレベルにセットし出力するＦＦ１１と、ＦＦ１１の出
力がＨレベルにセットされていればＦＦ１０をリセット
するリセット手段２を設けた構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、マイコンによる状態読
出回路に係り、特に伝送路等のエラー数をシステムクロ
ックでカウントするカウンタのカウント値を、システム
クロックと非同期なマイクロコンピュータにて読出す場
合のマイコンによる状態読出回路及び、非同期転送モー
ドにて、アラーム情報等を固定長のパケットのセルにて
転送し、受信側にてはセルの到着時にフリップフロップ
（以下ＦＦと称す）をセットし、定期的に読出している
マイクロコンピュータ（以下マイコンと称す）が読み取
ると該ＦＦをリセットすることになっている等の、マイ
コンとは非同期である情報セットパルスによりセットさ
れるＦＦの出力を、該マイコンよりの読出し信号にて読
出し、読出した後は該ＦＦをクリアする場合等の、マイ
コンによる状態読出回路の改良に関する。
出回路に係り、特に伝送路等のエラー数をシステムクロ
ックでカウントするカウンタのカウント値を、システム
クロックと非同期なマイクロコンピュータにて読出す場
合のマイコンによる状態読出回路及び、非同期転送モー
ドにて、アラーム情報等を固定長のパケットのセルにて
転送し、受信側にてはセルの到着時にフリップフロップ
（以下ＦＦと称す）をセットし、定期的に読出している
マイクロコンピュータ（以下マイコンと称す）が読み取
ると該ＦＦをリセットすることになっている等の、マイ
コンとは非同期である情報セットパルスによりセットさ
れるＦＦの出力を、該マイコンよりの読出し信号にて読
出し、読出した後は該ＦＦをクリアする場合等の、マイ
コンによる状態読出回路の改良に関する。
【０００２】
【従来の技術】図５は従来例のカウンタ値を読出す場合
の状態読出回路のブロック図及びタイムチャート、図６
は従来例の情報セットパルスが非同期にセットされマイ
コンリードによりリセットされる場合の状態読出回路の
ブロック図及びタイムチャートである。
の状態読出回路のブロック図及びタイムチャート、図６
は従来例の情報セットパルスが非同期にセットされマイ
コンリードによりリセットされる場合の状態読出回路の
ブロック図及びタイムチャートである。
【０００３】図５では、エラーパルスを図５（Ａ）に示
すシステムクロックにてカウントするカウンタ１の出力
を、システムクロックと非同期なマイコン（図示してい
ない）にて読出す為に、マイコンより読出用のプログラ
ムを取り出すアドレスを出力すると共に該アドレスをデ
コーダ２０にも入力して図５（Ｂ）に示す如きＨレベル
の信号を出力させセレクタ４に入力させ、又マイコンよ
りの図５（Ｃ）に示す如くＬレベルにしたチップセレク
ト信号、図５（Ｄ）に示す如くＬレベルにしたリードイ
ネーブル信号をオア回路２１に入力し出力をゲート５に
入力させる。
すシステムクロックにてカウントするカウンタ１の出力
を、システムクロックと非同期なマイコン（図示してい
ない）にて読出す為に、マイコンより読出用のプログラ
ムを取り出すアドレスを出力すると共に該アドレスをデ
コーダ２０にも入力して図５（Ｂ）に示す如きＨレベル
の信号を出力させセレクタ４に入力させ、又マイコンよ
りの図５（Ｃ）に示す如くＬレベルにしたチップセレク
ト信号、図５（Ｄ）に示す如くＬレベルにしたリードイ
ネーブル信号をオア回路２１に入力し出力をゲート５に
入力させる。
【０００４】するとセレクタ４では、デコーダ２０より
Ｈレベルが入力している間はＦＦ１の出力を選択して出
力し、ゲート５はオア回路２１の出力がＬレベルの間ゲ
ートを開き、図５（Ｅ）に示す如きカウンタ１の出力を
読出しデータとしてマイコンのデータバスに送る。
Ｈレベルが入力している間はＦＦ１の出力を選択して出
力し、ゲート５はオア回路２１の出力がＬレベルの間ゲ
ートを開き、図５（Ｅ）に示す如きカウンタ１の出力を
読出しデータとしてマイコンのデータバスに送る。
【０００５】図６では、図６（Ｆ）に示す如き、マイコ
ンと非同期な情報到着を知らせる情報セットパルスがＦ
Ｆ１０のセット端子に入力すると、ＦＦ１０の出力は、
図６（Ｇ）に示す如くＨレベルになる。
ンと非同期な情報到着を知らせる情報セットパルスがＦ
Ｆ１０のセット端子に入力すると、ＦＦ１０の出力は、
図６（Ｇ）に示す如くＨレベルになる。
【０００６】マイコン（図示していない）がＦＦ１０の
出力を読出す時は、読出用のプログラムを取り出すアド
レス及び図６（Ｂ）に示す如くＬレベルにしたチップセ
レクト信号、図６（Ｃ）に示す如くＬレベルにしたリー
ドイネーブル信号を出力し、リードイネーブル信号がＬ
レベルの間に図６（Ｄ）に示す如くＦＦ１０の出力を確
定して読出信号としてマイコンのデータバスに出力させ
る。
出力を読出す時は、読出用のプログラムを取り出すアド
レス及び図６（Ｂ）に示す如くＬレベルにしたチップセ
レクト信号、図６（Ｃ）に示す如くＬレベルにしたリー
ドイネーブル信号を出力し、リードイネーブル信号がＬ
レベルの間に図６（Ｄ）に示す如くＦＦ１０の出力を確
定して読出信号としてマイコンのデータバスに出力させ
る。
【０００７】この時、読出用のプログラムを取り出すア
ドレスはデコーダ１７にも入力して出力よりＨレベルを
出力させナンド回路１８に入力させ、又チップセレクト
信号及びリードイネーブル信号はノア回路１６にも入力
し出力をナンド回路１８に入力させ、ナンド回路１８の
出力を遅延回路１９にてＦＦ１０の出力がマイコンのデ
ータバスへ安定して出力されるよう僅か遅延させ図６
（Ｅ）に示す如きクリアパルスを作り、ＦＦ１０のクロ
ック端子に入力し、立ち上がりで図６（Ｇ）に示す如く
ＦＦ１０をクリアする。
ドレスはデコーダ１７にも入力して出力よりＨレベルを
出力させナンド回路１８に入力させ、又チップセレクト
信号及びリードイネーブル信号はノア回路１６にも入力
し出力をナンド回路１８に入力させ、ナンド回路１８の
出力を遅延回路１９にてＦＦ１０の出力がマイコンのデ
ータバスへ安定して出力されるよう僅か遅延させ図６
（Ｅ）に示す如きクリアパルスを作り、ＦＦ１０のクロ
ック端子に入力し、立ち上がりで図６（Ｇ）に示す如く
ＦＦ１０をクリアする。
【０００８】
【発明が解決しようとする課題】しかしながら、図５の
場合は、図５（Ｅ）に示す、カウンタ１の出力データを
確定中に、図５（Ｆ）に示す如くエラーパルスが入力す
ると、図５（Ｇ）に示す如く、データ確定中にデータの
変化点が出来、データが不確定となるので、２度読み，
３度読みをし多数決をとつてデータを確定せねばならな
い問題点がある。
場合は、図５（Ｅ）に示す、カウンタ１の出力データを
確定中に、図５（Ｆ）に示す如くエラーパルスが入力す
ると、図５（Ｇ）に示す如く、データ確定中にデータの
変化点が出来、データが不確定となるので、２度読み，
３度読みをし多数決をとつてデータを確定せねばならな
い問題点がある。
【０００９】図６の場合は、図６（Ｄ）に示す、出力デ
ータを確定中に、図６（Ｈ）に示す如く情報セットパル
スがＦＦ１０に入力すると、ＦＦ１０の出力は図６
（Ｉ）に示す如くなり、図６（Ｊ）に示す如く、データ
確定中にデータの変化点が出来、データが不確定となり
且つ図６（Ｉ）に示す如くデータがこの時点でクリアさ
れ次の読出しでは読出しが出来ず、正確なデータが読出
せない問題点がある。
ータを確定中に、図６（Ｈ）に示す如く情報セットパル
スがＦＦ１０に入力すると、ＦＦ１０の出力は図６
（Ｉ）に示す如くなり、図６（Ｊ）に示す如く、データ
確定中にデータの変化点が出来、データが不確定となり
且つ図６（Ｉ）に示す如くデータがこの時点でクリアさ
れ次の読出しでは読出しが出来ず、正確なデータが読出
せない問題点がある。
【００１０】本発明は、エラーパルスをシステムクロッ
クでカウントするカウンタのカウント値を、該システム
クロックと非同期なマイコンにて読出す場合、１度読み
で確定データが得られるマイコンによる状態読出回路
と、マイコンとは非同期である情報セットパルスにより
ＨレベルにセットされるＦＦの出力を、該マイコンより
の読出し信号にて読出し、読出した後に該ＦＦをクリア
する場合、正確なデータが読出せるマイコンによる状態
読出回路の提供を目的としている。
クでカウントするカウンタのカウント値を、該システム
クロックと非同期なマイコンにて読出す場合、１度読み
で確定データが得られるマイコンによる状態読出回路
と、マイコンとは非同期である情報セットパルスにより
ＨレベルにセットされるＦＦの出力を、該マイコンより
の読出し信号にて読出し、読出した後に該ＦＦをクリア
する場合、正確なデータが読出せるマイコンによる状態
読出回路の提供を目的としている。
【００１１】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。エラーパルスをシステムクロックでカウ
ントするカウンタのカウント値を、該システムクロック
と非同期なマイコンにて読出す場合は、図１（Ａ）に示
す如く、カウンタ１の出力を書込み読出し用データとし
て出力する、該システムクロックで動作するＦＦ２と、
読出要求信号を書込み信号にてラッチし、該システムク
ロックに同期して該ラッチした信号をＦＦ２のイネーブ
ル端子に入力するラッチ部３を設け、且つ該マイコンに
て読出す前に必ず該マイコンより、読出要求信号と、該
読出要求信号をラッチ部３に書込む信号を出力し、次に
ＦＦ２の出力を読出す読出し信号を出力する構成とす
る。
ック図である。エラーパルスをシステムクロックでカウ
ントするカウンタのカウント値を、該システムクロック
と非同期なマイコンにて読出す場合は、図１（Ａ）に示
す如く、カウンタ１の出力を書込み読出し用データとし
て出力する、該システムクロックで動作するＦＦ２と、
読出要求信号を書込み信号にてラッチし、該システムク
ロックに同期して該ラッチした信号をＦＦ２のイネーブ
ル端子に入力するラッチ部３を設け、且つ該マイコンに
て読出す前に必ず該マイコンより、読出要求信号と、該
読出要求信号をラッチ部３に書込む信号を出力し、次に
ＦＦ２の出力を読出す読出し信号を出力する構成とす
る。
【００１２】マイコンとは非同期である情報セットパル
スによりＨレベルにセットされるＦＦの出力を、該マイ
コンよりの読出し信号にて読出し、読出した後に該ＦＦ
をクリアする場合は、図１（Ｂ）に示す如く、ＦＦ１０
の出力を入力し、該マイコンよりの読出し信号によりＦ
Ｆ１０の出力を読出し、出力を読出したレベルにセット
し出力するＦＦ１１と、ＦＦ１１の出力がＨレベルにセ
ットされていればＦＦ１０をリセットするリセット手段
２を設けた構成とする。
スによりＨレベルにセットされるＦＦの出力を、該マイ
コンよりの読出し信号にて読出し、読出した後に該ＦＦ
をクリアする場合は、図１（Ｂ）に示す如く、ＦＦ１０
の出力を入力し、該マイコンよりの読出し信号によりＦ
Ｆ１０の出力を読出し、出力を読出したレベルにセット
し出力するＦＦ１１と、ＦＦ１１の出力がＨレベルにセ
ットされていればＦＦ１０をリセットするリセット手段
２を設けた構成とする。
【００１３】
【作用】図１（Ａ）の場合は、カウンタ１の出力を読出
す前に出力される読出要求信号を、同時に出力される書
込み信号にてラッチ部３にラッチし、ラッチ部３ではラ
ッチした信号をシステムクロックで動作するＦＦ２のイ
ネーブル端子に入力し、ＦＦ２ではイネーブル端子にイ
ネーブル信号が入力している間に、ＦＦ２にてカウンタ
１の出力を出力し、次にくる読出し信号にてＦＦ２の出
力を読出すようにするので、エラーパルスが何時カウン
タ１に入力してもカウント値は、読出す前に出力される
読出要求信号入力時にＦＦ２に取り込まれ、それから、
次にくる読出し信号にて読出されるので、１度読みで確
定データが得られる。
す前に出力される読出要求信号を、同時に出力される書
込み信号にてラッチ部３にラッチし、ラッチ部３ではラ
ッチした信号をシステムクロックで動作するＦＦ２のイ
ネーブル端子に入力し、ＦＦ２ではイネーブル端子にイ
ネーブル信号が入力している間に、ＦＦ２にてカウンタ
１の出力を出力し、次にくる読出し信号にてＦＦ２の出
力を読出すようにするので、エラーパルスが何時カウン
タ１に入力してもカウント値は、読出す前に出力される
読出要求信号入力時にＦＦ２に取り込まれ、それから、
次にくる読出し信号にて読出されるので、１度読みで確
定データが得られる。
【００１４】図１（Ｂ）の場合は、情報セットパルス入
力によりＦＦ１０がセットされ出力がＨレベルになる
と、Ｈレベルの信号はマイコンよりの読出し信号により
ＦＦ１１に取り込まれマイコンのデータバスに出力する
も、このＨレベルの信号はリセット手段１２にも入力し
ＦＦ１０をクリアする。
力によりＦＦ１０がセットされ出力がＨレベルになる
と、Ｈレベルの信号はマイコンよりの読出し信号により
ＦＦ１１に取り込まれマイコンのデータバスに出力する
も、このＨレベルの信号はリセット手段１２にも入力し
ＦＦ１０をクリアする。
【００１５】しかし読出し信号がきた時、ＦＦ１０がセ
ットされていず出力がＬレベルの時は、ＦＦ１１の出力
はＬレベルで、且つリセット手段１２はＦＦ１０をクリ
アしないので、データ出力中に情報セットパルスがＦＦ
１０に入力しても、この時はＦＦ１１の出力はＬレベル
の儘で、ＦＦ１０はクリアされないので、次の読出しの
時に読み出すことになり、正確なデータが読み出され
る。
ットされていず出力がＬレベルの時は、ＦＦ１１の出力
はＬレベルで、且つリセット手段１２はＦＦ１０をクリ
アしないので、データ出力中に情報セットパルスがＦＦ
１０に入力しても、この時はＦＦ１１の出力はＬレベル
の儘で、ＦＦ１０はクリアされないので、次の読出しの
時に読み出すことになり、正確なデータが読み出され
る。
【００１６】
【実施例】図２は本発明の実施例のカウンタ値を読出す
場合の状態読出回路のブロック図、図３は図２の各部の
タイムチャート、図４は本発明の実施例の情報セットパ
ルスが非同期にセットされマイコンリードによりリセッ
トされる場合の状態読出回路のブロック図及びタイムチ
ャートである。
場合の状態読出回路のブロック図、図３は図２の各部の
タイムチャート、図４は本発明の実施例の情報セットパ
ルスが非同期にセットされマイコンリードによりリセッ
トされる場合の状態読出回路のブロック図及びタイムチ
ャートである。
【００１７】図２では、マイコンが読出す前に出力され
る、ソフトウエアによる読出要求信号をＦＦ３ー１に入
力し、読出要求信号と同時にマイコン（図示されていな
い）より出力される読出要求信号を書き込むプログラム
を読み出すアドレスをデコーダ７にも入力し、図３
（Ｂ）に示す如く信号３０をＨレベルにしナンド回路９
に入力し、又図３（Ｃ）に示す如くＬレベルにしたチッ
プセレクト信号，図３（Ｄ）に示す如くＬレベルとした
ライトイネーブル信号も出力し、ナンド回路９に入力さ
せる。
る、ソフトウエアによる読出要求信号をＦＦ３ー１に入
力し、読出要求信号と同時にマイコン（図示されていな
い）より出力される読出要求信号を書き込むプログラム
を読み出すアドレスをデコーダ７にも入力し、図３
（Ｂ）に示す如く信号３０をＨレベルにしナンド回路９
に入力し、又図３（Ｃ）に示す如くＬレベルにしたチッ
プセレクト信号，図３（Ｄ）に示す如くＬレベルとした
ライトイネーブル信号も出力し、ナンド回路９に入力さ
せる。
【００１８】すると、ナンド回路９の出力は図３（Ｆ）
に示す如き信号を出力し、ＦＦ３ー１のクロック端子に
入力し、ＦＦ３ー１の出力は図３（Ｇ）に示す如くな
り、ＦＦ３ー２に出力する。
に示す如き信号を出力し、ＦＦ３ー１のクロック端子に
入力し、ＦＦ３ー１の出力は図３（Ｇ）に示す如くな
り、ＦＦ３ー２に出力する。
【００１９】ＦＦ３ー２では、図３（Ａ）に示すシステ
ムクロックに同期して取込み、出力は図３（Ｈ）に示す
如くなり、ＦＦ３ー３に出力する。ＦＦ３ー３では、シ
ステムクロックに同期して取込み出力は図３（Ｉ）に示
す如くなり遅延回路３ー４に入力する。
ムクロックに同期して取込み、出力は図３（Ｈ）に示す
如くなり、ＦＦ３ー３に出力する。ＦＦ３ー３では、シ
ステムクロックに同期して取込み出力は図３（Ｉ）に示
す如くなり遅延回路３ー４に入力する。
【００２０】遅延回路３ー４ではＦＦ３ー２の出力をＦ
Ｆ３ー３に取り込む際のホールド分及びカウンタ１の出
力からＦＦ２に取り込む際のホールド分が確保出来るよ
うに遅延させ、ＦＦ２のイネーブル端子に入力しイネー
ブルにすると共にＦＦ３ー１，３ー２のリセット端子に
入力し、ＦＦ３ー１，３ー２をリセットする。
Ｆ３ー３に取り込む際のホールド分及びカウンタ１の出
力からＦＦ２に取り込む際のホールド分が確保出来るよ
うに遅延させ、ＦＦ２のイネーブル端子に入力しイネー
ブルにすると共にＦＦ３ー１，３ー２のリセット端子に
入力し、ＦＦ３ー１，３ー２をリセットする。
【００２１】カウンタ１は、エラーパルスが入力する
と、システムクロックにてカウントしカウント値を出力
するが、ＦＦ２ではイネーブルになっている時の、シス
テムクロックで取込み、図３（Ｊ）に示す如く取り込ん
だデータを出力する。
と、システムクロックにてカウントしカウント値を出力
するが、ＦＦ２ではイネーブルになっている時の、シス
テムクロックで取込み、図３（Ｊ）に示す如く取り込ん
だデータを出力する。
【００２２】するとマイコンは、ＦＦ２より読出すプロ
グラムを取り出すアドレスをデコーダ７にも入力し、図
３（Ｂ）に示す如く信号３１をＨレベルにし、セレクタ
４に入力し、ＦＦ２の出力を選択して出力させ、又上記
アドレスと同時に出力される図３（Ｃ）に示す如くＬレ
ベルとしたチップセレクト信号，図３（Ｋ）に示す如く
Ｌレベルとしたリードイネーブル信号も、オア回路８に
入力し、オア回路８の出力がＬレベルの間ゲート５を開
き、図３（Ｌ）に示す如くデータを出力させる。
グラムを取り出すアドレスをデコーダ７にも入力し、図
３（Ｂ）に示す如く信号３１をＨレベルにし、セレクタ
４に入力し、ＦＦ２の出力を選択して出力させ、又上記
アドレスと同時に出力される図３（Ｃ）に示す如くＬレ
ベルとしたチップセレクト信号，図３（Ｋ）に示す如く
Ｌレベルとしたリードイネーブル信号も、オア回路８に
入力し、オア回路８の出力がＬレベルの間ゲート５を開
き、図３（Ｌ）に示す如くデータを出力させる。
【００２３】即ち、エラーパルスが何時カウンタ１に入
力してもカウント値は、読出す前に出力される読出要求
信号入力時にＦＦ２に取り込まれ、それから、次にくる
読出し信号にて読出されるので、１度読みで確定データ
が得られる。
力してもカウント値は、読出す前に出力される読出要求
信号入力時にＦＦ２に取り込まれ、それから、次にくる
読出し信号にて読出されるので、１度読みで確定データ
が得られる。
【００２４】図４の場合は、マイコンよりＦＦ１０の出
力を読出すプログラムを取り出すアドレスをデコーダ１
４にも入力すると、図４（Ａ）に示す如く、出力ａをＨ
レベルとし又同時にマイコンより出力される図４（Ｂ）
に示す如くＬレベルとしたチップセレクト信号，図４
（Ｃ）に示す如くＬレベルとしたリードイネーブル信号
もノア回路１３に入力し出力をアンド回路１５に入力す
る。
力を読出すプログラムを取り出すアドレスをデコーダ１
４にも入力すると、図４（Ａ）に示す如く、出力ａをＨ
レベルとし又同時にマイコンより出力される図４（Ｂ）
に示す如くＬレベルとしたチップセレクト信号，図４
（Ｃ）に示す如くＬレベルとしたリードイネーブル信号
もノア回路１３に入力し出力をアンド回路１５に入力す
る。
【００２５】するとアンド回路１５の出力は図４（Ｄ）
に示す如きパルスとなり、ＦＦ１１のクロック端子及び
遅延回路１２ー２に入力し、遅延回路１２ー２では、デ
ータ確定期間が安定に出力出来るよう僅か遅延させナン
ド回路１２ー１に入力させる。
に示す如きパルスとなり、ＦＦ１１のクロック端子及び
遅延回路１２ー２に入力し、遅延回路１２ー２では、デ
ータ確定期間が安定に出力出来るよう僅か遅延させナン
ド回路１２ー１に入力させる。
【００２６】一方、マイコンとは非同期な図４（Ｅ）に
示す如き情報セットパルスがＦＦ１０のセット端子に入
力すると、ＦＦ１０の出力は図４（Ｆ）に示す如くＨレ
ベルとなり、ＦＦ１１に送出される。
示す如き情報セットパルスがＦＦ１０のセット端子に入
力すると、ＦＦ１０の出力は図４（Ｆ）に示す如くＨレ
ベルとなり、ＦＦ１１に送出される。
【００２７】ＦＦ１１では、アンド回路１５の出力の立
ち上がりで入力のＨレベルを読出し出力よりは図４
（Ｇ）に示す如きＨレベルを出力しナンド回路１２ー１
に入力する。
ち上がりで入力のＨレベルを読出し出力よりは図４
（Ｇ）に示す如きＨレベルを出力しナンド回路１２ー１
に入力する。
【００２８】するとナンド回路１２ー１の出力は図４
（Ｈ）に示す如きパルスを出力し、立ち上がりでＦＦ１
０をリセットする。従ってＦＦ１１の出力よりは図４
（Ｉ）に示す確定したデータを出力する。
（Ｈ）に示す如きパルスを出力し、立ち上がりでＦＦ１
０をリセットする。従ってＦＦ１１の出力よりは図４
（Ｉ）に示す確定したデータを出力する。
【００２９】図４（Ｄ）に示すアンド回路１５の出力の
立ち上がり時点で、ＦＦ１０の出力がＬレベルで、ＦＦ
１１の出力がＬレベルであれば、ＦＦ１１の出力はＬレ
ベルの儘で、ＦＦ１０をリセットしないので、データ出
力中に、情報セットパルスがＦＦ１０に入力しても、こ
の時はＦＦ１１の出力はＬレベルの儘で、ＦＦ１０はク
リアされないので、次の読出しの時に読み出すことにな
り、正確なデータが読み出される。
立ち上がり時点で、ＦＦ１０の出力がＬレベルで、ＦＦ
１１の出力がＬレベルであれば、ＦＦ１１の出力はＬレ
ベルの儘で、ＦＦ１０をリセットしないので、データ出
力中に、情報セットパルスがＦＦ１０に入力しても、こ
の時はＦＦ１１の出力はＬレベルの儘で、ＦＦ１０はク
リアされないので、次の読出しの時に読み出すことにな
り、正確なデータが読み出される。
【００３０】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、エラーパルスをシステムクロックでカウントするカ
ウンタのカウント値を、該システムクロックと非同期な
マイコンにて読出す場合、１度読みで確定データが得ら
れるマイコンによる状態読出回路及び、マイコンとは非
同期である情報セットパルスによりＨレベルにセットさ
れるＦＦの出力を、該マイコンよりの読出し信号にて読
出し、読出した後に該ＦＦをクリアする場合、正確なデ
ータが読出せるマイコンによる状態読出回路が得られる
効果がある。
ば、エラーパルスをシステムクロックでカウントするカ
ウンタのカウント値を、該システムクロックと非同期な
マイコンにて読出す場合、１度読みで確定データが得ら
れるマイコンによる状態読出回路及び、マイコンとは非
同期である情報セットパルスによりＨレベルにセットさ
れるＦＦの出力を、該マイコンよりの読出し信号にて読
出し、読出した後に該ＦＦをクリアする場合、正確なデ
ータが読出せるマイコンによる状態読出回路が得られる
効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のカウンタ値を読出す場合の
状態読出回路のブロック図、
状態読出回路のブロック図、
【図３】は図２の各部のタイムチャート、
【図４】は本発明の実施例の情報セットパルスが非同期
にセットされマイコンリードによりリセットされる場合
の状態読出回路のブロック図及びタイムチャート、
にセットされマイコンリードによりリセットされる場合
の状態読出回路のブロック図及びタイムチャート、
【図５】は従来例のカウンタ値を読出す場合の状態読出
回路のブロック図及びタイムチャート、
回路のブロック図及びタイムチャート、
【図６】は従来例の情報セットパルスが非同期にセット
されマイコンリードによりリセットされる場合の状態読
出回路のブロック図及びタイムチャートである。
されマイコンリードによりリセットされる場合の状態読
出回路のブロック図及びタイムチャートである。
１はカウンタ、 ２，３ー１，３ー２，３ー３，１０，１１はフリップフ
ロップ、 ３はラッチ部、 ３ー４，１２ー２，１９は遅延回路、 ４はセレクタ、 ５はゲート、 ６，１３，１６はノア回路、 ７，１４，１７，２０はデコーダ、 ８，２１はオア回路、 ９，１２ー１，１８はナンド回路、 １２はリセット手段、 １５はアンド回路を示す。
ロップ、 ３はラッチ部、 ３ー４，１２ー２，１９は遅延回路、 ４はセレクタ、 ５はゲート、 ６，１３，１６はノア回路、 ７，１４，１７，２０はデコーダ、 ８，２１はオア回路、 ９，１２ー１，１８はナンド回路、 １２はリセット手段、 １５はアンド回路を示す。
Claims (2)
- 【請求項１】 エラーパルスをシステムクロックでカウ
ントするカウンタ（１）のカウント値を、該システムク
ロックと非同期なマイクロコンピュータにて読出す、状
態読出回路において、該カウンタ（１）の出力を書込み
読出し用データとして出力する、該システムクロックで
動作するフリップフロップ（２）と、読出要求信号を書
込み信号にてラッチし、該システムクロックに同期して
該ラッチした信号を該フリップフロップ（２）のイネー
ブル端子に入力するラッチ部（３）を設け、且つ該マイ
クロコンピュータにて読出す前に該マイクロコンピュー
タより、読出要求信号と、該読出要求信号を該ラッチ部
（３）に書込む信号を出力し、次に該フリップフロップ
（２）の出力を読出す読出し信号を出力するようにした
ことを特徴とするマイコンによる状態読出回路。 - 【請求項２】 マイクロコンピュータとは非同期である
情報セットパルスによりＨレベルにセットされる第１の
フリップフロップ（１０）の出力を、該マイクロコンピ
ュータよりの読出し信号にて読出し、読出した後に該第
１のフリップフロップ（１０）をクリアする状態読出回
路において、該第１のフリップフロップ（１０）の出力
を入力し、該マイクロコンピュータよりの読出し信号に
より該第１のフリップフロップ（１０）の出力を読出
し、出力を読出したレベルにセットし出力する第２のフ
リップフロップ（１１）と、該第２のフリップフロップ
（１１）の出力がＨレベルにセットされていれば該第１
のフリップフロップ（１０）をリセットするリセット手
段（２）を設けたことを特徴とするマイコンによる状態
読出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05199832A JP3097404B2 (ja) | 1993-08-12 | 1993-08-12 | マイコンによる状態読出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05199832A JP3097404B2 (ja) | 1993-08-12 | 1993-08-12 | マイコンによる状態読出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756756A true JPH0756756A (ja) | 1995-03-03 |
| JP3097404B2 JP3097404B2 (ja) | 2000-10-10 |
Family
ID=16414388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05199832A Expired - Fee Related JP3097404B2 (ja) | 1993-08-12 | 1993-08-12 | マイコンによる状態読出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097404B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492858B1 (en) | 1999-07-22 | 2002-12-10 | Nec Corporation | Semiconductor integrated circuit and method for generating a control signal therefor |
| US7159058B2 (en) | 2003-03-25 | 2007-01-02 | Fujitsu Limited | State indicating information setting circuit and status bit setting circuit |
-
1993
- 1993-08-12 JP JP05199832A patent/JP3097404B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492858B1 (en) | 1999-07-22 | 2002-12-10 | Nec Corporation | Semiconductor integrated circuit and method for generating a control signal therefor |
| US7159058B2 (en) | 2003-03-25 | 2007-01-02 | Fujitsu Limited | State indicating information setting circuit and status bit setting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3097404B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079693A (en) | Bidirectional FIFO buffer having reread and rewrite means | |
| JP3156813B2 (ja) | バッファ制御回路 | |
| US6522170B1 (en) | Self-timed CMOS static logic circuit | |
| EP3907886B1 (en) | Apparatus for data synchronization in systems having multiple clock and reset domains | |
| US4949249A (en) | Clock skew avoidance technique for pipeline processors | |
| JPH0133860B2 (ja) | ||
| JPH01250133A (ja) | アービタ | |
| JPH0756756A (ja) | マイコンによる状態読出回路 | |
| US6301188B1 (en) | Method and apparatus for registering free flow information | |
| US5179688A (en) | Queue system with uninterrupted transfer of data through intermediate locations to selected queue location | |
| JP3013800B2 (ja) | 非同期ｆｉｆｏ回路 | |
| US5598552A (en) | Error free data transfers | |
| US5249154A (en) | Data access controller and method | |
| JPH06197009A (ja) | 出力ラッチ機能付カウンタ | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| JPH10112178A (ja) | Ｆｉｆｏメモリおよびその製造方法 | |
| JPH0338786B2 (ja) | ||
| JP4894242B2 (ja) | 同期化回路 | |
| JP2709011B2 (ja) | ボーレートクロック選択保護回路 | |
| JP2994906B2 (ja) | データ受信回路 | |
| US20070073933A1 (en) | Asynchronous interface with vectored interface controls | |
| JPS6111803Y2 (ja) | ||
| JPS63830B2 (ja) | ||
| KR0162768B1 (ko) | 하이파이 플러스 버스에서 인터럽트 처리기의 대기열 동기 제어회로 | |
| JP2555628B2 (ja) | データ転送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |