JPH0756194A

JPH0756194A - アクティブマトリクス基板および液晶表示装置

Info

Publication number: JPH0756194A
Application number: JP5228188A
Authority: JP
Inventors: Yuki Nakamura; 有希中村
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1993-08-20
Filing date: 1993-08-20
Publication date: 1995-03-03

Abstract

(57)【要約】【目的】本発明の目的は、薄膜二端子素子のダイオー
ド特性を損なわずにアクティブマトリクス基板の製造工
程を簡略化し、また素子の欠陥を少なくし、歩留まりを
向上させるアクティブマトリクス基板及び該アクティブ
マトリクス基板を用いた多階調表示可能な液晶表示装置
の提供にある。【構成】第一導体（下部電極）と第二導体（上部電
極）の間に絶縁体層を有し、前記第一導体または第二導
体を表示用電極に接続してなるアクティブマトリクス基
板において、第一導体または第二導体が表示用電極と積
層され、かつ、表示電極と積層された第一導体または第
二導体が、表示用電極の外形より大きく形成されている
ことを特徴とするアクティブマトリクス基板及び該アク
ティブマトリクス基板用いたことを特徴とする液晶表示
装置。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、ＯＡ機器やＴＶなどのフラット
パネルディスプレイなどに好適に使用しうるアクティブ
マトリクス基板、特に液晶表示装置のスイッチング素子
として有用なアクティブマトリクス基板とアクティブマ
トリクス基板を用いた液晶表示素子に関する。

【０００２】

【従来技術】近年、液晶表示素子は薄型軽量で、消費電
力が小さいという特色をもっていることから、ディスプ
レイとしての市場が急速に大きくなっている。特にＯＡ
機器やＴＶには大面積液晶パネル使用の要望が強く、そ
のため、アクティブ・マトリックス方式では各画素ごと
にスイッチング素子を設け電圧を印加するよう工夫され
ている。前記スイッチング素子の一つとして薄膜二端子
素子が多く使われている。これは薄膜二端子素子がスイ
ッチングに好適な非線形の電流−電圧特性を示すためで
ある。従来からの二端子素子はガラスなどの絶縁性基板
上に下部電極としてＡｌ，Ｔａ，Ｔｉ等の金属電極を設
け、その上に前記金属の酸化物あるいは絶縁膜を設け、
更にその上に上部電極としてＡｌ，Ｎｉ，Ｃｒなどの金
属電極を設けたものが知られている。薄膜二端子素子を
用いて、液晶ディスプレイの中間調表示を行う場合には
液晶への印加電圧はあるフレームの走査期間内で時定数
Ｃ_LC・Ｒ_ON（液晶容量・二端子素子のオン抵抗）により
充電され、これによって液晶が駆動される。また特に、
絶縁膜に金属酸化物を用いた薄膜二端子素子（特開昭５
７−１９６５８９号、同６２−６２３３３号公報等に記
載）の場合、絶縁膜は下部電極の陽極酸化または熱酸化
により形成されるため、工程が複雑であり、しかも高温
熱処理を必要とし、また膜の制御性（膜質及び膜厚の均
一性及び再現性）に劣る上、基板が耐熱材料に限られる
こと、および、絶縁膜は物性が一定な金属酸化物からな
ることなどから、素子の材料や特性を自由に変えること
ができず、設計上の自由度が狭いという欠点が有る。こ
れは薄膜二端子素子を組み込んだ液晶表示装置からの仕
様を充分に満たすデバイスを設計、作製することが困難
であることを意味する。またこのように膜制御性が悪い
と、素子特性としてのＩ−Ｖ特性やＩ−Ｖ特性の対称性
（プラスバイアス時とマイナスバイアス時の電流比）の
バラツキが大きくなるという問題も生じる。その他、薄
膜二端子素子を液晶表示装置用に使用する場合、液晶部
容量／薄膜二端子素子容量比は一般に１０以上が望まし
いが、金属酸化物の場合は誘電率が大きいことから素子
容量も大きくなり、従って素子容量を減少させること、
すなわち素子面積を小さくするための微細加工を必要と
する。またこの場合、液晶材料封入前のラビング工程等
で絶縁膜が機械的損傷を受けることにより、微細加工と
も相まって歩留まり低下を来すという問題もある。ツイ
ストネマチック、スーパーツイストネマチック方式の液
晶表示装置は、電圧による液晶のネマチック相の複屈折
変化を利用する。通常のツイストネマチック液晶表示装
置では、あらかじめ表面に配向層を設け、綿、ナイロ
ン、テトロン製のラビング布などで配向処理を施した上
下の基板の周辺をシールし配向処理面を内側にして貼り
あわせた空セルを作製し、その注入口から液晶を注入す
る。一般に液晶表示素子の基板間隔を保持するために
は、球形あるいは棒上のプラスチックまたはガラス製の
スペーサーを配向処理した後の基板上に散布したり、非
画素部に突起を設けるなどしていた。

【０００３】

【目的】本発明の目的は薄膜二端子素子のダイオード特
性を損なわずにアクティブマトリクス基板の製造工程を
簡略化し、また素子の欠陥を少なくし、歩留まりを向上
させるアクティブマトリクス基板の提供にある。さら
に、絶縁体層として硬質炭素膜を用いることにより、素
子特性制御の範囲が広く、加えて、他の絶縁膜と比較し
て低温でしかも簡単な工程で形成でき、また、膜制御性
および機械的強度に優れた低誘電率の絶縁膜を使用する
ことにより、広範囲のデバイス設計が可能となり、例え
ば、液晶駆動電圧のマージンが広がり多階調表示可能な
液晶表示装置の提供を目的とする。

【０００４】

【構成】本発明は第一導体（下部電極）と第二導体（上
部電極）の間に絶縁体層を有し、前記第一導体または第
二導体を表示用電極に接続してなるアクティブマトリク
ス基板において、第一導体または第二導体が表示用電極
と積層され、かつ、表示電極と積層された第一導体また
は第二導体が、表示用電極の外形より大きく形成、積層
されていることを特徴とするアクティブマトリクス基板
および該基板を使用した液晶表示装置に関する。

【０００５】本発明のアクティブマトリクス基板として
は、種々の態様のものが考えられるが、例えば以下の態
様のものが考えられる。（１）第一導体（下部電極）と第二導体（上部電極）の
間に絶縁体層を有し、第二導体を表示用電極に接続して
なるアクティブマトリクス基板において、第二導体が表
示用電極の下に表示用電極の外形より大きく形成、積層
されていることを特徴とするアクティブマトリクス基
板。（２）第一導体（下部電極）と第二導体（上部電極）の
間に絶縁体層を有し、第一導体を表示用電極に接続して
なるアクティブマトリクス基板において、第一導体が表
示用電極の上に表示用電極の外形より大きく形成、積層
されていることを特徴とするアクティブマトリクス基
板。前記（１）の場合の態様のものを図１に、前記（２）の
場合の態様のものを図２に示す。本発明の前記（１）の
態様のアクティブマトリクス基板の製造法及びその構成
を図１に基づいて説明する。ガラス、プラスチック板、
プラスチックフィルム等の基板６上にＡｌ，Ｔａ，Ｔ
ｉ，Ｃｒ，Ｎｉ，Ａｕ，Ｃｕ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，
ＩＴＯ，ＺｎＯ：Ａｌ，Ｉｎ₂Ｏ₃，ＳｎＯ₂等の導電性
薄膜を数十から数百ｎｍの厚さに成膜し、所定のパター
ンにエッチングして下部電極１とする。次に前記の方法
で第一の絶縁膜２を数十から数百ｎｍの厚さに製膜し、
所定のパターンにエッチングする。最後に上部電極３と
してＡｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，Ａｕ，Ｃｕ，Ａ
ｇ，Ｗ，Ｍｏ，Ｐｔ等の導電性薄膜を数ｎｍから数十ｎ
ｍの有限の可視光透過率を有する厚さに成膜し、引き続
き表示用電極４としてＩＴＯ，ＺｎＯ：Ａｌ，Ｉｎ
₂Ｏ₃，ＳｎＯ₂等の透明導電性薄膜を数十から数百ｎｍ
の厚さに成膜し所定のパターンにエッチングする。最後
に上部電極３を透明導電性薄膜の外形より大きいパター
ンにエッチングして完成する。前記各薄膜の形成方法と
しては、スパッタリング、蒸着法、ＣＶＤ等の慣用の薄
膜の形成方法が採用できる。このようにして得られたア
クティブマトリクス基板は図１に示すように、第一導体
（下部電極）と第二導体（上部電極）の間に絶縁体層を
有し、第二導体を表示用電極に接続してなるアクティブ
マトリクス基板において、第二導体が表示用電極の下に
少なくとも表示用電極より大きく形成されたことを特徴
とする。本発明の前記（２）の態様のアクティブマトリ
クス基板の製造法およびその構成を図２に示す。ガラ
ス、プラスチック板、プラスチックフィルム等の基板６
上に，ＩＴＯ，ＺｎＯ：Ａｌ，Ｉｎ₂Ｏ₃，ＳｎＯ₂等の
導電性薄膜を数十から数百ｎｍの厚さに成膜し、所定の
パターンにエッチングして表示用電極４を形成する。次
Ａｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，Ａｕ，Ｃｕ，Ａｇ，
Ｗ，Ｍｏ，Ｐｔを数ｎｍから数十ｎｍの厚さに製膜し表
示用電極の外形より０μｍから１０数μｍ程度大きいパ
ターンでエッチングし下部電極１とする。次に前記の方
法で第一の絶縁膜２を数十から数百ｎｍの厚さに製膜し
所定のパターンにエッチングする。最後に上部電極３と
してＡｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，Ａｕ，Ｃｕ，Ａ
ｇ，Ｗ，Ｍｏ，Ｐｔ等の導電性薄膜を数十ｎｍから数百
ｎｍの厚さに成膜、エッチングして完成する。前記各薄
膜の形成方法としては、スパッタリング、蒸着法、ＣＶ
Ｄ等の慣用の薄膜の形成方法が採用できる。このように
して得られたアクティブマトリク基板は、図２に示すよ
うに、第一導体（下部電極）と第二導体（上部電極）の
間に絶縁体層を有し、第一導体を表示用電極に接続して
なるアクティブマトリクス基板において、第一導体が表
示用電極の上に少なくとも表示用電極より大きく形成さ
れたことを特徴とする。従来のアクティブマトリクス基
板において透過型液晶表示装置の表示用電極として、可
視光透過率が高く、比抵抗が小さいＩＴＯ，Ｉｎ₂Ｏ₃が
良く用いられているが、第一導体としてＩＴＯ，Ｉｎ₂
Ｏ₃等を用いると、それらは化学的に不安定で、耐プラ
ズマ性等が良くないために、その上に絶縁体層としてス
パッタリングやプラズマＣＶＤなどでＳｉＮｘ，ＳｉＯ
ｘ，ＳｉＣｘ，Ａｌ₂Ｏ₃，Ｔａ₂Ｏ₃、硬質炭素などを製
膜すると透過率が低下したり、比抵抗が上がるなどして
実用には耐えないものであった。本発明のアクティブマ
トリクス基板においては、第一導体または第二導体が表
示用電極と積層され、かつ表示電極と積層された第一導
体または第二導体が表示用電極の外形より大きく形成、
積層されていることにより、薄膜二端子素子のダイオー
ド特性を損なわずにアクティブマトリクス基板の製造工
程を簡略化し、また素子の欠陥を少なくし、歩留まりを
向上させたアクティブマトリクス基板を製造することが
できた。本発明で使用する第一導体（下部電極）と第二
導体（上部電極）は有限の可視光透過率を有する金属ま
たは金属酸化物、窒化物、ハロゲン化物およびそれらの
混合物よりなる群から選ばれたものが好ましい。前記の
金属としては、例えばＡｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，
Ａｕ，Ｃｕ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ等が挙げられる。こ
の薄膜二端子素子の絶縁膜はＳｉＮｘ，ＳｉＯｘ，Ｓｉ
Ｃｘ，Ａｌ₂Ｏ₃，Ｔａ₂Ｏ₃、硬質炭素、ポリイミド、ポ
リエチレン、ポリスチレン等を、スパッタリング、蒸着
法、陽極酸化法、プラズマＣＶＤ、プラズマ重合法ある
いは塗布法等の方法により形成することができる。

【０００６】本発明のアクティブマトリクス基板におけ
る絶縁膜は比較的膜物性（ε、ρ）の制御が自由にでき
る硬質炭素膜で形成されているのが有利である。絶縁体
層として硬質炭素膜を用いることにより、素子特性制御
範囲が広く、加えて、他の絶縁体層と比較して低温でし
かも簡単な工程で形成できる。また、絶縁膜を構成する
層として硬質炭素膜を用い場合この膜は、１）プラズマＣＶＤ法等の気相合成法で作製されるた
め、成膜条件によって物性が広範囲に制御でき、従って
デバイス設計の自由度が大きい、２）硬質でしかも厚膜にできるため、機械的損傷を受け
がたく、また厚膜化によるピンホールの減少も期待でき
る、３）室温付近の低温においても良質な膜を形成できるの
で、基板材質に制約がない、４）膜厚、膜質の均一性に優れているため、薄膜デバイ
ス用として適している、５）誘電率が低いので、高度の微細加工技術を必要とせ
ず、したがって素子の大面積化に有利である、等の特徴
を有し、このような絶縁膜を用いた薄膜二端子素子は液
晶表示用スイッチング素子として好適である。図１及び
図２で表されたアクティブマトリクス基板上の薄膜二端
子素子の電流電圧特性（Ｉ−Ｖ特性）を調べてみると、
この特性は近似的に以下に示すような伝導式で表され
る。

【数１】Ｉ:電流Ｖ:印加電圧 κ:導電係数 β:プールフレン
ケル係数ｎ:キャリヤ密度 μ:キャリヤモビリティｑ:電子の
電荷量 Φ:トラップ深さ ρ:比抵抗ｄ：絶縁膜の膜厚ｋ:ボルツマン定数Ｔ:雰囲気温度 ε：絶縁膜の比誘
電率

【０００７】次に本発明において絶縁膜として好適に用
いられる硬質炭素膜について詳しく説明する。この膜
は、炭素および水素原子を主要な組織形成元素として非
晶質及び微結晶の少なくとも一方を含む硬質炭素膜（ｉ
−Ｃ膜、ダイヤモンド状炭素膜、アモルファスダイヤモ
ンド膜、ダイヤモンド薄膜とも呼ばれる）からなってい
る。硬質炭素膜の一つの特徴は気相成長膜であるがため
に、後述するように、その諸物性が製膜条件によって広
範囲に制御できることである。従って、絶縁膜といって
もその抵抗値は半絶縁体から絶縁体までの領域をガバー
しており、この意味では本発明の薄膜二端子素子はＭＩ
Ｍ素子はもちろんのこと、それ以外でも、例えば特開昭
６１−２６０２１９号公報でいうところのＭＳＩ素子
（Ｍｅｔａｌ−Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ）や、Ｓ
ＩＳ（半導体−絶縁体−半導体であって、ここでの「半
導体」は不純物を高濃度にドープさせたものである）と
しても位置付けられるものである。なお、この硬質炭素
膜中には、さらに物性制御範囲を広げるために、構成元
素の一つとして少なくとも周期律表第III属元素を全構
成元素に対し５原子％以下、同じく第IV属元素を３５原
子％以下、同じく第Ｖ属元素を５原子％以下、アルカリ
土類金属元素を５原子％以下、アルカリ金属元素を５原
子％以下、窒素原子を５原子％以下、酸素原子を５原子
％以下、カルコゲン元素を３５原子％以下、またはハロ
ゲン元素を３５原子％以下の量で含有させても良い。こ
れら元素または原子の量は元素分析の常法、例えばオー
ジェ分析によって測定することができる。または、この
量の多少は原料ガスに含まれる他の化合物の量や成膜条
件で調節可能である。こうした硬質炭素膜を形成するた
めには有機化合物ガス、特に炭化水素ガスが用いられ
る。これら原料における相状態は常温常圧において必ず
しも気相である必要はなく、加熱あるいは減圧等により
溶融、蒸発、昇華を経て気化しうるものであれば、液相
でも固相でも使用可能である。原料ガスとしての炭化水
素ガスについては、例えばＣＨ₄，Ｃ₃Ｈ₈，Ｃ₄Ｈ₁₀等の
パラフィン系炭化水素、Ｃ₂Ｈ₄等のオレフィン系炭化水
素、ジオレフィン系炭化水素、アセチレン系炭化水素、
さらには芳香族炭化水素などすベての炭化水素を少なく
とも含むガスが使用可能である。本発明における原料ガ
スからの硬質炭素膜の形成方法としては、成膜活性種
が、直流、低周波、高周波、あるいはマイクロ波等を用
いたプラズマ法により生成されるプラズマ状態を経て形
成される方法が好ましいが、より大面積化、均一性向上
および／または低温成膜の目的で低圧下で堆積を行わせ
しめるのには、磁界効果を利用する方法がさらに好まし
い。また、高温における熱分解によっても活性種を形成
できる。その他にも、イオン化蒸着法、あるいはイオン
ビーム蒸着法等により生成されるイオン状態を経て形成
されてもよいし、真空蒸着法、あるいはスパッタリング
法等により生成される中性粒子から形成されてもよい
し、さらには、これらの組み合せにより形成されてもよ
い。こうして作製される硬質炭素膜の堆積条件の一例は
プラズマＣＶＤの場合、概ね次の通りである。ＲＦ出力：０．０５〜５０Ｗ／ｃｍ² 圧力：１０^-3〜１０Ｔｏｒｒ堆積温度：室温〜９５０℃で行うことができるが、好ま
しくは室温〜３００℃

【０００８】このプラズマ状態により原料ガスがラジカ
ルとイオンに分解され反応することによって、基板上に
炭素原子Ｃと水素原子Ｈとからなるアモルファス（非晶
質）及び微結晶（結晶の大きさは数ｎｍ〜数μｍ）の少
なくとも一方を含む硬質炭素膜が堆積する。硬質炭素膜
の諸特性を表１に示す。

【０００９】

【表１】注）測定法; 比抵抗(ρ) ：コプレナー型セルによるＩ-Ｖ特性より
求める。光学的バンドギャップ(Ｅｇｏｐｔ)：分光特性から吸収
係数(α)を求め

【数２】の関係より決定する。膜中水素量〔Ｃ（Ｈ）〕：赤外吸収スペクトルから２９
００ｃｍ^-1付近のピークを積分し、吸収断面積Ａをかけ
て求める。すなわち、〔Ｃ（Ｈ）〕＝Ａ・∫α（ν）／ν・ｄν ＳＰ³／ＳＰ²比：赤外吸収スペクトルを、ＳＰ³，ＳＰ²
にそれぞれ帰属されるガウス関数に分解し、その面積比
より求める。ビッカース硬度（Ｈ）：マイクロビッカース計による。屈折率（ｎ）：エリプソメーターによる。欠陥密度：ＥＳＲによる。こうして形成される硬質炭素膜はＩＲ吸収法およびラマ
ン分光法による分析の結果、それぞれ、図４および図５
に示すように炭素原子がＳＰ³の混成軌道とＳＰ²の混成
軌道とを形成した原子間結合が混在していることが明ら
かになっている。ＳＰ³結合とＳＰ²結合の比率は、ＩＲ
スペクトルをピーク分離することで概ね推定できる。Ｉ
Ｒスペクトルには、２８００〜３１５０ｃｍ^-1に多くの
モードのスペクトルが重なって測定されるが、それぞれ
の波数に対応するピークの帰属は明らかになっており、
図６に示したごときガウス分布によってピーク分離を行
い、それぞれのピーク面積を算出し、その比率を求めれ
ばＳＰ³／ＳＰ²を知ることができる。また、前記の硬質
炭素膜は、Ｘ線及び電子線回折分析によればアモルファ
ス状態（ａ-Ｃ：Ｈ）、及び／又は約１０Å〜数μｍ程
度の微結晶粒を含むアモルファス状態にあることがわか
る。一般に量産に適しているプラズマＣＶＤ法の場合に
は、ＲＦ出力が小さいほど膜の比抵抗値および硬度が増
加し、また低圧力なほど活性種の寿命が増加するため
に、基板温度の低温化、大面積での均一化が図られ、か
つ比抵抗、硬度が増加する傾向にある。更に、低圧力で
はプラズマ密度が減少するため、磁場閉じ込め効果を利
用する方法は、比抵抗の増加には特に効果的である。さ
らにまた、この方法（プラズマＣＶＤ法）は常温〜１５
０℃程度の比較的低い温度条件でも同様に良質の硬質炭
素膜を形成できるという特徴を有しているため、薄膜二
端子素子製造プロセスの低温化には最適である。従っ
て、使用する基板材料の選択自由度が広がり、基板温度
をコントロールしやすいために均一な膜が得られるとい
う特徴をもっている。

【００１０】硬質炭素膜の構造、物性は表１に示したよ
うに、広範囲に制御可能であるため、デバイス特性を自
由に設計できる利点もある。さらには膜の誘電率も３〜
５と従来のＭＩＭに使用されていたＴａ₂Ｏ₅,Ａｌ₂Ｏ₃,
ＳｉＮｘなどと比較して小さいため、同じ電気容量を持
った素子を作る場合、素子サイズが大きくてもすむの
で、それほど微細加工を必要とせず、歩留まりが向上す
る（駆動条件の関係からＬＣＤとＭＩＭの容量比はＣ
_LCD／Ｃ_MIM＝１０：１程度必要である)。さらに膜の硬
度が高いため、液晶材料封入時のラビング工程による素
子の損傷が少なく、この点からも歩留まりが向上する。
液晶駆動用薄膜二端子素子として好適な硬質炭素膜は、
駆動条件から膜厚が１００〜８０００Å、比抵抗が１０
⁶〜１０¹²Ω・ｃｍの範囲であることが有利である。な
お、駆動電圧と耐圧（絶縁破壊電圧）とのマージンを考
慮すると膜厚は２００Å以上であることが望ましく、ま
た、画素部と薄膜二端子素子の段差（セルギャップ差）
に起因する色ムラが実用上問題とならないようにするに
は膜厚は６０００Å以下であることが望ましいことか
ら、硬質炭素膜の膜厚は２００〜６０００Å、比抵抗は
５×１０⁵〜１０¹²Ω・ｃｍであることがより好まし
い。硬質炭素膜のピンホールによる素子の欠陥数は膜厚
の減少にともなって増加し、３００Å以下では特に顕著
になること(欠陥数は１％を越える)、及び、膜厚の面内
分布の均一性は（ひいては素子特性の均一性)が確保で
きなくなる(膜厚制御の精度は３０Å程度が限度で、膜
厚のバラツキが１０％を越える）ことから、膜厚は３０
０Å以上であることがより望ましい。また、ストレスに
よる硬質炭素膜の剥離が起こりにくくするため、及び、
より低デューティ比（望ましくは１／１０００以下）で
駆動するために、膜厚は４０００Å以下であることがよ
り好ましい。これらを総合して考慮すると、硬質炭素膜
の膜厚は３００〜４０００Å、比抵抗は１０⁷〜１０¹¹
Ω・ｃｍであることが一層好ましい。

【００１１】

【実施例】次に実施例により、本発明を具体的に説明す
るが、本発明はこれらに限定されるものではない。実施例１図１に示すようにパイレックスガラス基板上に薄膜二端
子素子を以下の様にして設けた。まずＮｉをスパッタリ
ング法により約８０ｎｍ厚に堆積後パターン化して下部
電極１を形成した。その上に、絶縁体層２としてプラズ
マＣＶＤを用いて、硬質炭素膜を１００ｎｍ堆積した。
この時の硬質炭素膜の成膜条件は以下の通りである。圧力：０．０５ＴｏｒｒＣＨ₄ 流量：２０ＳＣＣＭＲＦパワー：０．５Ｗ／ｃｍ² これをドライエッチングによりパターン化した。続いて
この上にＣｒをスパッタリング法により約５ｎｍ堆積
し、連続してＩＴＯをスパッタリング法で約１００ｎｍ
の厚さに堆積し、ＩＴＯをウエットエッチングして、同
じレジストパターンでＣｒをエッチングし表示用電極４
及び上部電極３を形成した。本実施例では表示用電極及
び上部電極が二層構造になっており、ＩＴＯをあまり低
抵抗化しなくても金属膜と表示用電極の積層膜の抵抗は
低くすることができた。また上部電極をＩＴＯのみで形
成した場合より、薄膜二端子素子のＩ−Ｖ特性の対称性
が良く、印加した正負電圧に対する電流値がほぼ等しい
アクティブマトリクス基板を作製することができた。

【００１２】実施例２図２に示すようにパイレックスガラス基板上にＩＴＯを
スパッタリング法により約１００ｎｍの厚さに堆積後、
パターン化して表示用電極４を形成した。次に薄膜二端
子素子を次の様にして設けた。まずＡｌをスパッタリン
グ法により約１０ｎｍ厚に堆積後、表示用電極を含むパ
ターニングでウエットエッチングして下部電極１を形成
した。その上に、絶縁層２として硬質炭素膜をプラズマ
ＣＶＤ法により約７０ｎｍ堆積させた後、ドライエッチ
ングによりパターン化した。更にこの上にＮｉをスパッ
タリング法により約１００ｎｍ堆積後、パターン化して
上部電極３を形成した。本実施例では表示用電極のＩＴ
Ｏが全面Ａｌで覆われているため、プラズマＣＶＤで硬
質炭素膜を堆積させる場合に、ＩＴＯが直接プラズマに
曝されることがないので、ＩＴＯ膜が黒化変質したり、
高抵抗化することがなかった。

【００１３】実施例３実施例１において上部電極３として、スパッタリング法
で５０ｎｍ堆積させたＺｎＯ：Ａｌを用いてアクティブ
マトリクス基板を作製した。ＺｎＯ：Ａｌは金属膜と比
較して、抵抗は高いものの可視光透過率が高く表示用電
極部の透過率が高いものであった。

【００１４】実施例４実施例２において、下部電極１としてＳｎＯ₂をスパッ
タリング法で２０ｎｍ堆積させ実施例２と同様のパター
ンでエッチングした。ＳｎＯ₂はＩＴＯと比較して化学
的に安定で、絶縁体層を形成する際のプラズマで変質す
ることもなく、ＩＴＯを全面覆っているため、上部電極
をウエットエッチングするときにも、ＩＴＯがエッチン
グ液で侵食されることもなかった。

【００１５】実施例５パイレックスガラス上に６４０×４８０画素の実施例２
のスイッチング素子を形成したアクティブマトリクス基
板を用いて、ツイストネマティック方式の液晶表示装置
を作製したところ、画素電極が二層構造になっているた
め欠陥が少なく、表示性能の高い液晶表示装置であっ
た。

【００１６】

【効果】本発明によれば薄膜二端子素子のダイオード特
性を損なわずにアクティブマトリクス基板の製造工程を
簡略化し、また素子の欠陥を少なくし、歩留まりを向上
させることができる。さらに膜制御性および機械的強度
に優れた低誘電率の絶縁体層を使用することにより、広
範囲のデバイス設計が可能となる。さらに、絶縁膜を構
成する層として硬質炭素膜を用いた場合この膜は、 1) プラズマＣＶＤ法等の気相合成法で作製されるた
め、成膜条件によって物性が広範囲に制御でき、従って
デバイス設計の自由度が大きい、 2) 硬質でしかも厚膜にできるため、機械的損傷を受け
がたく、また厚膜化によるピンホールの減少も期待でき
る、 3) 室温付近の低温においても良質な膜を形成できるの
で、基板材質に制約がない、 4) 膜厚、膜質の均一性に優れているため、薄膜デバイ
ス用として適している、 5) 誘電率が低いので、高度の微細加工技術を必要とせ
ず、従って素子の大面積化に有利である、等の特長を有
し、このような絶縁膜を用いた薄膜二端子素子付きアク
ティブマトリクス基板は液晶表示用スイッチング素子と
して好適である。

【図面の簡単な説明】

【図１】第二導体が表示用電極の下に、表示用電極より
大きい形で積層されているアクティブマトリクス基板の
斜視図である。

【図２】第一導体が表示用電極の上に、表示電極より大
きい形で積層されているアクティブマトリクス基板の斜
視図である。

【図３】図２の平面図である。

【図４】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜をラマンスペクトル法で分光した分析結果を示すス
ペクトル図である。

【図５】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜をＩＲ吸収法で分析した分析結果を示すスペクトル
図である。

【図６】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜のＩＲスペクトルのガウス分布を示す。

【符号の説明】

１下部電極２絶縁層３上部電極４表示用電極５薄膜二端子素子部６基板

Claims

【特許請求の範囲】

【請求項１】第一導体（下部電極）と第二導体（上部
電極）の間に絶縁体層を有し、前記第一導体または第二
導体を表示用電極に接続してなるアクティブマトリクス
基板において、第一導体または第二導体が表示用電極と
積層され、かつ、表示電極と積層された第一導体または
第二導体が、表示用電極の外形より大きく形成されてい
ることを特徴とするアクティブマトリクス基板。
【請求項２】第一導体（下部電極）と第二導体（上部
電極）の間に絶縁体層を有し、第二導体を表示用電極に
接続してなるアクティブマトリクス基板において、第二
導体が表示用電極の下に表示用電極の外形より大きく形
成、積層されていることを特徴とするアクティブマトリ
クス基板。
【請求項３】第一導体（下部電極）と第二導体（上部
電極）の間に絶縁体層を有し、第一導体を表示用電極に
接続してなるアクティブマトリクス基板において、第一
導体が表示用電極の上に表示用電極の外形より大きく形
成、積層されていることを特徴とするアクティブマトリ
クス基板。
【請求項４】表示電極と積層された第一導体または第
二導体が有限の可視透過率を有する金属または金属酸化
物、窒化物、ハロゲン化物及びそれらの混合物よりなる
群から選ばれたものである請求項１，２または３記載の
アクティブマトリクス基板。
【請求項５】絶縁体層が硬質炭素膜である請求項１，
２，３または４記載のアクティブマトリクス基板。
【請求項６】硬質炭素膜の膜厚が３００〜４０００
Å、比抵抗が１０⁷〜１０¹¹Ω・ｃｍである請求項５記
載のアクティブマトリクス基板。
【請求項７】請求項１，２，３，４，５または６記載
のアクティブマトリクス基板を用いたことを特徴とする
液晶表示装置。