JPH06102538A

JPH06102538A - アクティブマトリックス基板

Info

Publication number: JPH06102538A
Application number: JP27794492A
Authority: JP
Inventors: Yuki Nakamura; 有希中村
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1992-09-22
Filing date: 1992-09-22
Publication date: 1994-04-15

Abstract

(57)【要約】【目的】本発明の目的の第一は液晶ディスプレイにお
ける薄膜二端子素子の絶縁膜の膜厚、膜質及び素子面積
のバラツキに起因する素子のＩ−Ｖ特性のバラツキを小
さくし、表示の均一性にすぐれたＬＣＤの提供、第二
は、素子特性制御の範囲が広く、加えて、比較的低温で
しかも簡単な工程で形成でき、また、膜制御性及び機械
的強度に優れた低誘電率の絶縁膜を使用することにより
広範囲のデバイス設計が可能となり、さらに液晶駆動電
圧のマージンが広がり多階調表示可能な液晶ディスプレ
イの提供にある。【構成】第１の導体（下部電極）、第２の導体（上部
電極）およびこれら両導体間に介在する絶縁膜を有する
薄膜二端子素子をスイッチング素子として配設した画素
付きアクティブマトリックス基板において、該基板内に
該素子の面積および／またはその絶縁膜厚が少なくとも
２種類の素子を有することを特徴とするアクティブマト
リックス基板および該アクティブマトリックス基板を使
用したことを特徴とする液晶表示素子。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜二端子素子に関し、
詳しくは、ＯＡ機器やＴＶ等のフラットパネルディスプ
レイ等に好適に使用しうるスイッチング素子、特に液晶
表示素子のスイチッング素子として有用な薄膜二端子素
子と薄膜二端子素子を有する液晶表示素子に関する。

【０００２】

【従来技術】近年、液晶表示素子は薄型軽量で、消費電
力が小さいという特色をもっていることから、ディスプ
レイとしての市場が急速に大きくなっている。特にＯＡ
機器やＴＶには大面積液晶パネル使用の要望が強く、そ
のため、アクティブマトリックス方式では各画素ごとに
スイッチング素子を設け電圧を印加するように工夫され
ている。前記スイッチング素子の一つとしてＭＩＭ素子
が多く使われている。これは薄膜二端子素子がスイッチ
ングに好適な非線形の電流−電圧特性を示すためであ
る。従来からの二端子素子はガラスなどの絶縁性基板上
に下部電極としてＡｌ，Ｔｌ，Ｔｉ等の金属電極を設
け、その上に前記金属の酸化物あるいは絶縁膜を設け、
更にその上に上部電極としてＡｌ，Ｎｉ，Ｃｒ等の金属
電極を設けたものが知られている。ＭＩＭ素子を用い
て、液晶ディスプレイの中間調表示を行う場合には液晶
への印加電圧はあるフレームの走査期間内で時定数ＣLC
・ＲON（液晶容量・ＭＩＭ素子のオン抵抗）により充電
され、これによって液晶が駆動される。したがって、ど
のような材料、及び作製方法を用いても絶縁膜の膜厚や
ＭＩＭ素子面積にバラツキが生じる事は避けられないた
め、ＭＩＭ素子のオン抵抗にバラツキが生じ、ディスプ
レイの表示のむらとして直接観測される。また特に、絶
縁膜に金属酸化物を用いた薄膜二端子素子（特開昭５７
−１９６５８９号、同６２−６２３３３号等の公報に記
載）の場合、絶縁膜は下部電極の陽極酸化または熱酸化
により形成されるため、工程が複雑であり、しかも高温
熱処理を必要とし、また膜の制御性（膜質及び膜厚の均
一性及び再現性）に劣る上、基板が耐熱材料に限られる
こと、および、絶縁膜は物性が一定な金属酸化物からな
ることなどから、素子の材料や特性を自由に変えること
が出来ず、設計上の自由度が狭いという欠点がある。こ
れは薄膜二端子素子を組み込んだ液晶表示装置からの仕
様を充分に満たすデバイスを設計、作製することが困難
であることを意味する。またこのように膜制御性が悪い
と、素子特性としてのＩ−Ｖ特性やＩ−Ｖ特性の対称性
（プラスバイアス時とマイナスバイアス時の電流比）の
バラツキが大きくなるという問題も生じる。その他、薄
膜二端子素子を液晶表示装置用に使用する場合、液晶部
容量／ＭＩＭ素子容量比は一般に１０以上が望ましい
が、金属酸化物の場合は誘電率が大きいことから素子容
量も大きくなり、従って素子容量を減少させること、即
ち素子面積を小さくするための微細加工を必要とする。
またこの場合、液晶材料封入前のラビング工程等で絶縁
膜が機械的損傷を受けることにより、微細加工とも相ま
って歩留まり低下を来すという問題もある。

【０００３】

【目的】本発明の目的の第一は液晶ディスプレイにおけ
る薄膜二端子素子の絶縁膜の膜厚、膜質及び素子面積の
バラツキに起因する素子のＩ−Ｖ特性のバラツキを小さ
くし、表示の均一性にすぐれたＬＣＤを提供するもので
ある。目的の第二は、素子特性制御の範囲が広く、加え
て、比較的低温でしかも簡単な工程で形成でき、また、
膜制御性及び機械的強度に優れた低誘電率の絶縁膜を使
用することにより広範囲のデバイス設計が可能となる。
さらに液晶駆動電圧のマージンが広がり多階調表示可能
な液晶ディスプレイを提供するものである。

【０００４】

【構成】本発明は、全体のＩ−Ｖ特性のバラツキの少な
い、第１の導体と第２の導体との間に絶縁膜を介在させ
たものよりなる液晶表示素子に関する。第１の導体と第
２の導体との間に絶縁膜を介在させた構成を有する液晶
表示スイッチング素子として好適な薄膜二端子素子の概
略図を図１に示す。そして、この、薄膜二端子素子の絶
縁膜はＳｉＮｘ，ＳｉＯｘ，ＳｉＣｘ，Ａｌ₂Ｏ₃，Ｔａ
₂Ｏ₃、硬質炭素、ポリイミド、ポリエチレン、ポリスチ
レン等を、スパッタリング、蒸着法、陽極酸化法、プラ
ズマＣＶＤ、プラズマ重合法あるいは塗布法等の方法に
より形成することができるが、特に、大面積基板全体に
わたって膜厚、誘電率、比抵抗をそれぞれ均一にするこ
とは非常に困難である。

【０００５】図１で表わされたＭＩＭ素子の電流電圧特
性を調べてみると、この特性は近似的に以下に示すよう
な伝導式で表わされる。

【数１】Ｉ:電流Ｖ:印加電圧 κ:導電係数 β:プールフレン
ケル係数ｎ:キャリヤ密度 μ:キャリヤモビリティｑ:電子の
電荷量 Φ:トラップ深さ ρ:比抵抗ｄ:絶縁膜の膜厚(Å) ｋ:ボルツマン定数Ｔ:雰囲気温度 ε：絶縁膜の誘電
率Ｓ:素子面積

【０００６】これら式から明らかなように、絶縁膜の膜
厚（ｄ）、誘電率（ε）、比抵抗（ρ）あるいは素子面
積（Ｓ）を変えることにより、式（１）の曲線の形（電
流−電圧特性）は変化させうる。本発明は、これら変化
を利用し大面積基板内で、絶縁膜の膜質及び膜厚分布に
よる特性のバラツキがある場合、あらかじめその分布に
あわせて素子形状（ｄ，Ｓ等）を決めることにより、素
子特性の面内バラツキを小さくすることができる。例え
ば図２のように画像表示部の周辺部の画素の薄膜二端子
素子の素子面積を中央部より小さくしたり、図３の
（ａ）のように絶縁膜厚がｃ＞ａ＞ｂの順に厚く作るこ
とによって、全体のＩ−Ｖ特性のバラツキを小さくする
ことができる。図８は、基板上にプラズマＣＶＤ法によ
って堆積させた硬質炭素膜の膜厚分布の一例である。図
のように基板周辺部では、中央部より４％程度膜厚が薄
いので、周辺部で素子面積を約４％小さくすることによ
って、電流電圧特性の式（２）κの変化を無くすことが
できる。図９は、硬質炭素膜の比抵抗分布の一例であ
る。比抵抗ρに分布がある場合は、請求項２の様に比抵
抗が小さい領域の素子面積を小さくすることによって、
κの変化を打ち消すことができるが、比抵抗が小さい領
域の膜厚を大きくすることによっても、κを一定にする
ことが可能である。図１に示したような本発明の二端子
素子をつくるには、例えば下記のような方法によれば良
い。まず、ガラス、プラスチック板、プラスチックフィ
ルム等の基板上にＡｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，Ａ
ｕ，Ｃｕ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，ＩＴＯ，ＺｎＯ：Ａ
ｌ，Ｉｎ₂Ｏ₃，ＳｎＯ₂等の導電性薄膜をスパッタリン
グ蒸着等の方法により数百から数千Åの厚さに成膜し、
所定のパターンにエッチングして下部電極２とする。次
に前記の方法で絶縁膜を数百から数千Åの厚さに成膜し
所定のパターンにエッチングする。最後に上部電極４と
してＡｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，Ａｕ，Ｃｕ，Ａ
ｇ，Ｗ，Ｍｏ，Ｐｔ，ＩＴＯ，ＺｎＯ：Ａｌ，Ｉｎ
₂Ｏ₃，ＳｎＯ₂等の導電性薄膜をスパッタリング蒸着等
の方法により数百から数千Åの厚さに成膜し、所定のパ
ターンにエッチングして完成する。前記したように、薄
膜二端子素子特性の面内分布は、基板上の位置によって
素子面積および／または絶縁膜厚を変えることによって
変えることができるが、素子面積は上下電極をフォトリ
ソグラフィによって形成する際に用いるフォトマスクを
あらかじめ、所望の素子サイズで配置することによって
得られる。また膜厚は成膜条件（圧力、ＲＦパワー、ガ
ス流量、ガス種、基板温度など）やドライエッチングな
どによって分布を制御することができる。本発明の薄膜
二端子素子における絶縁膜は、比較的膜物性（ε，β）
の制御が自由にできる硬質炭素膜で形成されているのが
有利である。

【０００７】次に本発明において絶縁膜として好適に用
いられる硬質炭素膜について詳しく説明する。この膜
は、炭素原子及び水素原子を主要な組織形成元素として
非晶質及び微結晶質の少なくとも一方を含む硬質炭素膜
（ｉ−Ｃ膜、ダイヤモンド状炭素膜、アモルファスダイ
ヤモンド膜、ダイヤモンド薄膜とも呼ばれる）からなっ
ている。硬質炭素膜の一つの特徴は気相成長膜であるが
ために、後述するように、その諸物性が製膜条件によっ
て広範囲に制御できることである。従って、絶縁膜とい
ってもその抵抗値は半絶縁体から絶縁体までの領域をカ
バーしており、この意味では本発明の薄膜二端子素子は
ＭＩＭ素子は勿論のこと、それ以外でも例えば特開昭６
１−２６０２１９号公報でいうところのＭＳＩ素子（Ｍ
ｅｔａｌ−Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ）や、ＳＩＳ
素子（半導体−絶縁体−半導体であって、ここでの「半
導体」は不純物を高濃度にドープさせたものである）と
しても位置付けられるものである。なお、この硬質炭素
膜中には、さらに物性制御範囲を広げるために、構成元
素の一つとして少なくとも周期律表第III族元素を全構
成原子に対し５原子％以下、同じく第IV族元素を３５原
子％以下、同じく第Ｖ族元素を５原子％以下、アルカリ
土類金属元素を５原子％以下、アルカリ金属元素を５原
子％以下、窒素原子を５原子％以下、酸素原子を５原子
％以下、カルコゲン系元素を３５原子％以下、またはハ
ロゲン系元素を３５原子％以下の量で含有させてもよ
い。これら元素又は原子の量は元素分析の常法、例えば
オージェ分析によって測定することができる。また、こ
の量の多少は原料ガスに含まれる他の化合物の量や成膜
条件で調節可能である。こうした硬質炭素膜を形成する
ためには有機化合物ガス、特に炭化水素ガスが用いられ
る。これら原料における相状態は常温常圧において必ず
しも気相である必要はなく、加熱或は減圧等により溶
融、蒸発、昇華等を経て気化し得るものであれば、液相
でも固相でも使用可能である。原料ガスとしての炭化水
素ガスについては、例えばＣＨ₄，Ｃ₃Ｈ₈，Ｃ₄Ｈ₁₀等の
パラフィン系炭化水素、Ｃ₂Ｈ₄等のオレフィン系炭化水
素、ジオレフィン系炭化水素、アセチレン系炭化水素、
さらには芳香族炭化水素などすベての炭化水素を少なく
とも含むガスが使用可能である。また、炭化水素以外で
も、例えばアルコール類、ケトン類、エーテル類、エス
テル類などであって少なくとも炭素元素を含む化合物で
あれば使用可能である。本発明における原料ガスからの
硬質炭素膜の形成方法としては、成膜活性種が、直流、
低周波、高周波、或いはマイクロ波等を用いたプラズマ
法により生成されるプラズマ状態を経て形成される方法
が好ましいが、より大面積化、均一性向上及び／又は低
温成膜の目的で低圧下で堆積を行わせしめるのには磁界
効果を利用する方法がさらに好ましい。また高温におけ
る熱分解によっても活性種を形成できる。その他にも、
イオン化蒸着法、或いはイオンビーム蒸着法等により生
成されるイオン状態を経て形成されてもよいし、真空蒸
着法、或いはスパッタリング法等により生成される中性
粒子から形成されてもよいし、さらには、これらの組み
合せにより形成されてもよい。こうして作製される硬質
炭素膜の堆積条件の一例はプラズマＣＶＤ法の場合、概
ね次の通りである。ＲＦ出力：０．１〜５０Ｗ／ｃｍ² 圧力：１０^-3〜１０Ｔｏｒｒ堆積温度：室温〜９５０℃で行なうことができるが、好
ましくは室温〜３００℃。このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特性
を表１に示す。

【表１】注）測定法; 比抵抗(ρ) ：コプレナー型セルによるＩ-Ｖ特性より
求める。光学的バンドギャップ(Egopt)：分光特性から吸収係数
(α)を求め

【数２】の関係より決定する。膜中水素量〔Ｃ（Ｈ）〕：赤外吸収スペクトルから２９
００ｃｍ^-1付近のピークを積分し、吸収断面積Ａを掛け
て求める。すなわち、〔Ｃ（Ｈ）〕＝Ａ・∫α（ν）／ν・ｄν ＳＰ³／ＳＰ²比：赤外吸収スペクトルを、ＳＰ³，ＳＰ²
にそれぞれ帰属されるガウス関数に分解し、その面積比
より求める。ビッカース硬度（Ｈ）：マイクロビッカース計による。屈折率（ｎ）：エリプソメーターによる。欠陥密度：ＥＳＲによる。

【０００８】こうして形成される硬質炭素膜はＩＲ吸収
法及びラマン分光法による分析の結果、夫々、図２及び
図３に示すように炭素原子がＳＰ³の混成軌道とＳＰ²の
混成軌道とを形成した原子間結合が混在していることが
明らかになっている。ＳＰ³結合とＳＰ²結合の比率は、
ＩＲスペクトルをピーク分離することで概ね推定でき
る。ＩＲスペクトルには、２８００〜３１５０ｃｍ^-1に
多くのモードのスペクトルが重なって測定されるが、そ
れぞれの波数に対応するピークの帰属は明らかになって
おり、図４に示したごときガウス分布によってピーク分
離を行ない、それぞれのピーク面積を算出し、その比率
を求めればＳＰ³／ＳＰ²を知ることができる。また、前
記の硬質炭素膜は、Ｘ線及び電子線回折分析によれば、
アモルファス状態（ａ-Ｃ：Ｈ）、及び／又は、数１０
Å〜数μｍ程度の微結晶粒を含むアモルファス状態にあ
ることが判かる。一般に量産に適しているプラズマＣＶ
Ｄ法の場合には、ＲＦ出力が小さいほど膜の比抵抗値お
よび硬度が増加し、また、低圧力なほど活性種の寿命が
増加するために、基板温度の低温化、大面積での均一化
が図られ、かつ比抵抗、硬度が増加する傾向にある。更
に、低圧力ではプラズマ密度が減少するため、磁場閉じ
込め効果を利用する方法は、比抵抗の増加には特に効果
的である。更にまた、この方法（プラズマＣＶＤ法）は
常温〜１５０℃程度の比較的低い温度条件でも同様に良
質の硬質炭素膜を形成できるという特徴を有しているた
め、薄膜二端子素子製造プロセスの低温化には最適であ
る。従って、使用する基板材料の選択自由度が広がり、
基板温度をコントロールし易いために大面積に均一な膜
が得られるという特徴をもっている。硬質炭素膜の構
造、物性は表−１に示したように、広範囲に制御可能で
あるため、デバイス特性を自由に設計できる利点もあ
る。さらには、膜の誘電率も３〜５と従来のＭＩＭ素子
に使用されていたＴａ₂Ｏ₅,Ａｌ₂Ｏ₃,ＳｉＮｘなどと比
較して小さいため、同じ電気容量をもった素子を作る場
合、素子サイズが大きくてすむので、それほど微細加工
を必要とせず、歩留りが向上する（駆動条件の関係から
ＬＣＤとＭＩＭ素子との容量比はＣLCD／ＣMIM＝１０：
１程度必要である)。さらに膜の硬度が高いため、液晶
材料封入時のラビング工程による損傷が少なく、この点
からも歩留りが向上する。液晶駆動用薄膜二端子素子と
して好適な硬質炭素膜は、駆動条件から膜厚が１００〜
８０００Å、比抵抗が１０⁶〜１０¹³Ω・ｃｍの範囲で
あることが有利である。なお、駆動電圧と耐圧（絶縁破
壊電圧）とのマージンを考慮すると膜厚は２００Å以上
であることが望ましく、また、画素部と薄膜二端子素子
部の段差（セルギャップ差）に起因する色むらが実用上
問題とならないようにするには膜厚は６０００Å以下で
あることが望ましいことから、硬質炭素膜の膜厚は２０
０〜６０００Å、比抵抗は５×１０⁶〜１０¹²Ω・ｃｍ
であることがより好ましい。硬質炭素膜のピンホールに
よる素子の欠陥数は膜厚の減少にともなって増加し、３
００Å以下では特に顕著になること（欠陥率は１％を越
える）、及び、膜厚の面内分布の均一性（ひいては素子
特性の均一性）が確保できなくなる（膜厚制御の精度は
３０Å程度が限度で、膜厚のバラツキが１０％を越え
る）ことから、膜厚は３００Å以上であることがより望
ましい。また、ストレスによる硬質炭素膜の剥離が起こ
りにくくするため、及び、より低デューティ比（望まし
くは１／１０００以下）で駆動するために、膜厚は４０
００Å以下であることがより望ましい。これらを総合し
て考慮すると、硬質炭素膜の膜厚は３００〜４０００
Å、比抵抗は１０⁷〜１０¹¹Ω・ｃｍであることが一層
好ましい。

【０００９】次に実施例により、本発明を具体的に説明
するが、本発明はこれらに限定されるものではない。

【実施例】

実施例１図１に示すように２３０×１６０ｍｍのパイレックスガ
ラス基板上にＩＴＯをスパッタリング法により約１００
０Åの厚さに堆積後、パターン化して画素電極５を形成
した。次に薄膜二端子素子を次の様にして設けた。まず
Ａｌを蒸着法により約１０００Åの厚さに堆積後パター
ン化して下部電極２を形成した。その際、全表示画素６
４０×４００のうち周辺部の左右６０画素と上下４０画
素の素子を他の素子より１０％小さくし、その上に、絶
縁層３として硬化炭素膜をプラズマＣＶＤ法により約７
００Å堆積させた後、ドライエッチングによりパターン
化した。この時の硬化炭素膜の成膜条件は以下の通りで
ある。圧力：０．０３５ＴｏｒｒＣＨ₄ 流量：３０ＳＣＣＭＲＦパワー：１．０Ｗ／ｃｍ² 更にこの上にＮｉをスパッタリング法により約１０００
Å堆積後、パターン化して上部電極４を形成した。上記
の成膜条件の場合、硬質炭素膜の膜厚分布は±２％で基
板周辺部でより薄くなっているが、周辺部の素子面積を
小さくすることによって、Ｉ−Ｖ特性のバラツキを小さ
くすることができた。

【００１０】実施例２パイレックスガラス基板上にＩＴＯをスパッタリング法
により約１０００Åの厚さに堆積後、パターン化して画
素電極５を形成した。次に薄膜二端子素子を以下の様に
して設けた。まずＡｌを蒸着法により約１０００Å厚に
堆積後パターン化して下部電極２を形成した。その上
に、絶縁層３として硬質炭素膜をプラズマＣＶＤ法によ
り平均８００Å堆積させた後、ドライエッチングにより
パターン化した。初めにフォトリソグラフィを用いて図
３の（ａ）のＡ＋Ｂの部分を１００Åドライエッチング
しさらに、Ｂの部分を１００Åドライエッチングした。
この時の硬化炭素膜の成膜条件は実施例１とおなじであ
る。更にこの上にＮｉをスパッタリング法により約１０
００Å堆積後、パターン化して上部電極４を形成した。
図３の（ｂ）のように基板上の絶縁層の比抵抗分布があ
るとき、本実施例のように膜厚を制御することによって
素子特性分布を改善することができた。ただし絶縁層の
比抵抗及び膜厚分布はこの実施例に限るものではない。

【００１１】実施例３実施例１および２のアクティブマトリックス基板と、く
し状の透明な電極を形成した対向基板のそれぞれの電極
面に配向処理を施し、それを内側にして張り合わせてセ
ルを作り、液晶を封入した。この液晶表示素子に駆動回
路を接続し表示させたところ、液晶表示素子全面にわた
って均一な電圧透過率特性が得られ、良好な表示品質が
得られた。

【００１２】

【効果】本発明のアクティブマトリックス基板は絶縁膜
の膜質、膜厚分布による特性のバラツキを小さくするこ
とが出来、したがって表示画面の色むらを小さくするこ
とができるという効果がある。特に基板が大きくなり、
一枚の基板から複数のパネルを作る場合、膜質、膜厚の
分布を小さくすることはさらに困難である。その場合、
本発明は生産性の面からも一層効果的である。また、絶
縁膜を構成する層として硬質炭素膜を用いた場合この膜
は１）プラズマＣＶＤ法等の気相合成法で作成されるた
め、製膜条件によって物性が広範囲に制御でき、従って
デバイス設計の自由度が大きい、２）硬質でしかも厚膜にできるため、機械的損傷を受け
がたく、また厚膜化によるピンホールの減少も期待でき
る、３）室温付近の低温においても良質な膜を形成できるの
で、基板材質に制約がない、４）膜厚、膜質の均一性に優れているため、薄膜デバイ
ス用として適している、５）誘電率が低いので、高度の微細加工技術を必要とせ
ず、したがって素子の大面積化に有利である、等の特徴
を有し、このような絶縁膜を用いた薄膜二端子素子は液
晶表示用スイッチング素子として好適である。

【図面の簡単な説明】

【図１】本発明に係る薄膜二端子素子の代表例の構造を
模式的に示す図である。

【図２】画像表示部の周辺部と中央部で、素子面積の異
なる薄膜二端子素子を使用したアクティブマトリックス
基板を模式的に示す図である。

【図３】（ａ）画像表示部の周辺部から中央部にわたっ
て、薄膜二端子素子の絶縁膜の膜厚が同心円状に変化し
ている薄膜二端子素子を模式的に示す図である。（ｂ）前記（ａ）の絶縁膜の比抵抗分布を示す図であ
る。

【図４】硬質炭素膜の物性を説明するための図である。

【図５】硬質炭素膜の物性を説明するための図である。

【図６】硬質炭素膜の物性を説明するための図である。

【図７】一画素に２個の薄膜二端子素子を設けた状態を
示す図である。

【図８】基板上にＣＶＤ法によって堆積させた硬質炭素
膜の膜厚分布の一例である。

【図９】基板上にＣＶＤ法によって堆積させた硬質炭素
膜の比抵抗分布の一例である。

【符号の説明】

１基板２第一の導体３絶縁膜４第二の導体５画素電極Ａ１回ドライエッチングした絶縁膜の領域を示す図で
ある。Ｂ２回ドライエッチングした絶縁膜の領域を示す図で
ある。Ｃドライエッチングしていない絶縁膜の領域を示す図
である。

Claims

【特許請求の範囲】

【請求項１】第１の導体（下部電極）、第２の導体
（上部電極）およびこれら両導体間に介在する絶縁膜を
有する薄膜二端子素子をスイッチング素子として配設し
た画素付きアクティブマトリックス基板において、該基
板内に該素子の面積および／またはその絶縁膜厚が少な
くとも２種類の素子を有することを特徴とするアクティ
ブマトリックス基板。
【請求項２】周辺部の画素の薄膜二端子素子の素子面
積を、中心部の画素の薄膜二端子素子の素子面積より小
さくまたは大きくした請求項１記載のアクティブマトリ
ックス基板。
【請求項３】各画素の薄膜二端子素子の絶縁膜の膜厚
を、中心部の画素から周辺部に向って略同心円状に変化
させた請求項１または２記載のアクティブマトリックス
基板。
【請求項４】絶縁膜が硬質炭素膜である薄膜二端子素
子を使用する請求項１，２または３記載のアクティブマ
トリックス基板。
【請求項５】請求項１，２，３または４記載のアクテ
ィブマトリックス基板を使用したことを特徴とする液晶
表示素子。