JPH03223723A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH03223723A
JPH03223723A JP2326301A JP32630190A JPH03223723A JP H03223723 A JPH03223723 A JP H03223723A JP 2326301 A JP2326301 A JP 2326301A JP 32630190 A JP32630190 A JP 32630190A JP H03223723 A JPH03223723 A JP H03223723A
Authority
JP
Japan
Prior art keywords
film
conductor
hard carbon
distribution
carbon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2326301A
Other languages
English (en)
Inventor
Hitoshi Kondo
均 近藤
Hidekazu Ota
英一 太田
Yuji Kimura
裕治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2326301A priority Critical patent/JPH03223723A/ja
Publication of JPH03223723A publication Critical patent/JPH03223723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリクス基板に関し、詳しくは、
OA機器用やTV用等のフラットパネルデイスプレィな
どの液晶表示装置に好適に使用しうるアクティブマトリ
クス基板に関する。
〔従来の技術〕
OA機器端末機や液晶TVには大面積液晶パネルの使用
の要望が強く、そのため、アクティブマトリクス方式の
液晶表示装置では、基板上に画素電極と走査電極を設け
さらに両電極間に各画素ごとにスイッチを設けてなるア
クティブマトリクス基板を用いて電圧を保持するように
工夫されている。
ところで、前記スイッチの一つとしてMiM(Meta
l In5ulator Metal)素子が多く用い
られている。これは薄膜二端子素子がスイッチングに良
好な非線形な電流−電圧特性を示すためである。
そして、従来からの薄膜二端子素子は、ガラス板のよう
な絶縁基板上に下部電極としてTa、AQ、T等の金属
電極を設け、その上に前記金属の酸化物又はSiOx、
5iNz等からなる絶縁膜を設け、更にその上に、上部
電極として八n、 Cr等の金属電極を設けたものが知
られている。
〔発明が解決しようとする課題〕
しかし、絶縁体(絶縁膜)に金属酸化物を用いた薄膜二
端子素子(特開昭57−196589号、同6l−23
26ft9号、同62−62333号等の公報に記載)
の場合、絶縁膜は下部電極の陽極酸化又は熱酸化により
形成されるため、工程が複雑であり、しかも高温熱処理
を必要としく陽極酸化法でも不純物の除去等を確実にす
るには高温熱処理が必要である)、また膜制御性(膜質
及び膜厚の均−性及び再現性)に劣る上、基板が耐熱材
料に限られること、及び、絶縁膜は物性が一定な金属酸
化物からなること等から、デバイスの材料やデバイス特
性を自由に変えることができず、設計上の自由度が狭い
という欠点がある。これは薄膜二端子素子を組込んだ液
晶表示装置からの仕様を十分に満たすデバイスを設計・
作製することが困難であることを意味する。また、この
ように膜制御性が悪いと、素子特性としての電流(1)
電圧(V)特性、特にI−V特性や+−V特性の対称性
(プラスバイアス時とマイナスバイアス時との電流比L
/Iや)のバラツキが大きくなるという問題も生じる。
その他、薄膜二端子素子を液晶表示装置(LCD)用と
して使用する場合、液晶部容量/薄膜二端子素子容量比
は一般に10以上が望ましいが、金属酸化物膜の場合は
誘電率が大きいことから素子容量も大きくなり、このた
め、素子容量を減少させること即ち素子面積を小さくす
るための微細加工を必要とする。またこの場合、液晶材
料封入時のラビング工程等で絶縁膜が機械的損傷を受け
ることにより、微細加工とも相まって歩留り低下を来た
すという問題もある。
さらに、液晶を特に低デユーティ比(一般にアクティブ
マトリクス方式が必要とされるI/400デユティ以下
)で駆動するためには適正な素子特性の範囲があり、表
示面内でのバラツキがその範囲内におさまらなければな
らないが、従来そのような範囲の規定が行われておらず
、表示ムラが生じる可能性があった。
本発明の第1の目的は、比較的低温でしかも簡単な工程
で形成でき、膜制御性及び機械的強度に優れた低誘電率
の絶縁膜(硬質炭素M)を使用することで、広範囲での
デバイス設計が可能で、しかも素子特性のバラツキが少
なく、またしきい値電圧、耐圧に優れ、歩留りの良い薄
膜二端子素子を備えたアクティブマトリクス基板を提供
することである。
また、本発明の第2の目的は、パネル面内において均一
な表示を行なうことを可能とするアクティブマトリクス
基板を提供することにある。
〔課題を解決するための手段〕
本発明のアクティブマトリクス基板は、透明絶縁基板上
に、各画素の表示用に二次元配列された画素電極と、所
定方向に並ぶ画素電極に共通に設けられた走査電極と、
各画素電極と走査電極との間に接続される駆動用スイッ
チング素子とを備え、該スイッチング素子は第一の導体
と第二の導体との間に硬質炭素膜を介在させてなる薄膜
二端子素子であり、かつ各薄膜二端子素子の一定電圧印
加時の電流値の基板内での分布の標準偏差(σ)が平均
値の35%以下、望ましくは18%以下であることを特
徴としている。
本発明のアクティブマトリクス基板に用いられる薄膜二
端子素子の電流−電圧特性を調べてみると、この特性は
近似的には以下に示すような伝導式で表わされる。
1=にexp(βVl/2) ■、常電流V:印加電圧 ケル係数 に:導電係数 ・・・(1) β:ブールフレン T ρd T πi 1t od J’77丁 キャリヤ密度 μ・キャリヤモビリティ q:を子の電荷量 Φ゛トラツプ深 P 比抵抗     d:絶縁膜の厚さ(A)k:ボル
ツマン定数 T:雰囲気温度 11:絶縁膜の誘電率 これらの式から一定電圧印加時の電流値の基板内分布を
一定以下にするためには、硬質炭素膜の膜厚(d)、比
抵抗(ρ)及び比誘電率(t、)の分布を一定以下にす
る必要があることがわかる。本発明の薄膜二端子素子は
、第一の導体と第二の導体の間に介在させている硬質炭
素膜の膜厚の基板内での分布を中心値±35%以下望ま
しくは±5以下としている。さらには硬質炭素膜の比抵
抗の基板内での分布を中心値±95%以下望ましくは±
50%以下としている。
ここで、基板面内での膜厚分布の測定法としては、各素
子を触針式の段差針あるいはSTM等を用いて測定する
が直接的であるが、同等の基板上に同一条件で成膜した
もの(素子化はしない)を素子の形成されるべき位置ご
とに偏光解析法(エリプソメトリツク法)等を用いて測
定して代用してもよい。また比抵抗分布の測定法として
は、各素子の抵抗値(R=l/V)、面積及び膜厚を測
定して求める(ρ=R5/d)のが直接的であるが、同
等の基板上に同一条件で成膜したものを素子の形成され
るべき位置ごとに二端子又は四端子法等を用いて測定し
て代用してもよい。ところで、膜厚及び比抵抗値の基板
面内での分布の大きさが前記の値を満足するようにする
には成膜方法及び条件の最適化を要するが、例えば、プ
ラズマCvD法のような気相法で成膜する場合、原料ガ
スの導入方法が最も重要であることがわかった。すなわ
ち、導入源がノズル等のように1点から空間に拡散させ
るのではなく、シャワー状に吹き出す方法を用いると良
好な結果が得られることがわかった。
次に、本発明のアクティブマトリクス基板の作製方法を
第1図に基づき説明する。
まず、ガラス、プラスチック等の透明絶縁基板(図示せ
ず)上に、画素電極4としてITOlZnO:An。
In2O3,SnO□等の透明導電性薄膜をスパッタリ
ング、蒸着等の方法により数百−数千人の厚さに成膜し
、所定のパターンのエツチングする。次に下部導体lと
して^fl、Ta、Ti、Cr、Ni、Cu、Au、A
g、W、Mo、PI、 ITO。
ZnO:^”l ”2031S1102等の導電性薄膜
をスパッタリング、蒸着等の方法により数百−数千人の
厚さに成膜し、所定のパターンにエツチングする。次い
で絶縁層2として炭素原子及び水素原子を主な組織形成
元素とし、非晶質あるいは微結晶質の少なくとも一方を
含む硬質炭素膜をプラズマCvD法あるいはイオンビー
ム法によって、100〜800OA、好ましくは200
−600OA、さらに好ましくは300−4000Aの
厚さに成膜したのち、所定のパターンにエツチングする
。エツチングの方法としてはドライエツチング法が好ま
しく使用される。最後に上部導体3としてPi、An、
Cr、Ti、Ni、Cu、Au、A[、JMo、Ta、
 ITO。
ZnO:Afl、 In2O3,5n02等の導電性薄
膜をスパッタリング、蒸着等の方法により数百−数千人
の厚さに成膜し、所定のパターンにエツチングする。な
お、上部、下部導体としては、上述のような各種導電性
薄膜を必要に応じて2層以上重ね合わせたものを用いて
もよい。また、図示の構成の代わりに画素電極が上部導
体の一部と重なるようにして最上部に置かれる構成にし
ても差しつかえない。
次に本発明で用いられる硬質炭素膜について詳しく説明
する。この膜は、炭素原子及び水素原子を主要な組織形
成元素として非晶質及び微結晶質の少なくとも一方を含
む硬質炭素膜(i−C膜、ダイヤモンド状炭素膜、アモ
ルファスダイヤモンド膜、ダイヤモンド薄膜とも呼ばれ
る)からなっている。
硬質炭素膜の一つの特徴は気相成長膜であるがために、
後述するように、その諸物性が製膜条件によって広範囲
に制御できることである。従って、絶縁膜といってもそ
の抵抗値は半絶縁体から絶縁体までの領域をカバーして
おり、この意味では本発明の薄膜二端子素子はMIM素
子は勿論のこと、それ以外でも例えば特開昭61−26
0219号公報でいうところのMS!素子(Metil
−3emi−1nsulator)や、313素子(半
導体−絶縁体一半導体であって、ここでの「半導体」は
不純物を高濃度にドープさせたものである)としても位
置付けられるものである。
なお、この硬質炭素膜中には、さらに物性制御範囲を広
げるために、構成元素の一つとして少なくとも周期律表
第■族元素を全構成原子に対し5原子%以下、同じく第
■族元素を35原子%以下、同じく第V族元素を5原子
%以下、アルカリ土類金属元素を5原子%以下、アルカ
リ金属元素を5原子%、窒素原子を5原子%以下、酸素
原子を5原子%以下、カルコゲン系元素を35i子%以
下、またはハロゲン系元素を35原子%以下の量で含有
させてもよい。
これら元素又は原子の量は元素分析の常法例えばオージ
ェ分析によって測定することができる。また、この量の
多少は原料ガスに含まれる他の化合物の量や成膜条件で
調節可能である。
こうした硬質炭素膜を形成するためには有機化合物ガス
、特に炭化水素ガスが用いられる。これら原料における
相状態は常温常圧において必ずしも気相である必要はな
く、加熱或いは減圧等により溶融、蒸発、昇華等を経て
気化し得るものであれば、液相でも固相でも使用可能で
ある。
原料ガスとしての炭化水素ガスについては、例えばCH
4+C2H[l+C4H1゜等のパラフィン系炭化水素
C2H4等のオレフィン系炭化水素、ジオレフィン系炭
化水素、アセチレン系炭化水素、さらには芳香族炭化水
素などすべての炭化水素を少なくとも含むガスが使用可
能である。
また、炭化水素以外でも、例えばアルコール類、ケトン
類、エーテル類、エステル類などであって少なくとも炭
素元素を含む化合物であれば使用可能である。
本発明における原料ガスからの硬質炭素膜の形成方法と
しては、成膜活性種が直流、低周波、高周波或いはマイ
クロ波等を用いたプラズマ法により生成されるプラズマ
状態を経て形成される方法が好ましいが、より大面積化
、均−性向上及び/又は低温製膜の目的で低圧下で堆積
を行わせしめるのには磁界効果を利用する方法がさらに
好ましい。また、高温における熱分解によっても活性種
を形成できる。
その他にも、イオン化蒸着法或いはイオンビーム蒸着法
等により生成されるイオン状態を経て形成されてもよい
し、真空蒸着法或いはスパッタリング法等により生成さ
れる中性粒子から形成されてもよいし、さらには、これ
らの組み合わせにより形成されてもよい。
こうして作製される硬質炭素膜の堆積条件の一例はプラ
ズマCVD法の場合、概ね次の通りである。
RF出カニ 0.1−50 W/ctI!圧   カニ
 10”−3−10Torr堆積温度:室温−950℃
で行なうことができるが、好ましくは室温−300℃。
このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子C
と水素原子Hとからなるアモルファス(非晶質)及び微
結晶質(結晶の大きさは数10A〜数μm)の少くとも
一方を含む硬質炭素膜が堆積する。硬質炭素膜の緒特性
を表〜Jに示す。
表 注〕測定法: 比抵抗(ρ):コプレナー型セルによるI−v特性より
求める。
光学的バンドギャップ(EgoPt) :分光特性から
吸収係数(α)を求め、 (αhv)””B(hv’−Egopf)の関係より決
定する。
膜中水素量(C)l) :赤外吸収スペクトルから29
00cm−’付近のピークを積分 し、吸収断面積へをかけて求 める。すなわち、 cH=A−(a (w)7w−dv SP3/SP2比゛赤外吸収スペクトルを、 SF3゜
SF3にそれぞれ帰属されるガ ウス関数に分解し、その面積 比より求める。
ビッカース硬度(H):マイクロピノカース計による。
屈折帯(n)゛エリプソメーターによる。
欠陥密度 ESRによる。
こうして形成される硬質炭素膜はIR吸収法及びラマン
分光法による分析の結果、夫々、第2図及び第3図に示
すように炭素原子がSF3の混成軌道とSF3の混成軌
道とを形成した原子間結合が混在していることが明らか
になっている。SP3結合とSP2結合の比率は、IR
スペクトルをピーク分離することで概ね推定できる。I
Rスペクトルには、2800−3150cm−’に多く
のモードのスペクトルが重なって測定されるが、それぞ
れの波数に対応するピークの帰属は明らかになっており
、第4図に示したごときガウス分布によってピーク分離
を行ない、それぞれのピーク面積を算出し、その比率を
求めればSP3/SP2を知ることができる。
また、前記の硬質炭素膜は、X線及び電子線回折分析に
よれば、アモルファス状態(a−C:H)、及び/又は
、数10A−数μm程度の微結晶粒を含むアモルファス
状態にあることが判かる。
一般に量産に適しているプラズマCVD法の場合には、
RF比出力小さいほど膜の比抵抗値および硬度が増加し
、また、低圧力なほど活性種の寿命が増加するために、
基板温度の低温化、大面積での均一化が図られ、かつ比
抵抗、硬変が増加する傾向にある。更に、低圧力ではプ
ラズマ密度が減少するため、磁場閉じ込め効果を利用す
る方法は、比抵抗の増加には特に効果的である。更にま
た、この方法(プラズマCVD法)は常温〜150℃程
度の比較的低い温度条件でも同様に良質の硬質炭素膜を
形成できるという特徴を有しているため、薄膜二端子素
子製造プロセスの低温化には最適である。
従って、使用する基板材料の選択自由度が広がり、基板
温度をコントロールし易いために大面積に均一な膜が得
られるという特長をもっている。
硬質炭素膜の構造、物性は表−1に示したように、広範
囲に制御可能であるため、デバイス特性を自由に設計で
きる利点もある。さらには、膜の誘電率も3〜5と従来
のMIM素子に使用されていたT2□05゜AQ203
. SiNxなどと比較して小さいため、同じ電気容量
をもった素子を作る場合、素子サイズが大きくてすむの
で、それほど微細加工を必要とせず、歩留まりが向上す
る(駆動条件の関係からLCDとMIM素子との容量比
はCLCD ’ Cx1x=IO: I程度必要である
)。
さらに膜の硬度が高いため、液晶材料封入時のラビング
工程による損傷が少なく、この点からも歩留まりが向上
する。
液晶駆動用薄膜二端子素子として好適な硬質炭素膜は、
駆動条件から膜厚が100−8000A、比抵抗が10
’−10”Ω・(mの範囲であることが有利である。
なお、駆動電圧と耐圧(絶縁破壊電圧)とのマージンを
考慮すると膜厚は200AO上であることが望ましく、
また、画素部と薄膜二端子素子部の段差(セルギャップ
差)に起因する色むらが実用上問題とならないようにす
るには膜厚は6000A以下であることが望ましいこと
から、硬質炭素膜の膜厚は200−600OA、 比抵抗はsx lo’−1o12Ω・cllllである
ことがより好ましい。
硬質炭素膜のピンホールによる素子の欠陥数は膜厚が減
少にともなって増加し、300A以下では特に顕著にな
ること(欠陥率は1%を越える)、及び、膜厚の面内分
布の均一性(ひいては素子特性の物性)が確保できなく
なる(膜厚制御の精度は3OA程度が限度で、膜厚のバ
ラツキが10%を越える)ことから、膜厚は300A以
上であることがより望ましい。
また、ストレスによる硬質炭素膜の剥離が起こりにくく
するため、及び、より低デユーティ比(望ましくは]7
1000以下)で駆動するために、膜厚は4000八以
下であることがより望ましい。
これらを総合して考慮すると、硬質炭素膜の膜厚は30
0〜4000A、比抵抗は107〜1011Ω・Cl1
1であることが一層好ましい。
〔実施例〕
次に実施例を示すが、本発明はこれらに限定されるもの
ではない。
実施例1 パイレックス透明絶縁性基板上に、第1図に示すように
画素電極及び薄膜二端子素子を以下のようにして640
 X 400個マトリクス状に作製した。まずITOを
スパッタリング法により500人厚に堆積後、バターニ
ングして画素電極4を形成した。次に、Aaを蒸着法に
より600人厚に堆積後、バターニングして下部導体1
を形成した。その上に硬質炭素膜をプラズマCvD法に
より800人堆積させたのち、ドライエツチングにより
バターニングし、絶縁膜2とした。さらに、この上にN
iをEB蒸着法により1000A厚に堆積後、バターニ
ングして上部導体(走査電極を兼ねる)3を形成し、ア
クティブマトリクス基板を得た。この時の硬質炭素膜の
成膜条件は以下の通りである。
圧   カニ0.15To+r CH,流量:IOSCCM RFパワー:0.2W10j 】000個の素子を抽出し、+2V印加時の電流値の分
布を調べたところ、最大値(Imax)は!9nA、最
小値(imin)は]nAで、標準偏差(σ、)は平均
値の35%であった。また、硬質炭素膜の膜厚のバラツ
キ(Δd)は±35%、比抵抗バラツキ(Δρ)は±5
0%であった。
このアクティブマトリクス基板と対向基板(ストライプ
状の透明電極形成)との間に液晶を封入して(配向膜の
形成、ギャップ材散布は通常法による)液晶セルを作製
し、駆動回路を実装したところ、Von=IIV、バイ
アス比1/4、]1512デユーティにて表示ムラのな
い白黒(2値)表示が可能であった。パルス幅変調によ
る4階調の信号を入れたところ、中間調の信号に対して
透過率の画素間のバラツキ(ΔT)が±15%を超え、
1階調表示は行えなかった。
(114階調表示を行うためには1つの画素について透
過率が10%となる実効電圧VIOと90%となる実効
電圧V90との間に2レベルの実効電圧を設定した合計
4レベルの実効電圧が印加される信号を入力する。1つ
の画素に注目して透過率lO%と90%の間に中間調を
2レベル等分して設けると各レベル間の透過率の差は2
7%であるから、ある信号を入力した時の透過率の画素
間のバラツキが±13.5%以上ある場合には4階調表
示は行えないことを意味する。) 実施例2〜5 硬質炭素膜の膜厚及び製膜条件を表−2のようにしたこ
と以外は実施例1と同様とした。いずれも2値表示は可
能であったが、4階調表示はできなかった。尚、Van
はそれぞれの実施例により適正な値としている。
実施例6〜8 硬質炭素膜の膜厚及び製膜条件(表−2)以外は実施例
1と同様とした。これら実施例はガス導入方式がシャワ
ー式であることが特徴的である。いずれも2値及び4階
調表示が可能であった。
比較例1 硬質炭素膜の製膜条件において圧力が高いこと以外は実
施例1と同様とした。σ1は平均値の38%、Δdは±
50%と高かった(Δρは実施例1と同程度)。
z値、4階調表示とも行えなかった。
比較例2 硬質炭素膜の製膜条件において、流量が小さいこと以外
は実施例3と同様とした。σ1は平均値の36%、Δρ
は±99%と高かった(Δdは実施例3と同程度)。2
値、4階調表示とも行えなかった。
〔発明の効果〕
本発明のアクティブマトリクス基板は第一の導体と第二
の導体間に硬質炭素膜を介在させてなる薄膜二端子素子
を備えており、この硬質炭素膜は1)プラズマCVD法
等の気相合成法で作製されるため、成膜条件によって物
性が広範囲に制御でき、従ってデバイス設計の自由度が
大きい、2)硬質でしかも厚膜にできるため、機械的損
傷を受は難く、また厚膜化によるピンホールの減少も期
待できる、 3)室温付近の低温においても良質な膜を形成できるの
で、基板材質に制約がない、 4)膜厚、膜質の均一性に優れているため、薄膜デバイ
ス用として適している、 5)誘電率が低いので、高度の微細加工技術を必要とせ
ず、従って素子の大面積化に有利である、等の特長を有
し、このような絶縁膜を用いた薄膜二端子素子は液晶表
示用スイッチング素子として好適である。
さらに1本発明のアクティブマトリクス基板は、各薄膜
二端子素子の一定電圧印加時の電流値の基板面内での分
布の標準偏差(σ)が平均値の35%以下、望ましくは
18%以下としているので、低デユーティ比においても
表示ムラのない高品質な液晶表示装置を提供することが
できる。
【図面の簡単な説明】
第1図は本発明に係るアクティブマトリクス基板(実施
例1)の薄膜二端子素子の代表的な一例の斜視図、第2
図、第3図及び第4図は硬質炭素膜の物性を説明するた
めの図である。 1・・・第一の導体(下部導体) 2・・・絶縁膜 3・・第二の導体(上部導体) 4・・・画素電極

Claims (3)

    【特許請求の範囲】
  1. (1)透明絶縁基板上に、各画素の表示用に二次元配列
    された画素電極と、所定方向に並ぶ画素電極に共通に設
    けられた走査電極と、各画素電極と走査電極との間に接
    続される駆動用スイッチング素子とを備えるアクティブ
    マトリクス基板であって、該スイッチング素子は第一の
    導体と第二の導体との間に硬質炭素膜を介在させてなる
    薄膜二端子素子であり、かつ各薄膜二端子素子の一定電
    圧印加時の電流値の基板面内での分布の標準偏差が平均
    値の35%以下であることを特徴とするアクティブマト
    リクス基板。
  2. (2)第一の導体と第二の導体との間に介在させた硬質
    炭素膜の膜厚の基板面内での分布が中心値±35%以下
    であることを特徴とする請求項1記載のアクティブマト
    リクス基板。
  3. (3)第一の導体と第二の導体との間に介在させた硬質
    炭素膜の比抵抗値の基板面内での分布が中心値±95%
    以下であることを特徴とする請求項1記載のアクティブ
    マトリクス基板。
JP2326301A 1989-12-01 1990-11-28 アクティブマトリクス基板 Pending JPH03223723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2326301A JPH03223723A (ja) 1989-12-01 1990-11-28 アクティブマトリクス基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31314489 1989-12-01
JP1-313144 1989-12-01
JP2326301A JPH03223723A (ja) 1989-12-01 1990-11-28 アクティブマトリクス基板

Publications (1)

Publication Number Publication Date
JPH03223723A true JPH03223723A (ja) 1991-10-02

Family

ID=26567462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2326301A Pending JPH03223723A (ja) 1989-12-01 1990-11-28 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JPH03223723A (ja)

Similar Documents

Publication Publication Date Title
JP2799875B2 (ja) 液晶表示装置
US5132676A (en) Liquid crystal display
US5214416A (en) Active matrix board
JPH03223723A (ja) アクティブマトリクス基板
JP3155332B2 (ja) スイッチング素子
JP2798962B2 (ja) 液晶表示装置
JPH03163531A (ja) アクティブマトリクス基板
JP3009520B2 (ja) 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス
JPH0756194A (ja) アクティブマトリクス基板および液晶表示装置
JPH03163533A (ja) 薄膜二端子素子
JP2798965B2 (ja) マトリクス表示装置
JPH02271322A (ja) 液晶表示装置
JPH06102538A (ja) アクティブマトリックス基板
JPH06337441A (ja) 薄膜二端子素子
JP2816172B2 (ja) Mim素子
JPH02271321A (ja) 液晶表示装置
JPH03238424A (ja) 液晶表示装置
JP2798964B2 (ja) 液晶表示装置
JPH03223815A (ja) 非線型素子
JPH0354526A (ja) アクティブマトリックス型液晶表示装置
JPH0367226A (ja) 薄膜二端子素子
JPH04204717A (ja) アクティブマトリックス用基板
JPH0887035A (ja) アクティブマトリクス基板および該アクティブマトリクス基板を用いた液晶表示装置
JPH04245229A (ja) 薄膜二端子素子
JPH0486810A (ja) 液晶表示装置