JPH0367226A - 薄膜二端子素子 - Google Patents

薄膜二端子素子

Info

Publication number
JPH0367226A
JPH0367226A JP1205034A JP20503489A JPH0367226A JP H0367226 A JPH0367226 A JP H0367226A JP 1205034 A JP1205034 A JP 1205034A JP 20503489 A JP20503489 A JP 20503489A JP H0367226 A JPH0367226 A JP H0367226A
Authority
JP
Japan
Prior art keywords
film
insulating film
conductor
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1205034A
Other languages
English (en)
Inventor
Hitoshi Kondo
均 近藤
Hidekazu Ota
英一 太田
Yuji Kimura
裕治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1205034A priority Critical patent/JPH0367226A/ja
Publication of JPH0367226A publication Critical patent/JPH0367226A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜二端子素子に関し、詳しくは、OA機器用
やTV用等のフラットパネルデイスプレィなどに好適に
使用しうるスイッチング素子、特に液晶表示装置のスイ
ッチング素子として有用な薄膜二端子素子に関する。
〔従来の技術〕
OA機器端末機や液晶TVには大面積液晶パネルの使用
の要望が強く、そのため、アクティブ・マトリックス方
式では各画素ごとにスイッチを設け、電圧を保持するよ
うに工夫されている。
ところで、前記スイッチの一つとしてMIM(Meta
l In5ulator Metal)素子が多く用い
られている。これは薄膜二端子素子がスイッチングに良
好な非線形な電流−電圧特性を示すためである。
そして、従来からの薄膜二端子素子は、ガラス板のよう
なM[)基板上に下部電極としてTa、 AQ、 Ti
等の金属電極を設け、その上に前記金属の酸化物又はS
iOx、 SiNx等からなる絶縁膜を設け、更にその
上に、上部電極として周、Cr等の金属電極を設けたも
のが知られている。
しかし、絶縁体(絶縁膜)に金属酸化物を用いた薄膜二
端子素子(特開昭57−196589号、同61−23
26119号、同62−62333号等の公報に記載)
の場合、絶縁膜は下部電極の陽極酸化又は熱酸化により
形成されるため、工程が複雑であり、しかも高温熱処理
を必要としく陽極酸化法でも不純物の除去等を確実にす
るには高温熱処理が必要である)、また膜制御性(膜質
及び膜厚の均−性及び再現性)に劣る上、基板が耐熱材
料に限られること、及び、絶縁膜は物性が一定な金属酸
化物からなること等から、デバイスの材料やデバイス特
性を自由に変えることができず、設計上の自由度が狭い
という欠点がある。これは薄膜二端子素子を組込んだ液
晶表示装置からの仕様を十分に満たすデバイスを設計・
作製することが困難であることを意味する。また、この
ように膜制御性が悪いと、素子特性としての電流(I)
電圧(V)特性、特にI−V特性やI−V特性の対称性
(プラスバイアス時とマイナスバイアス時との電流比L
/■+)のバラツキが大きくなるという問題も生じる6
その他、薄膜二端子素子を液晶表示装置(LCD)用と
して使用する場合、液晶部容量/MI阿素子容量比は一
般に10以上が望ましいが、金属酸化物膜の場合は誘電
率が大きいことから素子容量も大きくなり、このため、
素子容量を減少させること即ち素子面積を小さくするた
めの微細加工を必要とする。またこの場合、液晶材料封
入時のラビング工程等で絶縁膜が機械的損傷を受けるこ
とにより、微細加工とも相まって歩留り低下を来たすと
いう問題もある。
〔発明が解決しようとする課題〕
本発明の第1の目的は、特性制御の範囲が拡がり、加え
て、短絡や膜剥離などによる素子の欠陥が生じにくい薄
膜二端子素子を提供するものである。本発明の第2の目
的は、比較的低温でしかも簡単な工程で形成でき、また
、膜制御性及び機械的強度にすぐれた低誘電率の絶縁膜
を使用することで広範囲のデバイス設計が可能となり、
しかも素子特性のバラツキが少なく、更には、閾値電圧
並びに耐圧にすぐれ歩留りのよい薄膜二端子素子を提供
するものである。
〔課題を解決するための手段〕
本発明は第一の導体と第二の導体との間に絶縁膜を介在
させた薄膜二端子素子において、その絶縁膜が少なくと
も2Mの多層構造からなっていることを特徴としている
ちなみに、本発明者らは前記目的を遠戚するためにいろ
いろな角度から検討を進めた結果、従来より知られてい
た薄膜二端子素子における絶縁膜はいずれも単層膜であ
り、この単層膜であるが故に■特性制御の範囲(階調性
の制御を含む)が限られる、■ピンホールによる素子短
絡が生じやすい、■ストレスによる膜剥離が起きやすい
等の問題が惹起されることを確めた。更に、本発明者ら
は絶縁性の厚さを単に厚くしたのでは矢張り所期の目的
が遠戚できないことをも確めた。しかし、絶縁膜を2層
以上積層させたく多層構造にした)薄膜二端子素子によ
れば良好な効果が期待しうろことをつきとめた。本発明
はこれによりなされたものである。
以下に本発明を添加の図面に従がいながらさらに詳細に
説明するが、本発明の理解をしやすくするために、−旦
前に戻って、従来の絶縁層を単層とした薄膜二端子素子
について説明を加えることにする。
第9図は液晶表示スイッチング素子として好適な薄膜二
端子素子の概略図を示しており、(a)はその斜視図、
(b)はその断面図である。図中、lは基板、2は下部
電極(透明電極)、3′は絶縁膜、4は上部電極を表わ
している。
さて、第9図で表わされた阿工河素子の電流−電圧特性
を調べてみると、この特性は近似的には以下に示すよう
な伝導式で表わされる。
I=にexp(βV ” )          −(
1)■:雷電流V:印加電圧 に=導電保線 β:プー
ルフレンケル係数 n:キャリヤ密度 q:電子の電荷量 ρ=比抵抗 に:ボルツマン定数 ε:絶縁膜の誘電率 これら式から明らかなように、絶縁膜の膜厚(d)、誘
導率Cε)あるいは比抵抗(ρ)を変えることにより、
式(1)の曲線の形(電流−電圧特性)は変化させ得る
。その様子を模式的に示すと第10図のごとくである。
図中、曲線Aに対して、dを大きくμ:キャリャモビリ
ティ Φニドラップ深さ d:絶縁膜の厚さ(入) T:雰囲気温度 する、εを大きくする、あるいは、ρを大きくすること
によって曲線Bが得られる。しかし1曲線Aのような特
性の場合は、閾値特性が明確であるため、高コントラス
ト比が得られるものの、立上がりが急峻すぎるため階調
性のコントロールがしにくいという欠点がある。また、
曲A!Hのような特性の場合には9階調性のコントロー
ル性はよいものの、0N10FF比がとれにくいために
コントラスト比が落ちるという欠点がある。
このように、絶縁膜が単層膜である場合には、仮に絶縁
膜の物性(ε、ρ)制御が自由にできたとしても(前述
のごと〈従来材料においてはその自由度は小さい)、必
ずしも所望の特性が得られるとは限らないことがわかる
本発明はそうした欠点を2つの又はそれ以上の数の絶縁
膜で形成する(多層構造にする)ことにより解決してい
る。そこで今、第1図に絶縁膜3を31゜32及び33
の三層構成とし、それら膜31,32.33の材料の物
性値がε31<ε32<ε33%ρ31〉層32〉層3
3のように選ばれ、膜厚は三層とも等しいものとじた場
合について考える。
各絶縁層の電流−電圧特性を1nI−匍プロットで表わ
すと、第2図(a) (b)及び(c)中に点線で示し
たごとくになる。なお、第2図において(、a )は絶
縁層31. (b)は絶縁層32、(c)は絶縁層33
の例である。
また、第2図(b)には点線の記載がないが、これは後
記の実線と一致するため省略したことによる。
各絶縁[31,32,33にかかる電圧は容量分割され
るため、横軸を層32にかかる電圧に書き直すと実線の
ごとくなる。これらをIつの座標上に表わすと第3図の
ようになる。
素子を流れる電流値は最も流れにくい層(31,32゜
33のいずれかの層)で律速されるので、結局、全体の
特性は第3図に太線で示したごとくなり、低電圧域では
傾きが大きく即ち閾値特性が明確であり、高電圧域では
傾きが小さく即ち階調性のコントロールがしやすいとい
う特性を有するようになる。
上記の例では各層31,32,33の膜厚を等しいもの
としているが、これらの膜厚を異ならせることによって
さらにバラエティに富んだ特性を得ることが可能となり
、また、絶縁膜3を構成する絶縁層の数を増すことによ
って、より細かな制御が可能となる。
各7m31.32.33などに用いる材料としては全く
異なる(構造元素が異なる)物質でもよいし、構成元素
を変えないで元素間の結合状態や組成(例えば気相合成
の場合、成膜条件によりコントロールが可能である)を
異ならせることによって物性値を異ならせたものであっ
てもよい。
このように絶縁膜3を多層構造とすることにより、特性
制御の範囲が広がるというメリットがあるが、それ以外
にも、ピンホールに起因する短絡やストレスによる膜剥
離を生じにくくできるというメリットがある。即ち、単
層であれば最初にできたピンホールは絶縁膜中を貫通す
るのであるが、積層(多層)の場合には、1層目と同じ
場所に2層目以降のピンホールが出来る確率は低いので
絶縁膜中を貫通することはほとんどない。従って、短絡
等の欠陥が生じにくくなる。また、単層であれば膜厚が
厚くなるとストレスによる膜剥離が起きやすくなるので
あるが、多層にすれば1層当りの膜厚が薄くでき、さら
に、内部応力(大きさ、方向など)の異なる膜を重ねる
ことで全体の応力を小さくできる。従って、膜剥離が起
こりにくくなる。
本発明の薄膜二端子素子においては、多層構造の絶縁膜
3のうち少なくとも一層は硬質炭素膜で形成されている
のが有利である。
ここでの硬質炭素膜は、炭素原子及び水素原子を主要な
組織形成元素として非晶質及び微結晶質の少なくとも一
方を含む硬質炭素膜(i−C膜、ダイヤモンド状炭素膜
、アモルファスダイヤモンド膜。
ダイヤモンド薄膜とも呼ばれる)からなっている。
硬質炭素膜の一つの特徴は気相成長膜であるがために、
後述するように、その諸物性が製膜条件によって広範囲
に制御できることである。従って、絶縁膜といってもそ
の抵抗値は半絶縁体から絶縁体までの領域をカバーして
おり、この意味では本発明の薄膜二端子素子はMIM素
子は勿論のこと、それ以外でも例えば特開昭61−27
5811号公報でいうところのMSN素子(Metal
−8emi−Insulator)や、SIS素子(半
導体−絶縁体一半導体であって、ここでの「半導体」は
不純物を高濃度にドープさせたものである)としても位
置付けられるものである。
なお、この硬質炭素膜中には、さらに物性制御範囲を広
げるために、構成元素の一つとして少なくとも周期律表
第型族元素を全構成原子に対し5原子z以下、同じく第
■族元素を35原子z以下、同じく第■族元素を5原子
z以下、アルカリ土類金属元素を5原子$以下、アルカ
リ金属元素を5原子$、窒素原子を5R子z以下、a素
原子を5原子ダ以下、カルコゲン系元素を35原子□以
下、またはハロゲン系元素を35原子2以下の量で含有
させてもよい。
これら元素又は原子の量は元素分析の常法例えばオージ
ェ分析によって測定することができる。また、この量の
多少は原料ガスに含まれる他の化合物の量や成膜条件で
調節可能である。
こうした硬質炭素膜を形成するためには有機化合物ガス
、特に炭化水素ガスが用いられる。これら原料における
相状態は常温常圧において必ずしも気相である必要はな
く、加熱或いは減圧等により溶融、蒸発、昇華等を経て
気化し得るものであれば、液相でも固相でも使用可能で
ある。
原料ガスとしての炭化水素ガスについては、例えばCH
,、C2H,、C4H□。等のパラフィン系炭化水素、
C,H4等のオレフィン系炭化水素、ジオレフィン系炭
化水素、アセチレン系炭化水素、さらには芳香族炭化水
素などすべての炭化水素を少なくとも含むガスが使用可
能である。
また、炭化水素以外でも、例えばアルコール類、ケトン
類、エーテル類、エステル類などであって少なくとも炭
素元素を含む化合物であれば使用可能である。
本発明における原料ガスからの硬質炭素膜の形成方法と
しては、成膜活性種が直流、低周波、高周波或いはマイ
クロ波等を用いたプラズマ法により生成されるプラズマ
状態を経て形成される方法が好ましいが、より大面積化
、均−性向上及び/又は低温製膜の目的で低圧下で堆積
を行わせしめるのには磁界効果を利用する方法がさらに
好ましい、また、高温における熱分解によっても活性種
を形成できる。
その他にも、イオン化蒸着法或いはイオンビーム蒸着法
等により生成されるイオン状態を経て形成されてもよい
し、真空蒸着法或いはスパッタリング法等により生成さ
れる中性粒子から形成されてもよいし、さらには、これ
らの組み合わせにより形成されてもよい。
こうして作製される硬質炭素膜の堆積条件の一例はプラ
ズマCVD法の場合、概ね次の通りである。
RF出力=0.1〜50す/d 圧   カニ 10−’−10Torr堆積温度二室1
−950℃で行なうことができるが、好ましくは室温〜
300℃。
このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子C
と水素原子11とからなるアモルファス(非晶質)及び
微結晶質(結晶の大きさは数10人〜数μm)の少くと
も一方を含む硬質炭素膜が堆積する9硬質炭素膜の緒特
性を表−■に示す。
表−1 比抵抗(ρ):コプレナー型セルによるI−V特性より
求める。
光学的バンドギャップ(Egopt) :分光特性から
吸収係数(α)を求め、 (ahv)1/2=B(hv’−Egopt)の関係よ
り決定する。
膜中水素量(CM):赤外吸収スペクトルから2900
cm−’付近のピークを積分し、吸収断面積A をかけて求める。すなわち、 cHA−f a (w)/vdw SP’ /SP”比:赤外吸収スペクトルを、 sp3
. sp”にそれぞれ帰属されるガウス関数に分解 し、その面積比より求める。
ビッカース硬度(H):マイクロビッカース計による。
屈折率(n):エリプソメーターによる。
欠陥密度: ESRによる。
こうして形成される硬質炭素膜はIR吸収法及びラマン
分光法による分析の結果、夫々、第4図及び第5図に示
すように炭素原子がSF3の混成軌道とSF3の混成軌
道とを形成した原子間結合が混在していることが明らか
になっている。SP3結合とSP2結合の比率は、IR
スペクトルをピーク分離することで概ね推定できる。I
Rスペクトルには、2800〜3150c11に多くの
モードのスペクトルが重なって測定されるが、それぞれ
の波数に対応するピークの帰属は明らかになっており、
第6図に示したこときガウス分布によってピーク分離を
行ない、それぞれのピーク面積を算出し、その比率を求
めればSP3/SP2を知ることができる。
また、前記の硬質炭素膜は、X線及び電子回折分布によ
れば、アモルファス状態(a−C:H)、及び/又は、
数lO人〜数μm程度の微結晶粒を含むアモルファス状
態にあることが判かる。
一般に量産に適しているプラズマCVD法の場合には、
RF出力が小さいほど膜の比抵抗値および硬度が増加し
、また、低圧力なほど活性種の寿命が増加するために、
基板温度の低温化、大面積での均一化が図られ、かつ比
抵抗、硬度が増加する傾向にある。更に、低圧力ではプ
ラズマ密度が減少するため、磁場閉じ込め効果を利用す
る方法は、比抵抗の増加には特に効果的である。更にま
た、この方法(プラズマCVD法)は常温〜150℃程
度の比較的低い温度条件でも同様に良質の硬質炭素膜を
形成できるという特徴を有しているため、薄膜二端子素
子製造プロセスの低温化には最適である。
従って、使用する基板材料の選択自由度が広がり、基板
温度をコントロールし易いために大面積に均一な膜が得
られるという特長をもっている。
硬質炭素膜の構造、物性は表−■に示したように、広範
囲に制御可能であるため、デバイス特性を自由に設計で
きる利点もある。さらには、膜の誘電率も3〜5と従来
のMIN素子に使用されていたTazOs+ALOat
 SiNxなどと比較して小さいため、同じ電気容量を
もった素子を作る場合、素子サイズが大きくてすむので
、それほど微細加工を必要とせず、歩留まりが向上する
(駆動条件の関係からLCDとMI阿素子との容量比は
CLCD : CMIN=lO:1程度必要である)。
さらに膜の硬度が高いため、液晶材料封入時のラビング
工程による損傷が少なく、この点からも歩留まりが向上
する。
液晶駆動用薄膜二端子素子として好適な硬質炭素膜は、
駆動条件から膜厚が100〜8000人、比抵抗が10
’〜LO”Ω・cmの範囲であることが有利である。
なお、駆動電圧と耐圧(絶縁破壊電圧)とのマージンを
考慮すると膜厚は200A以上であることが望ましく、
また、画素部と薄膜二端子素子部の段差(セルギャップ
差)に起因する色むらが実用上問題とならないようにす
るには膜厚は6000Å以下であることが望ましいこと
から、硬質炭素膜の膜厚は200−600OA、 比m
抗ハ5X 10’−10” Q ・emテアルS:とが
より好ましい。
硬質炭素膜のピンホールによる素子の欠陥数は膜厚が減
少にともなって増加し、300Å以下では特に顕著にな
ること(欠陥率は1%を越える)、及び、膜厚の面内分
布の均一性(ひいては素子特性の均一性)が確保できな
くなる(膜厚制御の精度は30人程度が限度で、膜厚の
バラツキが10%を越える)ことから、膜厚は300A
以上であることがより望ましい。
また、ストレスによる硬質炭素膜の剥離が起こりにくく
するため、及び、より低デユーティ比(望ましくは1/
1000以下)で開動するために、膜厚は4000A 
Ju下であることがより望ましい。
これらを総合して考慮すると、硬質炭素膜の膜厚は30
0−4000犬、比抵抗は10’−1o”Ω”C11で
あることが一層好ましい。
実際に、第7図及び第8図に示したごとき本発明の薄膜
二端子素子をつくるには、例えば下記のような方法によ
ればよい。
まず、ガラス、プラスチック板、プラスチックフィルム
等の透明基板上1にAQ、 Ta、 Ti、 Cr、 
Ni、Cu、 Au、 Ag、 L No、Pt、 I
TO%ZrO: A11. In、03゜SnO□等の
導電性薄膜をスパッタリング、蒸着等の方法により数百
〜約千人の厚さに成膜し、所定のパターンにエツチング
して下部電極2とする。次に、絶縁膜3としてSiNx
、 SiOx、 5iCx、 AQ20.。
Ta、0.、硬質炭素、ポリイミド、ポリエチレン、ポ
リスチレン等をスパッタリング法、蒸着法、プラズマC
VD法、プラズマ重合法あるいは塗布法などの方法によ
り、各層数質〜数千人の厚さに少なくとも2層以上、好
ましくは3層以上を積層し、所定のパターンにエツチン
グする。各層を構成する材料は同種であっても異種であ
ってもよいが、特に特性制御範囲を広げること或いは階
調性の制御性を高めることに着目するならば、異種材料
であることが好ましい。最後に上部電極4としてPt、
 AQ、 Cr、 Ti、 Ni、 Cu、 Au、 
Ag、 W、 Mo、Ta、 ITO,ZnO: AQ
、 In、O,、SnO,等の導電性薄膜をスパッタリ
ング、蒸着等の方法により数百〜数千人の厚さに成膜し
、所定のパターンにエツチングして完成する。
〔実施例〕
次に実施例を示すが、本発明はこれらに限定されるもの
ではない。
実施例上 第7図に示すように、パイレックスガラス基板上にIT
Oをスパッタリング法により約1000入厚に堆積後、
パターン化して画素電極5を形成した。
次に、薄膜二端子素子を次のようにして設けた。
まず周を蒸着法により約1000入厚に堆積後パターン
化して下部電極2を形成し、その上に、絶縁層3として
、第1層目(31)にポリエチレンをプラズマ重合法に
より約50OA厚に堆積させた。さらに、第2層目(3
2)に硬質炭素膜をプラズマCVD法により約500λ
厚に堆積させたのち、第3層目(33)にSiNx膜を
プラズマCVD法により約500λ厚に堆積後、ドライ
エツチングによりパターン化した。この時の硬質炭素膜
の成膜条件は以下の通りである。
圧力  :   0,035Torr CH,流量  :   20 SCCMRFパワー :
   0.2w/aJ また、ポリエチレン及びSiNx膜は公知の方法及び条
件によった。更にこの上にNiをEB蒸着法により約1
000入厚に堆積後、パターン化して上部電極4を形成
した。
実施例2 第8図に示すような薄膜二端子素子を次のようにして作
製した、まず、ガラス基板上に蒸着法により約1000
入厚の肝薄膜を形成し、パターンニングして下部金属電
極2とした。その上に絶8!3として、第1層目(31
)にポリスチレンをプラズマ重合法により約300λ厚
に堆積させた。さらに第2層目(32)に硬質炭素膜を
プラズマCVD法により約500λ厚に堆積させたのち
、第3層目(33)に成膜条件を変えて、硬質炭素膜を
約700λ厚に堆積後、ドライエツチングによりパター
ン化した。この時の硬質炭素膜の成膜条件は以下の通り
である。
第2層目   圧カニ 0.035 TorrCH,流
量: 10 SCCM RFパワー: 0.1 w/ad 第3層目   圧カニ 0.07 TorrCH,流量
: 20 SCCM RFパワー: 0.4− w#j 更にこの上に、 EB蒸着法により約1000入厚のI
TO膜を被覆し、エツチングによりパターンニングして
、上部透明画素電極4を形成した。
これら実施例1及び2によれば、仮に各層の特性の面内
バラツキがσ=10%(例えば膜厚分布に起因するとす
ればΔd=±2%に相当)あったとしても4階調以上(
すなわち64色以上)の表示が可能であった(単層で同
じバラツキがあると2値表示しかできない)。
また、これらの実施例によれば、初期の素子短絡、剥離
はもちろんのこと、1000時間以上の連続動作におい
ても短絡、剥離等は全く発生しなかった。一方、単層の
場合で特に絶縁膜が硬質炭素膜であるときは、初期の素
子短絡、剥離はほとんどないものの、連続動作において
は100時間程度で短絡及び剥離が発生し始め、100
0時間ではその数が約半数に及んだ(なお、連続動作は
液晶を封入しない状態での試験である)、また、単層の
場合で、絶縁膜が他の材料、例えばSiNxのような場
合には、初期における短絡及び剥離も観測された。
〔発明の効果〕
本発明の薄膜二端子素子は第一導体と第二導体間に介在
させた絶縁膜が少なくとも二層以上を積層されているの
で、特性制御の範囲が広がるあるいは階調性の制御性が
よくなる。さらには、素子の短絡や膜の剥離が生じにく
くなるという効果がある。
また、絶縁膜を構成する層のうち少なくとも一層に硬質
炭素膜を用いた場合はこの膜はl)プラズマCVD法等
の気相合成法で作製されるため、成膜条件によって物性
が広範囲に制御でき、従ってデバイス設計の自由度が大
きい、2)硬質でしかも厚膜にできるため、機械的損傷
を受は難く、また厚膜化によるピンホールの減少も期待
できる、 3)室温付近の低温においても良質な膜を形成できるの
で、基板材質に制約がない、 4)膜厚、膜質の均一性に優れているため、薄膜デバイ
ス用として適している、 5)誘電率が低いので、高度の微細加工技術を必要とせ
ず、従って素子の大面積化に有利である。
等の特長を有し、このような絶縁膜を用いた薄膜二端子
素子は液晶表示用スイッチング素子として好適である。
【図面の簡単な説明】
第1図は本発明に係る薄膜二端子素子の代表的な一例の
断面図である。第2図及び第3図は薄膜二端子素子にお
ける多層構造の絶縁膜を説明するため図である。 第4図、第5図及び第6図は硬質炭素膜の物性を説明す
るための図である。 第7図及び第8図は本発明に係る薄膜二端子素子を用い
た液晶表示装置を説明するための図である。 第9図及び第1O図は従来の薄膜二端子の構造及び特性
を説明するための図である。

Claims (1)

    【特許請求の範囲】
  1. (1)第一の導体と第二の導体との間に絶縁膜を介在さ
    せたものであって、該絶縁膜は少なくとも2層の多層構
    造からなることを特徴とする薄膜二端子素子。
JP1205034A 1989-08-07 1989-08-07 薄膜二端子素子 Pending JPH0367226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1205034A JPH0367226A (ja) 1989-08-07 1989-08-07 薄膜二端子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1205034A JPH0367226A (ja) 1989-08-07 1989-08-07 薄膜二端子素子

Publications (1)

Publication Number Publication Date
JPH0367226A true JPH0367226A (ja) 1991-03-22

Family

ID=16500348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1205034A Pending JPH0367226A (ja) 1989-08-07 1989-08-07 薄膜二端子素子

Country Status (1)

Country Link
JP (1) JPH0367226A (ja)

Similar Documents

Publication Publication Date Title
JP2757207B2 (ja) 液晶表示装置
US5674599A (en) Deposited multi-layer device
JPH0367226A (ja) 薄膜二端子素子
JP3009520B2 (ja) 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス
JP3155332B2 (ja) スイッチング素子
JPH03163531A (ja) アクティブマトリクス基板
JP2798963B2 (ja) 液晶表示装置
JP2986933B2 (ja) 薄膜積層デバイス
JPH0756194A (ja) アクティブマトリクス基板および液晶表示装置
JPH0486810A (ja) 液晶表示装置
JPH06337441A (ja) 薄膜二端子素子
JPH08248386A (ja) アクティブマトリクス基板
JPH0419712A (ja) 薄膜二端子素子
JP2798965B2 (ja) マトリクス表示装置
JP2994056B2 (ja) 薄膜二端子素子
JPH03163533A (ja) 薄膜二端子素子
JPH03238424A (ja) 液晶表示装置
JPH03163532A (ja) 薄膜二端子素子
JP3206695B2 (ja) 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置
JP3234015B2 (ja) 薄膜積層デバイス
JPH07199229A (ja) Mim素子、アクティブマトリックス基板および液晶表示装置
JPH03223723A (ja) アクティブマトリクス基板
JPH0895505A (ja) 硬質炭素膜、薄膜二端子素子及びこれを用いた液晶表示装置
JPH02271579A (ja) Mim素子
JPH02271321A (ja) 液晶表示装置