JP3206695B2 - 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置 - Google Patents

透明電極付薄膜二端子素子およびそれを用いた液晶表示装置

Info

Publication number
JP3206695B2
JP3206695B2 JP34729393A JP34729393A JP3206695B2 JP 3206695 B2 JP3206695 B2 JP 3206695B2 JP 34729393 A JP34729393 A JP 34729393A JP 34729393 A JP34729393 A JP 34729393A JP 3206695 B2 JP3206695 B2 JP 3206695B2
Authority
JP
Japan
Prior art keywords
film
transparent electrode
conductor
thin
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34729393A
Other languages
English (en)
Other versions
JPH07181520A (ja
Inventor
均 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP34729393A priority Critical patent/JP3206695B2/ja
Publication of JPH07181520A publication Critical patent/JPH07181520A/ja
Application granted granted Critical
Publication of JP3206695B2 publication Critical patent/JP3206695B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は、スイッチング素子、特にアクテ
ィブマトリックス型液晶表示装置用スイッチング素子に
関する。
【0002】
【従来技術】OA機器端末機や液晶TVには大面積液晶
パネルの使用の要望が強く、そのため、アクティブマト
リックス方式では各画素ごとにスイッチを設け、電圧を
保持するように工夫されている。このようなスイッチと
しては三端子素子であるTFTや二端子素子であるMI
M素子などが知られている。特にMIM素子はTFTに
比べて素子作製工程が短いため歩留りが高い。構造が簡
単であるため開口部を大きくできる等の長所がある。絶
縁層として陽極酸化膜を用いたMIM素子(例えば特開
昭62−62333号)あるいはSiNx膜を用いたM
IM素子(例えば特開昭61−260219号)等が知
られている。また、絶縁層に硬質炭素膜を用いたMIM
素子(例えば特開平2−289828号)が本発明者に
より提案されており、該素子は広範囲でのデバイス設計
が可能で、均一性に優れかつ素子特性の急峻性が高い等
の特徴を有しているため、特に液晶駆動用スイッチング
素子として好適である。従来のMIM素子の構成は図4
に示すごとく、透明電極4に接続して下部導体1、絶縁
層2、上部導体3がパターン形成されている。この際絶
縁層がプラズマCVD法のような気相合成によって製膜
される硬質炭素膜やSiNx膜である場合、それらの製
膜時のプラズマ(特に活性水素)ダメージから透明電極
を保護するために、下部導体を一旦透明電極全体を覆う
ようにパターンニングし、最後に画素となる部分をエッ
チングするという方法がとられていた。また、一般に透
明電極材料として用いられるITOはInとOの結合エ
ネルギーが小さいため、下部導体がOと結合しやすい金
属材料によって形成されると、界面に相互拡散層(高抵
抗層)ができてしまうため透明電極と下部導体の間にバ
ッファ層を設けなければならない場合があった。このよ
うに従来構成ではいくつかの問題があり、それを回避す
るために複雑な作製工程を必要とするため、本来MIM
素子の作製工程が短く歩留りが高いという長所をスポイ
ルするものであった。
【0003】
【目的】本発明の目的は上記問題点を解消し、欠陥が少
なく、信頼性の高い薄膜二端子素子を短い工程で形成す
ること及びそれによって低コストかつ高信頼性のアクテ
ッブマトリックス基板並びにアクティブマトリックス型
液晶表示装置を提供することにある。
【0004】
【構成】本発明の第1は、第一の導体(下部導体)と第
二の導体(上部導体)の間に絶縁体を介在させてなる薄
膜二端子素子と透明電極とからなる透明電極付薄膜二端
子素子において、透明電極が該薄膜二端子素子の最上層
の導体に接続され、かつ絶縁体が透明電極を除く全面に
形成されていることを特徴とする透明電極付薄膜二端子
素子に関する。本発明の第2は、透明電極が絶縁体をパ
ターンニングしたレジストを用いて第二導体(上部導
体)上に形成した導電性膜からリフトオフ法で形成され
たものであることを特徴とする上記透明電極付薄膜二端
子素子に関する。本発明の第3は、絶縁体に硬質炭素を
用いた上記第1および第2の透明電極付薄膜二端子素子
に関する。本発明の第4は、第一の導体(下部導体)上
に絶縁膜、特に硬質炭素膜を製膜し、該絶縁膜の上に第
二の導体(上部導体)を順次形成し、次に絶縁膜をパタ
ーンニングし、さらに該パターニングに用いたレジスト
を使用して第二導体(上部導体)上に形成した導電膜か
らリフトオフ法により透明電極を形成することを特徴と
する薄膜二端子素子の製造法に関する。本発明の第5
は、前記第1、2および3の透明電極付薄膜二端子素子
を、該素子の透明電極が画素電極を構成するように基板
上に複数個配設したことを特徴とするアクティブマトリ
ックス基板に関する。本発明の第6は、前記第5のアク
ティブマトリックス基板を一方の基板に用いた一対の基
板間に、液晶を含有する層を挟持して構成されることを
特徴とするアクティブマトリックス型液晶表示装置に関
する。
【0005】本発明の透明電極付薄膜二端子素子の構成
及びその作製方法を図1〜3に基づき説明する。ガラ
ス、プラスチック等の基板上にAl、Ta、Ti、C
r、Mo、Ni、Cu、Ag、W、Pt等の導電性薄膜
をスパッタリング、蒸着等の方法により数百〜数千Åの
厚さに製膜し、エッチングにより所定のパターンにパタ
ーニングして第一導体(下部導体)1を形成した(図
1)。この第一導体上にプラズマCVD法あるいはイオ
ンビーム法によって100〜8000Å、好ましくは2
00〜6000Å、さらに好ましくは300〜4000
Åの硬質炭素膜(絶縁層)を製膜し、続いてNi、P
t、Ag、Al、Cr、Ti、Cu、Au、W、Mo、
Ta、Ni−Cr等の導電性薄膜をスパッタリング、蒸
着等の方法により数百〜数千Åの厚さに製膜したのちエ
ッチングして第二導体(上部導体)3を形成した(図
2)。次に絶縁層2をエッチングし、そのレジストを除
去することなく、ITO、In23、SnO2、Zn
O:Al等の透明導電性薄膜をスパッタリング、蒸着等
の方法により数百〜数千Åの厚さに製膜したのち溶剤で
レジストを除去(リフトオフ)することによって透明電
極4を形成した(図3)。この方法によればマスク(フ
ォトリソ)数は3枚となり、従来の4〜5枚に比べ工程
が短縮される。さらに透明電極をエッチングによって形
成しないので透明導電性薄膜のエッチング液に冒される
材料でも導体に使用することができるという長所があ
る。上記透明電極付薄膜二端子素子をマトリックス状に
有する基板と、ストライプ状の透明電極を有する対向基
板に配向膜を形成し、ギャップ材を介して貼り合せ、液
晶を注入したのちシールすればアクティブマトリックス
型液晶表示装置が完成する。液晶に高分子−液晶複合体
を使用し、光散乱モードの表示を形成する場合には配向
膜を設ける必要はなくなる。
【0006】次に本発明で用いられる硬質炭素膜につい
て、膜の形成方法とその特性を述べる。これら硬質炭素
膜とその特性については、特開平3−223723号、
特開平3−163531〜163533号公報が参照さ
れる。原料ガスとしての炭化水素ガスは、例えばC
4、C28、C410等のパラフィン系炭化水素、C2
4等のオレフィン系炭化水素、ジオレフィン系炭化水
素、アセチレン系炭化水素、さらには芳香族炭化水素な
どすべての炭化水素を少なくとも含むガスが使用可能で
ある。また、炭化水素以外でも、例えば、アルコール
類、ケトン類、エーテル類、エステル類などであって少
なくとも炭素元素を含む化合物であれば使用可能であ
る。
【0007】本発明における原料ガスからの硬質炭素膜
の形成方法としては、成膜活性種が、直流、低周波、高
周波、あるいはマイクロ波等を用いたプラズマ法により
生成されるプラズマ状態を経て形成される方法が好まし
いが、より大画積化、均一性向上及び/又は低温製膜の
目的で低圧下で蓄積を行わせしめるのには磁界効果を利
用する方法がさらに好ましい。また、高温における熱分
解によっても活性種を形成できる。その他にも、イオン
化蒸着法あるいはイオンビーム蒸着法等により生成され
るイオン状態を経て形成されてもよいし、真空蒸着法或
いはスパッタリング法等により生成される中性粒子から
形成されてもよいし、さらには、これらの組み合せによ
り形成されてもよい。
【0008】こうして作製される硬質炭素膜の堆積条件
の一例はプラスマCVD法の場合、概ね次の通りであ
る。 RF出力:0.1〜50W/cm2 圧 力:10-3〜10Torr 堆積温度:室温〜950℃で行うことができるが、好ま
しくは室温〜300℃
【0009】このプラズマ状態により原料ガスがラジカ
ルとイオンとに分解され反応することによって、基板上
に炭素原子Cと水素原子Hとからなるアモルファス(非
晶質)及び微結晶質(結晶の大きさは数10Å〜数μ
m)の少くとも一方を含む硬質炭素膜が堆積する。硬質
炭素膜の諸特性を表1に示す。
【表1】
【0010】注)測定法: 比抵抗(ρ):コプレナー型セルによるI−V特性より
求める。 光学的バンドギャップ(Egopt):分光特性から吸
収係数(α)を求め
【数1】(αhν)1/2=β(hν−Egopt) の関係より決定する。 膜中水素量〔C(H)〕:赤外線スペクトルから290
0cm-1付近のピークを積分し吸収断面積Aをかけて求
める。すなわち、
【数2】〔C(H)〕=A・∫α(ν)/ν・dν SP3/SP2比:赤外吸収スペクトルをSP3、SP2
それぞれ帰属されるガウス関数に分解し、その面積比よ
り求める。 ビッカース硬度(H):マイクロビッカース計による。 屈折率(n):エリプソメータによる。 欠陥密度 :ESRによる。
【0011】
【実施例】
実施例1 パイレックス基板上に図3に示す薄膜二端子素子を以下
のように作製した。蒸着法によりAlを500Å厚に堆
積後、パターニングして下部導体1を形成した。その上
に硬質炭素膜をプラズマCVD法により1100Å堆積
させたのち、NiをEB蒸着法により1000Å堆積さ
せエッチングして上部導体3を形成した。次に硬質炭素
膜をドライエッチングによりパターニングしたのち、ス
パッタリング法によりITO膜を1500Åに堆積し、
リフトオフで透明電極4を形成した。この時硬質炭素膜
の製膜条件は以下の通りである。 圧 力 :0.035Torr CH4流量 :10SCCM RFパワー:0.3W/cm2
【0012】実施例2 SiOx膜を両面にコートしたポリアリレート基板上に
図3に示す薄膜二端子素子を以下のように作製した。蒸
着法によりAlを1000Å厚に堆積後、パターニング
して下部導体1を形成した。その上に硬質炭素膜をプラ
ズマCVD法により1300Å堆積させたのちNiをス
パッタリング法により1000Å堆積させ、エッチング
して上部導体3を形成した。次に硬質炭素膜をドライエ
ッチングによりパターニングしたのち、スパッタリング
法によりITO膜を2000Å厚に堆積し、リフトオフ
で透明電極4を形成した。この時硬質炭素膜の製膜条件
は以下の通りである。 圧 力 :0.01Torr CH4流量 :10SCCM RFパワー:0.5W/cm2
【0013】実施例3 図5に示す液晶表示装置を以下のように作製した。実施
例1あるいは2の薄膜二端子素子をマトリックス状に配
した基板5とITO透明電極6をストライプ状に形成し
た対向基板7の各々にポリイミド膜8を設けラビング処
理をした。これら2枚の基板をギャップ材9を介して貼
合わせた後、TN液晶10を封入した。これら基板の外
側に図示しない偏光板を配した。
【0014】
【効果】本発明の透明電極付薄膜二端子素子は透明電極
が薄膜二端子素子を形成する最上層の導体に接続され、
かつ絶縁体が透明電極を除く全面に形成されているた
め、絶縁体形成時の透明電極へのダメージがなく、また
透明電極と導体界面の反応も防止できる。さらに透明電
極のパターニングが絶縁体をパターニングしたレジスト
を用いたリフトオフ法で行なわれため、マスク数(工程
数)を少なくできかつ、透明電極のエッチャントに冒さ
れる金属材料でも導体に使用できる。以上の点から本発
明によれば、信頼性の高い薄膜二端子素子を低コストで
作製できる。またこのような薄膜二端子素子を複数個有
する基板はアクティブマトリックス基板として好適であ
り、特にそのような基板と対向基板との間に液晶を含む
層を挟持してなる液晶表示装置は低コスト、高信頼性か
つ優れた表示品質を有するものとなる。
【図面の簡単な説明】
【図1】(a)実施例1のパイレックス基板上に形成し
た第1の導体(下部導体)を示す平面図である。 (b)前記(a)のA−A′線の断面図である。
【図2】(a)前記図1の(a)の第1導体(下部導
体)上に形成された第2の導体(上部導体)および硬質
炭素膜を示す平面図である。 (b)前記(a)のA−A′線の断面図である。
【図3】(a)実施例1および2で作製した薄膜二端子
素子の平面図である。 (b)前記(a)のA−A′線の断面図である。
【図4】従来のMIM素子の構成を示す図である。
【図5】実施例3で作製した液晶表示装置の一部断面図
である。
【符号の説明】
1 第1の導体(下部導体) 2 硬質炭素膜(絶縁層) 3 第2の導体(上部導体) 4 透明電極 5 基板 6 透明電極 7 対向基板 8 配向膜 9 キャップ材 10 液晶 11 薄膜二端子素子 12 バスライン

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 第一の導体(下部導体)と第二の導体
    (上部導体)の間に絶縁体を介在させてなる薄膜二端子
    と透明電極とからなる透明電極付薄膜二端子素子におい
    て、透明電極が該薄膜二端子素子の最上層の導体に接続
    され、かつ絶縁体が透明電極を除く全面に形成されてい
    ることを特徴とする透明電極付薄膜二端子素子。
  2. 【請求項2】 透明電極が、絶縁体をパターンニングし
    たレジストを用いて第二導体(上部導体)上に形成した
    導電性膜からリフトオフ法で形成されたものである請求
    項1記載の透明電極付薄膜二端子素子。
  3. 【請求項3】 絶縁体が硬質炭素膜である請求項1また
    は2記載の透明電極付薄膜二端子素子。
  4. 【請求項4】 第一の導体(下部導体)上に絶縁膜およ
    び第二の導体(上部導体)を順次形成し、次に絶縁膜を
    パターンニングし、さらに該パターニングに用いたレジ
    ストを使用して第二導体(上部導体)上に形成した導電
    性膜からリフトオフ法により透明電極を形成したもので
    あることを特徴とする請求項1または2記載の透明電極
    付薄膜二端子素子の製造法。
  5. 【請求項5】 絶縁膜が硬質炭素膜である請求項4記載
    の透明電極付薄膜二端子素子の製造法。
  6. 【請求項6】 請求項1、2または3記載の透明電極付
    薄膜二端子素子を、該素子の透明電極が画素電極を構成
    するように基板上に複数個配設したことを特徴とするア
    クティブマトリックス基板。
  7. 【請求項7】 一方の基板に請求項6記載のアクティブ
    マトリックス基板を用いた一対の基板間に、液晶を含有
    する層を挟持して構成されることを特徴とするアクティ
    ブマトリックス型液晶表示装置。
JP34729393A 1993-12-24 1993-12-24 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置 Expired - Fee Related JP3206695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34729393A JP3206695B2 (ja) 1993-12-24 1993-12-24 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34729393A JP3206695B2 (ja) 1993-12-24 1993-12-24 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置

Publications (2)

Publication Number Publication Date
JPH07181520A JPH07181520A (ja) 1995-07-21
JP3206695B2 true JP3206695B2 (ja) 2001-09-10

Family

ID=18389234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34729393A Expired - Fee Related JP3206695B2 (ja) 1993-12-24 1993-12-24 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP3206695B2 (ja)

Also Published As

Publication number Publication date
JPH07181520A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
JP2799875B2 (ja) 液晶表示装置
JP3206695B2 (ja) 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置
JP3186285B2 (ja) 薄膜二端子素子
JP2798963B2 (ja) 液晶表示装置
JPH08122826A (ja) 薄膜二端子素子および該素子を用いた液晶表示装置
JPH08222782A (ja) 薄膜二端子素子及びそれを用いた液晶表示装置
JPH0792503A (ja) 透明電極付薄膜2端子素子、アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置
JP3234015B2 (ja) 薄膜積層デバイス
JP2798965B2 (ja) マトリクス表示装置
JPH08262491A (ja) 液晶表示素子およびその製造方法
JPH08136954A (ja) 薄膜二端子素子
JPH0756194A (ja) アクティブマトリクス基板および液晶表示装置
JPH06332013A (ja) 薄膜二端子素子及びそれを用いた液晶表示装置
JP2994056B2 (ja) 薄膜二端子素子
JP2986933B2 (ja) 薄膜積層デバイス
JPH0887035A (ja) アクティブマトリクス基板および該アクティブマトリクス基板を用いた液晶表示装置
JP3009520B2 (ja) 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス
JPH06337441A (ja) 薄膜二端子素子
JPH05119355A (ja) スイツチング素子
JPH04113324A (ja) 液晶表示装置
JPH0895505A (ja) 硬質炭素膜、薄膜二端子素子及びこれを用いた液晶表示装置
JPH07199229A (ja) Mim素子、アクティブマトリックス基板および液晶表示装置
JP2989285B2 (ja) 基板付薄膜積層デバイス
JPH0667167A (ja) 液晶表示装置用プラスチック基板
JPH05273600A (ja) 薄膜積層デバイス用プラスチック基板および該基板付き薄膜積層デバイス

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees