JP3186285B2 - 薄膜二端子素子 - Google Patents
薄膜二端子素子Info
- Publication number
- JP3186285B2 JP3186285B2 JP35039992A JP35039992A JP3186285B2 JP 3186285 B2 JP3186285 B2 JP 3186285B2 JP 35039992 A JP35039992 A JP 35039992A JP 35039992 A JP35039992 A JP 35039992A JP 3186285 B2 JP3186285 B2 JP 3186285B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- layer
- surface layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【技術分野】本発明は、スイッチング素子、特にアクテ
ィブマトリックス型液晶表示装置用スイッチング素子に
関する。
ィブマトリックス型液晶表示装置用スイッチング素子に
関する。
【０００２】
【従来技術】ＯＡ機器端末機や液晶ＴＶには大面積液晶
パネルの使用の要望が強く、そのため、アクティブマト
リックス方式では各画素ごとにスイッチをもうけ、電圧
を保持するように工夫されている。このようなスイッチ
としては三端子素子であるＴＦＴや二端子素子であるＭ
ＩＭ素子などが知られている。特にＭＩＭ素子はＴＦＴ
に比べて素子作製工程が短いため歩留りが高い、構造が
簡単であるため開口率を大きくできる等の長所がある。
絶縁層として、陽極酸化膜を用いたＭＩＭ素子（例えば
特開昭６２−６２３３３号公報）あるいはＳｉＮｘ膜を
用いたＭＩＭ素子（例えば特開昭６１−２６０２１９号
公報）等が知られている。また、絶縁層に硬質炭素膜を
用いたＭＩＭ素子（例えば特開平２−２８９８２８号公
報）が、本発明者らにより提案されており、該素子は広
範囲でのデバイス設計が可能で、均一性に優れかつ素子
特性の急峻性が高い等の特徴を有しているため、特に液
晶駆動用スイッチング素子として好適であった。従来の
ＭＩＭ素子の構成例をあげると、例えば図１、図２等で
ある。図１は、基板（図示せず）上に透明（画素）電極
１を形成したのち、下部電極２をまず１の全面を覆うよ
うにパターニングし、その上に絶縁層（例えば硬質炭素
膜）３を形成後バスラインを兼ねる上部電極４を形成、
最後に画素電極を露出させるように下部電極の一部をエ
ッチングして完成する。この構成において下部電極２を
一旦、透明電極１の全面を覆うようにパターニングする
のは絶縁層３の成膜時に活性水素によって透明電極の構
成材料（ＩＴＯ、Ｉｎ2Ｏ3、ＳｎＯ2等）が還元される
のを防止するためである。このような構成においては、
パターニング回数が多くなり、構造が簡単であるとい
うＭＩＭ素子のメリットが損われる、透明電極と下部
電極との界面に高抵抗層が形成される場合がある等の不
具合がある。図２は、基板１２上にバスラインを兼ねる
下部電極１３を形成し、その上に絶縁層１５を形成後、
画素電極を兼ねる（透明）上部電極１４を形成して完成
する。この構成では図１の構成における不具合点は解消
されるものの、一般に透明電極のエッチングには強い酸
を用いる必要があり、エッチング選択性のある下部電極
材料が限定されるため、下部電極に求められる他の特性
（基板との密着性、絶縁層の密着性、あるいはバスライ
ンを兼ねる構成においては抵抗値等）を満足することが
容易ではないという問題がある。
パネルの使用の要望が強く、そのため、アクティブマト
リックス方式では各画素ごとにスイッチをもうけ、電圧
を保持するように工夫されている。このようなスイッチ
としては三端子素子であるＴＦＴや二端子素子であるＭ
ＩＭ素子などが知られている。特にＭＩＭ素子はＴＦＴ
に比べて素子作製工程が短いため歩留りが高い、構造が
簡単であるため開口率を大きくできる等の長所がある。
絶縁層として、陽極酸化膜を用いたＭＩＭ素子（例えば
特開昭６２−６２３３３号公報）あるいはＳｉＮｘ膜を
用いたＭＩＭ素子（例えば特開昭６１−２６０２１９号
公報）等が知られている。また、絶縁層に硬質炭素膜を
用いたＭＩＭ素子（例えば特開平２−２８９８２８号公
報）が、本発明者らにより提案されており、該素子は広
範囲でのデバイス設計が可能で、均一性に優れかつ素子
特性の急峻性が高い等の特徴を有しているため、特に液
晶駆動用スイッチング素子として好適であった。従来の
ＭＩＭ素子の構成例をあげると、例えば図１、図２等で
ある。図１は、基板（図示せず）上に透明（画素）電極
１を形成したのち、下部電極２をまず１の全面を覆うよ
うにパターニングし、その上に絶縁層（例えば硬質炭素
膜）３を形成後バスラインを兼ねる上部電極４を形成、
最後に画素電極を露出させるように下部電極の一部をエ
ッチングして完成する。この構成において下部電極２を
一旦、透明電極１の全面を覆うようにパターニングする
のは絶縁層３の成膜時に活性水素によって透明電極の構
成材料（ＩＴＯ、Ｉｎ2Ｏ3、ＳｎＯ2等）が還元される
のを防止するためである。このような構成においては、
パターニング回数が多くなり、構造が簡単であるとい
うＭＩＭ素子のメリットが損われる、透明電極と下部
電極との界面に高抵抗層が形成される場合がある等の不
具合がある。図２は、基板１２上にバスラインを兼ねる
下部電極１３を形成し、その上に絶縁層１５を形成後、
画素電極を兼ねる（透明）上部電極１４を形成して完成
する。この構成では図１の構成における不具合点は解消
されるものの、一般に透明電極のエッチングには強い酸
を用いる必要があり、エッチング選択性のある下部電極
材料が限定されるため、下部電極に求められる他の特性
（基板との密着性、絶縁層の密着性、あるいはバスライ
ンを兼ねる構成においては抵抗値等）を満足することが
容易ではないという問題がある。
【０００３】
【目的】本発明の目的は、上記従来技術の有する欠点を
解消し、短い工程で作製でき、かつ材料選択の自由度に
富んだ薄膜二端子素子を提供すること及びそのような薄
膜二端子素子を配したアクティブマトリックス基板を用
いることによって低コストでかつ表示品質に優れた液晶
表示装置を提供することにある。
解消し、短い工程で作製でき、かつ材料選択の自由度に
富んだ薄膜二端子素子を提供すること及びそのような薄
膜二端子素子を配したアクティブマトリックス基板を用
いることによって低コストでかつ表示品質に優れた液晶
表示装置を提供することにある。
【０００４】
【構成】本発明は、第１導体と第２導体間に絶縁体を介
在させてなる薄膜二端子素子において、少なくとも一方
の導体の表面に、表面層を構成する元素の各元素間の結
合エネルギーが、該表面層を構成する元素と水素との結
合エネルギーより大きい物質からなる層を有することを
特徴とする薄膜二端子素子に関する。本発明の薄膜二端
子素子の構成及び作製方法の一例を図３に基づき説明す
る。ガラス、プラスチック等の基板上にＩＴＯ、Ｉｎ２
Ｏ３、ＳｎＯ２等の透明導電性薄膜をスパッタリング、
蒸着等の方法により数百〜数千Åの厚さに成膜し、所定
のパターンにエッチングして下部電極２１（本発明の第
１導体と考えることができる）とした。本発明で使用さ
れるプラスチック基板は、ポリエチレンテレフタレー
ト、ポリアリレート、ポリエーテルサルフォン、ポリカ
ーボネート、ポリエチレン、ポリメチルメタクリレー
ト、ポリプロピレン、ポリイミド等があげられる。次に
少なくとも電極２１の全面を覆うように、構成元素間の
結合エネルギーが該元素と水素との結合エネルギーより
大きい物質からなる層（表面層）２２を形成した。次い
で、ＳｉＯｘ、ＳｉＮｘ、硬質炭素等の絶縁膜をプラズ
マＣＶＤ法、イオンビーム法、光ＣＶＤ法、スパッタリ
ング法等により数百〜数千Åの厚さに成膜し、所定のパ
ターンにパターニングして絶縁体２３とした。最後にＮ
ｉ、Ｐｔ、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕ、Ａｕ、Ｗ、
Ｍｏ、Ｔａ、Ｎｉ−Ｃｒ等の導電性薄膜をスパッタリン
グ、蒸着等の方法により数百〜数千Åの厚さに成膜し、
所定のパターンにエッチングして上部電極２４（本発明
の第２導体と考えることができる）とした。本発明の薄
膜二端子素子の第１導体と第２導体の少なくとも一方
は、透明導電体である。
在させてなる薄膜二端子素子において、少なくとも一方
の導体の表面に、表面層を構成する元素の各元素間の結
合エネルギーが、該表面層を構成する元素と水素との結
合エネルギーより大きい物質からなる層を有することを
特徴とする薄膜二端子素子に関する。本発明の薄膜二端
子素子の構成及び作製方法の一例を図３に基づき説明す
る。ガラス、プラスチック等の基板上にＩＴＯ、Ｉｎ２
Ｏ３、ＳｎＯ２等の透明導電性薄膜をスパッタリング、
蒸着等の方法により数百〜数千Åの厚さに成膜し、所定
のパターンにエッチングして下部電極２１（本発明の第
１導体と考えることができる）とした。本発明で使用さ
れるプラスチック基板は、ポリエチレンテレフタレー
ト、ポリアリレート、ポリエーテルサルフォン、ポリカ
ーボネート、ポリエチレン、ポリメチルメタクリレー
ト、ポリプロピレン、ポリイミド等があげられる。次に
少なくとも電極２１の全面を覆うように、構成元素間の
結合エネルギーが該元素と水素との結合エネルギーより
大きい物質からなる層（表面層）２２を形成した。次い
で、ＳｉＯｘ、ＳｉＮｘ、硬質炭素等の絶縁膜をプラズ
マＣＶＤ法、イオンビーム法、光ＣＶＤ法、スパッタリ
ング法等により数百〜数千Åの厚さに成膜し、所定のパ
ターンにパターニングして絶縁体２３とした。最後にＮ
ｉ、Ｐｔ、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕ、Ａｕ、Ｗ、
Ｍｏ、Ｔａ、Ｎｉ−Ｃｒ等の導電性薄膜をスパッタリン
グ、蒸着等の方法により数百〜数千Åの厚さに成膜し、
所定のパターンにエッチングして上部電極２４（本発明
の第２導体と考えることができる）とした。本発明の薄
膜二端子素子の第１導体と第２導体の少なくとも一方
は、透明導電体である。
【０００５】前記構成元素間の結合エネルギーが該元素
と水素との結合エネルギーより大きい物質からなる層
（表面層）２２についてさらに詳細に説明する。電極２
１の表面は例えばＩＴＯあるいはＩｎ２Ｏ３の場合Ｏ−
Ｉｎ結合によりなっている。その結合エネルギーは２６
Ｋｃａｌ／ｍｏｌであり、Ｈ−Ｉｎの結合エネルギー５
９Ｋｃａｌ／ｍｏｌより小さいため、絶縁膜成膜過程で
活性水素により容易に還元される。前記層（表面層）２
２として前述の物質からなる層を挿入すればこのような
反応を防止することができる。前記層（表面層）２２と
しては具体的には、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ
３Ｎ４、Ｂ２Ｏ３、ＢＮ等をスパッタリング、蒸着、Ｃ
ＶＤ等の方法で成膜して形成したもの、あるいは電極２
１の表面をハロゲン（Ｆ、Ｃｌ、Ｂｒ、Ｉ）、ＣＦ４、
ＣＨＦ３、ＮＦ３、ＳＦ６、ＣＨＣｌ３、ＣＨＢｒ３等
のハロゲン含有化合物を含むガス雰囲気にさらし、プラ
ズマあるいは熱等でエネルギーを与え、前記表面層をハ
ロゲン化したものがあげられる。前記表面層２２の形成
材料としては、結合エネルギーの観点からはＳｉＯ２、
Ｂ２Ｏ３等が特に好ましく（Ｏ−Ｓｉ＝１９２Ｋｃａｌ
／ｍｏｌ、Ｏ−Ｂ＝１７２Ｋｃａｌ／ｍｏｌは、Ｈ−Ｓ
ｉ＝７５Ｋｃａｌ／ｍｏｌ、Ｈ−Ｂ＝７９Ｋｃａｌ／ｍ
ｏｌよりはるかに大きいため、還元されにくい）、スパ
ッタ収量（小さい方がよい）の観点からはＡｌ２Ｏ３、
ＳｉＯ２等が特に好ましい（スパッタ収量が小さいた
め、プラズマ中のイオンによってエッチングされる度合
が小さい。）。また膜厚制御の観点からは、前記表面層
２２は電極２１の表面層をハロゲン化して形成したもの
が特に好ましい。前記表面層２２の厚さとしては５Å〜
１００Å、より望ましくは１０Å〜５０Å程度が好適で
ある。これより薄い場合には活性水素に対するブロック
効果が充分でなく、厚い場合には層内で伝導電子がトラ
ップ（または散乱）されるため、スイッチング素子とし
て所望のＩ−Ｖ特性が得られなくなるので好ましくな
い。絶縁体２３としてはプラズマ、イオンビーム、光、
熱等により原料ガスを解離して成膜されるＳｉＯｘ、Ｓ
ｉＮｘ、硬質炭素膜等が用いられるが、中でも硬質炭素
膜を用いた薄膜二端子素子が特に液晶駆動用スイッチン
グ素子として好適である。このような素子を複数個設け
た基板は液晶、ＥＬ素子などのアクティブマトリックス
基板として適する。上記薄膜二端子素子をマトリックス
状に有する基板と、ストライプ状の透明電極を有する対
向基板に配向膜を形成し、ギャップ材を介して貼り合
せ、液晶を注入したのち、シールすればアクティブマト
リックス型液晶表示装置が完成する。液晶に高分子−液
晶複合体を使用し、光散乱モードの表示を形成する場合
には、配向膜を設ける必要はなくなる。
と水素との結合エネルギーより大きい物質からなる層
（表面層）２２についてさらに詳細に説明する。電極２
１の表面は例えばＩＴＯあるいはＩｎ２Ｏ３の場合Ｏ−
Ｉｎ結合によりなっている。その結合エネルギーは２６
Ｋｃａｌ／ｍｏｌであり、Ｈ−Ｉｎの結合エネルギー５
９Ｋｃａｌ／ｍｏｌより小さいため、絶縁膜成膜過程で
活性水素により容易に還元される。前記層（表面層）２
２として前述の物質からなる層を挿入すればこのような
反応を防止することができる。前記層（表面層）２２と
しては具体的には、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ
３Ｎ４、Ｂ２Ｏ３、ＢＮ等をスパッタリング、蒸着、Ｃ
ＶＤ等の方法で成膜して形成したもの、あるいは電極２
１の表面をハロゲン（Ｆ、Ｃｌ、Ｂｒ、Ｉ）、ＣＦ４、
ＣＨＦ３、ＮＦ３、ＳＦ６、ＣＨＣｌ３、ＣＨＢｒ３等
のハロゲン含有化合物を含むガス雰囲気にさらし、プラ
ズマあるいは熱等でエネルギーを与え、前記表面層をハ
ロゲン化したものがあげられる。前記表面層２２の形成
材料としては、結合エネルギーの観点からはＳｉＯ２、
Ｂ２Ｏ３等が特に好ましく（Ｏ−Ｓｉ＝１９２Ｋｃａｌ
／ｍｏｌ、Ｏ−Ｂ＝１７２Ｋｃａｌ／ｍｏｌは、Ｈ−Ｓ
ｉ＝７５Ｋｃａｌ／ｍｏｌ、Ｈ−Ｂ＝７９Ｋｃａｌ／ｍ
ｏｌよりはるかに大きいため、還元されにくい）、スパ
ッタ収量（小さい方がよい）の観点からはＡｌ２Ｏ３、
ＳｉＯ２等が特に好ましい（スパッタ収量が小さいた
め、プラズマ中のイオンによってエッチングされる度合
が小さい。）。また膜厚制御の観点からは、前記表面層
２２は電極２１の表面層をハロゲン化して形成したもの
が特に好ましい。前記表面層２２の厚さとしては５Å〜
１００Å、より望ましくは１０Å〜５０Å程度が好適で
ある。これより薄い場合には活性水素に対するブロック
効果が充分でなく、厚い場合には層内で伝導電子がトラ
ップ（または散乱）されるため、スイッチング素子とし
て所望のＩ−Ｖ特性が得られなくなるので好ましくな
い。絶縁体２３としてはプラズマ、イオンビーム、光、
熱等により原料ガスを解離して成膜されるＳｉＯｘ、Ｓ
ｉＮｘ、硬質炭素膜等が用いられるが、中でも硬質炭素
膜を用いた薄膜二端子素子が特に液晶駆動用スイッチン
グ素子として好適である。このような素子を複数個設け
た基板は液晶、ＥＬ素子などのアクティブマトリックス
基板として適する。上記薄膜二端子素子をマトリックス
状に有する基板と、ストライプ状の透明電極を有する対
向基板に配向膜を形成し、ギャップ材を介して貼り合
せ、液晶を注入したのち、シールすればアクティブマト
リックス型液晶表示装置が完成する。液晶に高分子−液
晶複合体を使用し、光散乱モードの表示を形成する場合
には、配向膜を設ける必要はなくなる。
【０００６】次に本発明で用いられる硬質炭素膜につい
て、膜の形成方法とその特性を述べる（特開平３−２２
３７２３号公報参照、特開平３−１６３５３１号〜１６
３５３３号公報参照）。原料ガスとしての炭化水素ガス
は、例えばＣＨ4，Ｃ3Ｈ8，Ｃ4Ｈ10等のパラフィン系炭
化水素、Ｃ2Ｈ4等のオレフィン系炭化水素、ジオレフィ
ン系炭化水素、アセチレン系炭化水素、更には芳香族炭
化水素などすベての炭化水素を少なくとも含むガスが使
用可能である。また、炭化水素以外でも、例えばアルコ
ール類、ケトン類、エーテル類、エステル類などであっ
て少なくとも炭素元素を含む化合物であれば使用可能で
ある。本発明における原料ガスからの硬質炭素膜の形成
方法としては、成膜活性種が、直流、低周波、高周波、
あるいはマイクロ波等を用いたプラズマ法により生成さ
れるプラズマ状態を経て形成される方法が好ましいが、
より大面積化、均一性向上、及び／又は低温成膜の目的
で低圧下で堆積を行わせしめるのには磁界効果を利用す
る方法がさらに好ましい。また、高温における熱分解に
よっても活性種を形成できる。その他にも、イオン化蒸
着法、あるいはイオンビーム蒸着法等により生成される
イオン状態を経て形成されてもよいし、真空蒸着法、あ
るいはスパッタリング法等により生成される中性粒子か
ら形成されてもよいし、更には、これらの組み合せによ
り形成されてもよい。こうして作製される硬質炭素膜の
堆積条件の一例はプラズマＣＶＤ法の場合、概ね次の通
りである。 ＲＦ出力：０．１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜９５０℃で行うことができるが、好ま
しくは室温〜３００℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特性
を表１に示す。
て、膜の形成方法とその特性を述べる（特開平３−２２
３７２３号公報参照、特開平３−１６３５３１号〜１６
３５３３号公報参照）。原料ガスとしての炭化水素ガス
は、例えばＣＨ4，Ｃ3Ｈ8，Ｃ4Ｈ10等のパラフィン系炭
化水素、Ｃ2Ｈ4等のオレフィン系炭化水素、ジオレフィ
ン系炭化水素、アセチレン系炭化水素、更には芳香族炭
化水素などすベての炭化水素を少なくとも含むガスが使
用可能である。また、炭化水素以外でも、例えばアルコ
ール類、ケトン類、エーテル類、エステル類などであっ
て少なくとも炭素元素を含む化合物であれば使用可能で
ある。本発明における原料ガスからの硬質炭素膜の形成
方法としては、成膜活性種が、直流、低周波、高周波、
あるいはマイクロ波等を用いたプラズマ法により生成さ
れるプラズマ状態を経て形成される方法が好ましいが、
より大面積化、均一性向上、及び／又は低温成膜の目的
で低圧下で堆積を行わせしめるのには磁界効果を利用す
る方法がさらに好ましい。また、高温における熱分解に
よっても活性種を形成できる。その他にも、イオン化蒸
着法、あるいはイオンビーム蒸着法等により生成される
イオン状態を経て形成されてもよいし、真空蒸着法、あ
るいはスパッタリング法等により生成される中性粒子か
ら形成されてもよいし、更には、これらの組み合せによ
り形成されてもよい。こうして作製される硬質炭素膜の
堆積条件の一例はプラズマＣＶＤ法の場合、概ね次の通
りである。 ＲＦ出力：０．１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜９５０℃で行うことができるが、好ま
しくは室温〜３００℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特性
を表１に示す。
【０００７】
【表１】
【０００８】測定法： 比抵抗(ρ) ：コプレナー型セルによるＩ-Ｖ特性より
求める。 光学的バンドギャップ(Ｅｇｏｐｔ)：分光特性から吸収
係数(α)を求め、
求める。 光学的バンドギャップ(Ｅｇｏｐｔ)：分光特性から吸収
係数(α)を求め、
【数１】 の関係より決定する。 膜中水素量〔Ｃ（Ｈ）〕：赤外吸収スペクトルから２９
００ｃｍ-1付近のピークを積分し、吸収断面積Ａをかけ
て求める。すなわち、
００ｃｍ-1付近のピークを積分し、吸収断面積Ａをかけ
て求める。すなわち、
【数２】〔Ｃ（Ｈ）〕＝Ａ・∫α（ν）／ν・ｄν ＳＰ3／ＳＰ2比：赤外吸収スペクトルを、ＳＰ3，ＳＰ2
にそれぞれ帰属されるガウス関数に分解し、その面積比
より求める。 ビッカース硬度（Ｈ）：マイクロビッカース計による。 屈折率（ｎ） ：エリプソメーターによる。 欠陥密度 ：ＥＳＲによる。
にそれぞれ帰属されるガウス関数に分解し、その面積比
より求める。 ビッカース硬度（Ｈ）：マイクロビッカース計による。 屈折率（ｎ） ：エリプソメーターによる。 欠陥密度 ：ＥＳＲによる。
【０００９】
【実施例】次に本発明の実施例を示すが、本発明はこれ
らに限定されるものではない。 実施例１ パイレックス基板上に図３に示す薄膜二端子素子を以下
のように作製した。ＥＢ蒸着によりＩＴＯ膜を５００Å
厚に堆積し、パターニングして下部電極２１（第１導
体）を形成した。次に酸素希釈ＮＦ３ガス雰囲気中で３
００℃の熱処理を行い、表面をフッ素化し、フッ素化物
層を形成した（この層が請求項１で規定する特性をもつ
表面層である）。その上にプラズマＣＶＤ法により硬質
炭素膜を９００Å厚に堆積させたのちドライエッチング
によりパターニングして絶縁体２３とした。さらにその
上にＮｉ膜をＥＢ蒸着法により１０００Å厚に堆積後、
パターニングして上部電極２４（第２導体）を形成し
た。この時硬質炭素膜の成膜条件は以下の通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ４流量：１０ＳＣＣＭ ＲＦパワー：０．３Ｗ／ｃｍ２
らに限定されるものではない。 実施例１ パイレックス基板上に図３に示す薄膜二端子素子を以下
のように作製した。ＥＢ蒸着によりＩＴＯ膜を５００Å
厚に堆積し、パターニングして下部電極２１（第１導
体）を形成した。次に酸素希釈ＮＦ３ガス雰囲気中で３
００℃の熱処理を行い、表面をフッ素化し、フッ素化物
層を形成した（この層が請求項１で規定する特性をもつ
表面層である）。その上にプラズマＣＶＤ法により硬質
炭素膜を９００Å厚に堆積させたのちドライエッチング
によりパターニングして絶縁体２３とした。さらにその
上にＮｉ膜をＥＢ蒸着法により１０００Å厚に堆積後、
パターニングして上部電極２４（第２導体）を形成し
た。この時硬質炭素膜の成膜条件は以下の通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ４流量：１０ＳＣＣＭ ＲＦパワー：０．３Ｗ／ｃｍ２
【００１０】実施例２ ＳｉＯｘ膜を両面にコートしたポリアリレート基板上に
図３に示す薄膜二端子素子を以下のように作製した。ス
パッタリング法によりＩＴＯ膜を７００Å厚に堆積後、
パターニングして下部電極２１（第１導体）を形成し
た。次にスパッタリング法によりＳｉＯ２膜を２０Å厚
で全面に堆積した（このＳｉＯ２膜が請求項１で規定す
る特性をもつ表面層である）。その上にプラズマＣＶＤ
法により硬質炭素膜を１１００Å厚に堆積させたのち、
ＮｉをＥＢ蒸着法により１０００Å堆積させた。Ｎｉ、
硬質炭素膜を順次エッチングし、上部電極２４（第２導
体）、絶縁体２３を形成した。この時硬質炭素膜の成膜
条件は以下の通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ４流量：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ２
図３に示す薄膜二端子素子を以下のように作製した。ス
パッタリング法によりＩＴＯ膜を７００Å厚に堆積後、
パターニングして下部電極２１（第１導体）を形成し
た。次にスパッタリング法によりＳｉＯ２膜を２０Å厚
で全面に堆積した（このＳｉＯ２膜が請求項１で規定す
る特性をもつ表面層である）。その上にプラズマＣＶＤ
法により硬質炭素膜を１１００Å厚に堆積させたのち、
ＮｉをＥＢ蒸着法により１０００Å堆積させた。Ｎｉ、
硬質炭素膜を順次エッチングし、上部電極２４（第２導
体）、絶縁体２３を形成した。この時硬質炭素膜の成膜
条件は以下の通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ４流量：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ２
【００１１】実施例３ 図４に示す液晶表示装置を以下のように作製した。実施
例１あるいは２の薄膜二端子素子をマトリックス状に配
した基板５とＩＴＯ透明電極６をストライプ状に形成し
た対向基板７の各々にポリイミド膜８を設けラビング処
理をした。これら２枚の基板をギャップ材９を介して貼
合せた後、ＴＮ液晶１０を封入した。これら基板の外側
に図示しない偏光板を配した。
例１あるいは２の薄膜二端子素子をマトリックス状に配
した基板５とＩＴＯ透明電極６をストライプ状に形成し
た対向基板７の各々にポリイミド膜８を設けラビング処
理をした。これら２枚の基板をギャップ材９を介して貼
合せた後、ＴＮ液晶１０を封入した。これら基板の外側
に図示しない偏光板を配した。
【００１２】
【効果】本発明の薄膜二端子素子は第１導体と第２導体
間に絶縁体を介在させてなる薄膜二端子素子において、
少なくとも一方の表面に、表面層として該表面層を構成
する元素間の結合エネルギーが該元素と水素との結合エ
ネルギーより大きい物質からなる層を有しているので短
い工程で作製でき、かつ材料選択の自由度に富んでお
り、低コストで高信頼性のスイッチング素子となる。ま
た、本素子としての絶縁体に硬質炭素膜を用いた薄膜二
端子素子を複数個設けられた基板はアクティブマトリッ
クス基板として好適であり、特に該基板と対向基板との
間に液晶を含む層を介在させてなる液晶表示装置は低コ
ストで優れた表示品質を有するものとなる。
間に絶縁体を介在させてなる薄膜二端子素子において、
少なくとも一方の表面に、表面層として該表面層を構成
する元素間の結合エネルギーが該元素と水素との結合エ
ネルギーより大きい物質からなる層を有しているので短
い工程で作製でき、かつ材料選択の自由度に富んでお
り、低コストで高信頼性のスイッチング素子となる。ま
た、本素子としての絶縁体に硬質炭素膜を用いた薄膜二
端子素子を複数個設けられた基板はアクティブマトリッ
クス基板として好適であり、特に該基板と対向基板との
間に液晶を含む層を介在させてなる液晶表示装置は低コ
ストで優れた表示品質を有するものとなる。
【図１】従来のＭＩＭ素子の構成を示す図である。
【図２】他の従来例のＭＩＭ素子（画素電極と上部電極
を併用するもの）の構成を示す図である。
を併用するもの）の構成を示す図である。
【図３】本発明のＭＩＭ素子の１例（実施例１により作
製したもの）の構成を示す図である。
製したもの）の構成を示す図である。
【図４】図３に示すＭＩＭ素子を使用した液晶表示装置
（実施例３により）作製したもの）の一部断面斜視図で
ある。
（実施例３により）作製したもの）の一部断面斜視図で
ある。
１ 画素電極 ２ 下部電極 ３ 絶縁層 ４ 上部電極 ５ 基板 ６ ＩＴＯ透明電極 ７ 対向基板 ８ ポリイミド膜 ９ ギャップ材 １０ 液晶層 １２ 基板 １３ 下部電極 １４ 上部電極 １５ 絶縁層 ２１ 下部電極 ２２ 下部電極表面層 ２３ 絶縁層 ２４ 上部電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1365 H01L 49/02
Claims (3)
- 【請求項１】 第１導体と第２導体間に絶縁体を介在さ
せてなる薄膜二端子素子において、少なくとも一方の導
体の表面に、表面層として該表面層を構成する元素の各
元素間の結合エネルギーが、該表面層を構成する元素と
水素との結合エネルギーより大きい物質から構成されて
いる厚さが５〜１００Åの層を有することを特徴とする
薄膜二端子素子。 - 【請求項２】 前記少なくとも一方の導体の表面層が、
該導体の表面層をハロゲン化したもので形成されている
請求項１記載の薄膜二端子素子。 - 【請求項３】 前記絶縁体が硬質炭素膜である請求項１
または２記載の薄膜二端子素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35039992A JP3186285B2 (ja) | 1992-12-03 | 1992-12-03 | 薄膜二端子素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35039992A JP3186285B2 (ja) | 1992-12-03 | 1992-12-03 | 薄膜二端子素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175161A JPH06175161A (ja) | 1994-06-24 |
| JP3186285B2 true JP3186285B2 (ja) | 2001-07-11 |
Family
ID=18410233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35039992A Expired - Fee Related JP3186285B2 (ja) | 1992-12-03 | 1992-12-03 | 薄膜二端子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186285B2 (ja) |
-
1992
- 1992-12-03 JP JP35039992A patent/JP3186285B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06175161A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3090979B2 (ja) | 基板付薄膜積層デバイスおよびその製法 | |
| US5543945A (en) | Method of driving an LCD employing combining two voltages which change polarity at different times in a frame | |
| JP3186285B2 (ja) | 薄膜二端子素子 | |
| JPH0618908A (ja) | 液晶表示装置 | |
| JP3206695B2 (ja) | 透明電極付薄膜二端子素子およびそれを用いた液晶表示装置 | |
| JP3074209B2 (ja) | 基板付薄膜積層デバイス | |
| JP3234015B2 (ja) | 薄膜積層デバイス | |
| JP2986933B2 (ja) | 薄膜積層デバイス | |
| JPH08136954A (ja) | 薄膜二端子素子 | |
| JPH08222782A (ja) | 薄膜二端子素子及びそれを用いた液晶表示装置 | |
| JPH0792503A (ja) | 透明電極付薄膜２端子素子、アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置 | |
| JPH0756194A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| JPH08122826A (ja) | 薄膜二端子素子および該素子を用いた液晶表示装置 | |
| JPH06175116A (ja) | ＳｉＯｘ膜形成プラスチック基板および該基板を使用したＭＩＭ素子 | |
| JP2798963B2 (ja) | 液晶表示装置 | |
| JP2876138B2 (ja) | 薄膜二端子素子 | |
| JP2987531B2 (ja) | 液晶表示装置 | |
| JPH06175117A (ja) | ＳｉＮ膜形成プラスチック基板およびそれを使用したＭＩＭ素子 | |
| JP2994056B2 (ja) | 薄膜二端子素子 | |
| JPH06332013A (ja) | 薄膜二端子素子及びそれを用いた液晶表示装置 | |
| JP2989285B2 (ja) | 基板付薄膜積層デバイス | |
| JPH0887035A (ja) | アクティブマトリクス基板および該アクティブマトリクス基板を用いた液晶表示装置 | |
| JPH04299312A (ja) | 液晶表示装置 | |
| JPH06337441A (ja) | 薄膜二端子素子 | |
| JPH0895505A (ja) | 硬質炭素膜、薄膜二端子素子及びこれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |