JPH0753336Y2 - Ｐｉｐの水平ウィンド−信号発生回路 - Google Patents
Ｐｉｐの水平ウィンド−信号発生回路Info
- Publication number
- JPH0753336Y2 JPH0753336Y2 JP1988124638U JP12463888U JPH0753336Y2 JP H0753336 Y2 JPH0753336 Y2 JP H0753336Y2 JP 1988124638 U JP1988124638 U JP 1988124638U JP 12463888 U JP12463888 U JP 12463888U JP H0753336 Y2 JPH0753336 Y2 JP H0753336Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cnt
- output
- terminal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4438—Window management, e.g. event handling following interaction with the user interface
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】 本考案はPIP（Picture In Picture）の水平ウィンドー
信号及び境界（Border）信号を発生させるようにした回
路に関するもので、特に二つの画面をディスプレイする
VTR・TV・モニター等で主画面上に小画面を挿入しよう
とする時にウィンドー信号を左，右側の位置夫々に発生
させるのに適用可能にしたものである。
信号及び境界（Border）信号を発生させるようにした回
路に関するもので、特に二つの画面をディスプレイする
VTR・TV・モニター等で主画面上に小画面を挿入しよう
とする時にウィンドー信号を左，右側の位置夫々に発生
させるのに適用可能にしたものである。
従来の水平ウィンドー信号発生回路においては、カウン
ターの計算値を読み取ってウィンドースタートエンドポ
イント（Window Start End Point）からウィンドー信号
を発生させるようになっており、主画面の水平同期信号
でリセットされクロックFSCを計数するカウンターの計
数値をデコードしてウィンドースタートポイント及びウ
ィンドーエンドポイント夫々を表わす所定値となったと
きに、主画面と小画面との境界を表わす境界信号を発生
し、ウィンドースタートポイントの境界信号とウィンド
ーエンドポイントの境界信号とから小画面の表示を表わ
すウィンドー信号を発生していた。つまり、カウンター
の例えば８ビットの計数値をデコードしてウィンドーの
水平方向のスタートポイント又はエンドポイントを示す
境界信号を生成するため、主画面の左側，右側夫々に小
画面を表示するための境界信号を生成するには、計数値
をデコードする８ビット入力アンドゲートを４回路構成
しなければならず、沢山の論理ゲートが必要であった。
ターの計算値を読み取ってウィンドースタートエンドポ
イント（Window Start End Point）からウィンドー信号
を発生させるようになっており、主画面の水平同期信号
でリセットされクロックFSCを計数するカウンターの計
数値をデコードしてウィンドースタートポイント及びウ
ィンドーエンドポイント夫々を表わす所定値となったと
きに、主画面と小画面との境界を表わす境界信号を発生
し、ウィンドースタートポイントの境界信号とウィンド
ーエンドポイントの境界信号とから小画面の表示を表わ
すウィンドー信号を発生していた。つまり、カウンター
の例えば８ビットの計数値をデコードしてウィンドーの
水平方向のスタートポイント又はエンドポイントを示す
境界信号を生成するため、主画面の左側，右側夫々に小
画面を表示するための境界信号を生成するには、計数値
をデコードする８ビット入力アンドゲートを４回路構成
しなければならず、沢山の論理ゲートが必要であった。
本考案は上記の点に鑑みてなされたもので、カウンター
の桁上げ信号とカウンターの読み取り値の一つを利用し
てウィンドー信号及び境界信号を効果的に発生させるこ
とができるようにし、論理ゲート数が少なく、回路構成
が簡単となるPIPの水平ウィンドー信号発生回路を提供
しようとすることを目的とする。
の桁上げ信号とカウンターの読み取り値の一つを利用し
てウィンドー信号及び境界信号を効果的に発生させるこ
とができるようにし、論理ゲート数が少なく、回路構成
が簡単となるPIPの水平ウィンドー信号発生回路を提供
しようとすることを目的とする。
これを添付の第２図に基づいて次に詳細に説明する。
同図中、端子L/Rには小画面を主画面の左側に表示する
とき“1"で、右側に表示するとき“0"となる左，右側の
制御信号が入来する。この左，右側の制御信号は、第１
のカウンターCNT1プリセット端子Ａ〜Ｄのうち端子Ｄに
は供給され、またインバーターI1を介してカウンターCN
T1の端子Ａに供給される。カウンターCNT1のプリセット
端子B,C及び第２のカウンターCNT2のプリセット端子B,C
夫々には電源端子より“1"が供給され、カウンターCNT2
のプリセット端子A,C夫々は接地されて“0"が供給され
る。端子▲▼には水平同期信号が入来し、端子FS
Cには周波数クロック信号が入来して夫々カウンターCNT
1，CNT2の入力ロード端子LDとクロック端子CKに供給さ
れる。カウンターCNT1，CNT2夫々は入力ロード端子LDが
“0"のときにプリセット端子Ａ〜Ｄに供給されたプリセ
ット値をローディングし、イネーブル制御端子ENP,ENT
が“1"のときにクロック端子CKに入来するクロックをア
ップカウントし、そのカウント値を端子QA〜QDより出力
し、またリップルキャリーRC1，RC2端子から桁上げ信号
（リップルキャリー）を出力する。上記のカウンターCN
T1，CNT2のリプルキャリー端子RC1，RC2出力はナンドゲ
ートN2に供給されている。カウンターCNT2の端子QA，QB
出力はノアゲートNOR3に供給され、端子QC，QD出力はノ
アゲートNOR2に供給される。カウンターCNT1の端子QA，
QB出力はアンドゲートA1に供給され、端子QC，QD出力は
ノアゲートNOR1に供給される。また、カウンターCNT2の
リプルキャリー端子RC2はカウンターCNT1のイネーブル
制御端子ENT,ENPに供給され、カウンタCNT2のイネーブ
ル制御端子ENTには電源端子より“1"が供給され、イネ
ーブル制御端子ENPにはＤフリップフロップFF1の端子
出力が供給される。上記のノアゲートNOR1，アンドゲー
トA1夫々の出力はナンドケートN1に供給され、ノアゲー
トNOR2，NOR3夫々の端子はナンドゲートN3に供給され、
そのナンドゲートN1，N3夫々の出力はオアゲートOR1に
供給され、上記のオアゲートOR1の出力がアンドゲートA
3の他方の入力端子とＤフリップフロップFF1の入力ク
ロック端子CKとに供給される。上記のＤフリップフロッ
プFF1の出力端子ＱはアンドゲートA4の一方の入力端
子に供給されると共に水平ウィンドー信号出力端子HWD
から出力され、ＤフリップフロップFF1の反転出力端子
の出力信号はＤフリップフロップFF1のデータ入力端
子Ｄ及びカウンターCNT2のイネーブル制御端子ENPに供
給され、ナンドゲートN3の出力はＤフリップフロップFF
1の反転入力のセット端子SETに供給される。また、ナン
ドゲートN3の出力はアンドゲートA3の一方の入力端子
に供給され、そのアンドゲートA3の出力はアンドゲート
A4の他方の入力端子に供給されると共に水平境界イネ
ーブル信号出力端子▲▼より出力され、アンドゲ
ートA4の出力は水平リード信号出力端子HREより出力さ
れる。
とき“1"で、右側に表示するとき“0"となる左，右側の
制御信号が入来する。この左，右側の制御信号は、第１
のカウンターCNT1プリセット端子Ａ〜Ｄのうち端子Ｄに
は供給され、またインバーターI1を介してカウンターCN
T1の端子Ａに供給される。カウンターCNT1のプリセット
端子B,C及び第２のカウンターCNT2のプリセット端子B,C
夫々には電源端子より“1"が供給され、カウンターCNT2
のプリセット端子A,C夫々は接地されて“0"が供給され
る。端子▲▼には水平同期信号が入来し、端子FS
Cには周波数クロック信号が入来して夫々カウンターCNT
1，CNT2の入力ロード端子LDとクロック端子CKに供給さ
れる。カウンターCNT1，CNT2夫々は入力ロード端子LDが
“0"のときにプリセット端子Ａ〜Ｄに供給されたプリセ
ット値をローディングし、イネーブル制御端子ENP,ENT
が“1"のときにクロック端子CKに入来するクロックをア
ップカウントし、そのカウント値を端子QA〜QDより出力
し、またリップルキャリーRC1，RC2端子から桁上げ信号
（リップルキャリー）を出力する。上記のカウンターCN
T1，CNT2のリプルキャリー端子RC1，RC2出力はナンドゲ
ートN2に供給されている。カウンターCNT2の端子QA，QB
出力はノアゲートNOR3に供給され、端子QC，QD出力はノ
アゲートNOR2に供給される。カウンターCNT1の端子QA，
QB出力はアンドゲートA1に供給され、端子QC，QD出力は
ノアゲートNOR1に供給される。また、カウンターCNT2の
リプルキャリー端子RC2はカウンターCNT1のイネーブル
制御端子ENT,ENPに供給され、カウンタCNT2のイネーブ
ル制御端子ENTには電源端子より“1"が供給され、イネ
ーブル制御端子ENPにはＤフリップフロップFF1の端子
出力が供給される。上記のノアゲートNOR1，アンドゲー
トA1夫々の出力はナンドケートN1に供給され、ノアゲー
トNOR2，NOR3夫々の端子はナンドゲートN3に供給され、
そのナンドゲートN1，N3夫々の出力はオアゲートOR1に
供給され、上記のオアゲートOR1の出力がアンドゲートA
3の他方の入力端子とＤフリップフロップFF1の入力ク
ロック端子CKとに供給される。上記のＤフリップフロッ
プFF1の出力端子ＱはアンドゲートA4の一方の入力端
子に供給されると共に水平ウィンドー信号出力端子HWD
から出力され、ＤフリップフロップFF1の反転出力端子
の出力信号はＤフリップフロップFF1のデータ入力端
子Ｄ及びカウンターCNT2のイネーブル制御端子ENPに供
給され、ナンドゲートN3の出力はＤフリップフロップFF
1の反転入力のセット端子SETに供給される。また、ナン
ドゲートN3の出力はアンドゲートA3の一方の入力端子
に供給され、そのアンドゲートA3の出力はアンドゲート
A4の他方の入力端子に供給されると共に水平境界イネ
ーブル信号出力端子▲▼より出力され、アンドゲ
ートA4の出力は水平リード信号出力端子HREより出力さ
れる。
上記のゲートN2が第１の検出回路に対応し、ゲートNO
R1，A1，N1，NOR2，NOR3，N3，OR1が第２の検出回路に
対応し、ＤフリップフロップFF1及びゲートA3，A4が信
号生成回路に対応する。
R1，A1，N1，NOR2，NOR3，N3，OR1が第２の検出回路に
対応し、ＤフリップフロップFF1及びゲートA3，A4が信
号生成回路に対応する。
このように構成された本考案の作用効果を説明すると次
の通りである。
の通りである。
先ず、PIP画面は第１図に示す如く、小画面（子画面）
を主画面（母画面）上の４隅に位置させることができ、
その中での左，右側の小画面のスタート位置は主画面の
水平同期信号を基準として決定される。また、小画面は
ウィンドー信号及びクロックFSCのカウント値によって
水平サイズつまり水平方向幅が決定される。
を主画面（母画面）上の４隅に位置させることができ、
その中での左，右側の小画面のスタート位置は主画面の
水平同期信号を基準として決定される。また、小画面は
ウィンドー信号及びクロックFSCのカウント値によって
水平サイズつまり水平方向幅が決定される。
本考案においては、クロックFSCを周波数3.58MHzとし、
カウンターCNT1，CNT2の計数値がFFHex（Hexは16進表
示）から00Hexを経て30Hexまでの期間32Hex＝50（10進
表示）をカウントして上記水平サイズを50×1/3.58MHz
＝13.97μsecと設定している。また、小画面を主画面の
左側，右側のいずれに表示するかによってカウンターCN
T1にロードするプリセット値を変化させている。また、
図１に示す境界信号のパルス幅はクロックFSCの１クロ
ック分つまり1/FSC＝279nsecとする。
カウンターCNT1，CNT2の計数値がFFHex（Hexは16進表
示）から00Hexを経て30Hexまでの期間32Hex＝50（10進
表示）をカウントして上記水平サイズを50×1/3.58MHz
＝13.97μsecと設定している。また、小画面を主画面の
左側，右側のいずれに表示するかによってカウンターCN
T1にロードするプリセット値を変化させている。また、
図１に示す境界信号のパルス幅はクロックFSCの１クロ
ック分つまり1/FSC＝279nsecとする。
第２図と共に説明すると、端子▲▼に入来する主
画面の水平同期信号（第３図の（イ））はカウンターCN
T1，CNT2のロードLD端子に供給され、端子L/Rが“1"の
左側表示時には第３図（ハ）に示す如くカウンターCN
T1，CNT2にプリセット値EAHex（２進表示で11101010）
がローディングされる。また、端子L/Rが“0"の右側表
示には第３図（リ）に示す如く7AHex（２進表示で01111
010）がローディングされる。つまり、端子L/Rの制御信
号がそのままカウンターCNT1の入力端子Ｄに供給される
と共に、これをインバータI1で反転した信号がカウンタ
ーCNT1の入力端子Ａに供給される。この時、カウンター
CNT2の端子Ａ〜ＤにはAHex（２進表示で1010）がローデ
ィングされる。端子FSCに入来するクロック信号は周波
数3.58MHzの第３図（ロ）に示す如く信号であり、カウ
ンターCNT1，CNT2のクロック端子CKに供給される。左側
表示時にはカウンターCNT1，CNT2は上記クロックをアッ
プカウントして第３図（ハ）に示す如くカウント値を変
化させる。なお、カウンターCNT1，CNT2から桁上げ信号
をイネーブル信号として供給されており、桁上げ信号の
供給時に端子FSCからのクロック信号をカウントアップ
する。カウンターCNT1，CNT2夫々の発生した桁上げ信号
はカウンターCNT1とCNT2のリプルキャリーRC1，RC2端子
よりナンドゲートN2に供給されてナンドゲートN2からは
ウィンドースタートポイントに対応する位置となって第
３図（ニ）に示す如く、カウンターCNT1及びCNT2の出力
端子QA〜QDが全て“1"のとき、つまりカウント値がFFHe
xとなったときに、“0"となる信号▲▼が出力され
る。また、カウンターCNT1及びCNT2の出力端子QD〜QA出
力であるMHCT7〜MHCT0が30Hexの状態かどうかを読み取
るためにカウンターCNT1の出力端子QA〜QD夫々の出力信
号はノアゲートNOR1とアンドゲートA1の入力端子に夫々
供給され、ノアゲートNOR1とアンドゲートA1の出力信号
はナンドゲートN1に供給される。これにより、ナンドゲ
ートN1はカウンターCNT1の出力であるMHCT7〜MHCT4が3H
exのとき“0"となる信号を出力する。また、カウンター
CNT2の出力端子QA〜QD夫々の出力信号はノアゲートNO
R2，NOR3の入力端子に各々供給されノアゲートNOR2，NO
R3の出力信号はナンドゲートN3に供給される。これによ
り、ナンドゲートN3はカウンターCNT2の出力MHCT3〜MHC
T0が0Hexのとき“0"となる信号を出力する。上記のノア
ゲートN3の出力信号とナンドゲートN1の出力信号はオア
ゲートOR1に供給され、上記のオアゲートOR1からはウィ
ンドーエンドポイントに対応する位置となったとき第３
図（ホ）に示す如くカウンターCNT1，CNT2のカウント値
が30Hexであることの検出パルス信号が発生される。
画面の水平同期信号（第３図の（イ））はカウンターCN
T1，CNT2のロードLD端子に供給され、端子L/Rが“1"の
左側表示時には第３図（ハ）に示す如くカウンターCN
T1，CNT2にプリセット値EAHex（２進表示で11101010）
がローディングされる。また、端子L/Rが“0"の右側表
示には第３図（リ）に示す如く7AHex（２進表示で01111
010）がローディングされる。つまり、端子L/Rの制御信
号がそのままカウンターCNT1の入力端子Ｄに供給される
と共に、これをインバータI1で反転した信号がカウンタ
ーCNT1の入力端子Ａに供給される。この時、カウンター
CNT2の端子Ａ〜ＤにはAHex（２進表示で1010）がローデ
ィングされる。端子FSCに入来するクロック信号は周波
数3.58MHzの第３図（ロ）に示す如く信号であり、カウ
ンターCNT1，CNT2のクロック端子CKに供給される。左側
表示時にはカウンターCNT1，CNT2は上記クロックをアッ
プカウントして第３図（ハ）に示す如くカウント値を変
化させる。なお、カウンターCNT1，CNT2から桁上げ信号
をイネーブル信号として供給されており、桁上げ信号の
供給時に端子FSCからのクロック信号をカウントアップ
する。カウンターCNT1，CNT2夫々の発生した桁上げ信号
はカウンターCNT1とCNT2のリプルキャリーRC1，RC2端子
よりナンドゲートN2に供給されてナンドゲートN2からは
ウィンドースタートポイントに対応する位置となって第
３図（ニ）に示す如く、カウンターCNT1及びCNT2の出力
端子QA〜QDが全て“1"のとき、つまりカウント値がFFHe
xとなったときに、“0"となる信号▲▼が出力され
る。また、カウンターCNT1及びCNT2の出力端子QD〜QA出
力であるMHCT7〜MHCT0が30Hexの状態かどうかを読み取
るためにカウンターCNT1の出力端子QA〜QD夫々の出力信
号はノアゲートNOR1とアンドゲートA1の入力端子に夫々
供給され、ノアゲートNOR1とアンドゲートA1の出力信号
はナンドゲートN1に供給される。これにより、ナンドゲ
ートN1はカウンターCNT1の出力であるMHCT7〜MHCT4が3H
exのとき“0"となる信号を出力する。また、カウンター
CNT2の出力端子QA〜QD夫々の出力信号はノアゲートNO
R2，NOR3の入力端子に各々供給されノアゲートNOR2，NO
R3の出力信号はナンドゲートN3に供給される。これによ
り、ナンドゲートN3はカウンターCNT2の出力MHCT3〜MHC
T0が0Hexのとき“0"となる信号を出力する。上記のノア
ゲートN3の出力信号とナンドゲートN1の出力信号はオア
ゲートOR1に供給され、上記のオアゲートOR1からはウィ
ンドーエンドポイントに対応する位置となったとき第３
図（ホ）に示す如くカウンターCNT1，CNT2のカウント値
が30Hexであることの検出パルス信号が発生される。
このようにして発生された30Hexの検出パルス信号と第
３図（ニ）に示す▲▼信号はアンドゲートA3に供給
される。アンドゲートA3は第３図（ヘ）に示す▲
▼信号を生成して水平境界イネーブル信号出力端子▲
▼から出力する。この▲▼信号は境界信号と
して使用される。
３図（ニ）に示す▲▼信号はアンドゲートA3に供給
される。アンドゲートA3は第３図（ヘ）に示す▲
▼信号を生成して水平境界イネーブル信号出力端子▲
▼から出力する。この▲▼信号は境界信号と
して使用される。
次に水平ウィンドー信号HWDについて説明する。上記の
ナンドゲートN2の出力信号をＤフリップフロップFF1の
セット端子に供給する。これにより▲▼が“0"にな
る瞬間にＤフリップフロップFF1の出力Ｑは“1"にセッ
トされる。この後▲▼は継続的に“1"状態を維持
し、オアゲートOR1の出力する30Hexの検出パルス信号の
立上りエッジのＤフリップフロップFF1の出力Ｑは“0"
となり、水平ウィンドー信号HWDは“0"となる。
ナンドゲートN2の出力信号をＤフリップフロップFF1の
セット端子に供給する。これにより▲▼が“0"にな
る瞬間にＤフリップフロップFF1の出力Ｑは“1"にセッ
トされる。この後▲▼は継続的に“1"状態を維持
し、オアゲートOR1の出力する30Hexの検出パルス信号の
立上りエッジのＤフリップフロップFF1の出力Ｑは“0"
となり、水平ウィンドー信号HWDは“0"となる。
このようにしてＤフリップフロップFF1の出力端子Ｑか
ら第３図（ト）に示す如き水平ウィンドーHWD信号が出
力され、水平ウィンドー信号出力端子HWDから出力され
る。このようにして生成された水平ウィンドーHWD信号
と水平境界イネーブル▲▼信号はアンドゲートA4
に供給され、小画面の実際のデータをリードするための
イネーブル信号である第３図（チ）に示すHRE信号が生
成され、水平リード信号出力端子HREから出力される。
なお、第３図（ト）に示す水平ウィンドー信号HWDは
“1"の期間が小画面の表示期間を示し、“0"の期間が主
画面の表示期間を示している。
ら第３図（ト）に示す如き水平ウィンドーHWD信号が出
力され、水平ウィンドー信号出力端子HWDから出力され
る。このようにして生成された水平ウィンドーHWD信号
と水平境界イネーブル▲▼信号はアンドゲートA4
に供給され、小画面の実際のデータをリードするための
イネーブル信号である第３図（チ）に示すHRE信号が生
成され、水平リード信号出力端子HREから出力される。
なお、第３図（ト）に示す水平ウィンドー信号HWDは
“1"の期間が小画面の表示期間を示し、“0"の期間が主
画面の表示期間を示している。
次に、小画面を主画面の右側に表示する際には、端子▲
▼に入来する主画面の水平同期信号（第３図
（イ））によりカウンターCNT1，CNT2にプリセット値7A
Hexがローディングされ、カウンターCNT1，CNT2のカウ
ント値はこの後、第３図（ロ）に示すクロックの供給に
よって第３図（リ）に示す如く変化し、主画面右側のウ
ィンドースタートポイントに対応する位置でFFHexとな
って第３図（ヌ）に示す▲▼信号が得られる。これ
により、左側表示時と同様にしてウィンドーエンドポイ
ントに対応する位置で第３図（ル）に示す30Hex検出パ
ルス信号、第３図（チ）に示す水平境界イネーブル▲
▼信号、第３図（ワ）に示す水平ウィンドーHWD信
号、第３図（カ）に示す水平リーブイネーブルHRE信号
夫々が得られる。
▼に入来する主画面の水平同期信号（第３図
（イ））によりカウンターCNT1，CNT2にプリセット値7A
Hexがローディングされ、カウンターCNT1，CNT2のカウ
ント値はこの後、第３図（ロ）に示すクロックの供給に
よって第３図（リ）に示す如く変化し、主画面右側のウ
ィンドースタートポイントに対応する位置でFFHexとな
って第３図（ヌ）に示す▲▼信号が得られる。これ
により、左側表示時と同様にしてウィンドーエンドポイ
ントに対応する位置で第３図（ル）に示す30Hex検出パ
ルス信号、第３図（チ）に示す水平境界イネーブル▲
▼信号、第３図（ワ）に示す水平ウィンドーHWD信
号、第３図（カ）に示す水平リーブイネーブルHRE信号
夫々が得られる。
以上のように本考案は左側、右側夫々の小画面のウィン
ドースタートポイント、ウィンドーエンドポイント夫々
の境界信号の発生のためにカウンターCNT1，CNT2の計数
値を４つのポイント夫々についてデコードすることな
く、左側，右側夫々の小画面のウィンドースタートポイ
ントはカウンターCNT1，CNT2夫々の桁上げ信号を利用し
てウィンドー信号及び境界信号を効果的に発生させるこ
とができ、また、左側，右側夫々のウィンドーエンドポ
イントはカウンターの計数値が同一の値となるように構
成している。そして水平ウィンドーHWD信号，水平境界
イネーブル信号▲▼，水平リードイネーブルHRE
信号は桁上げ信号と30Hex検出パネル信号によって簡単
に生成することができるので、論理ゲート数が少なくて
済み回路構成が簡単となり、既存の諸般の問題点を解決
することができる効果がある。
ドースタートポイント、ウィンドーエンドポイント夫々
の境界信号の発生のためにカウンターCNT1，CNT2の計数
値を４つのポイント夫々についてデコードすることな
く、左側，右側夫々の小画面のウィンドースタートポイ
ントはカウンターCNT1，CNT2夫々の桁上げ信号を利用し
てウィンドー信号及び境界信号を効果的に発生させるこ
とができ、また、左側，右側夫々のウィンドーエンドポ
イントはカウンターの計数値が同一の値となるように構
成している。そして水平ウィンドーHWD信号，水平境界
イネーブル信号▲▼，水平リードイネーブルHRE
信号は桁上げ信号と30Hex検出パネル信号によって簡単
に生成することができるので、論理ゲート数が少なくて
済み回路構成が簡単となり、既存の諸般の問題点を解決
することができる効果がある。
第１図はPIPの画面構成図、第２図は本考案の回路図、
第３図は第２図の動作説明の信号波形図である。 L/R……左，右側の制御信号端子、▲▼……メイ
ン水平同期信号端子、FSC……周波数クロック信号端
子、HWD……水平ウィンドー信号端子、HRE……水平リー
ド信号端子、▲▼……水平境界イネーブル信号端
子、CNT1，CNT2……カウンター、NOR1，NOR2……ノアゲ
ート、A1〜A4……アンドゲート、N1，N2……ナンドゲー
ト、OR1……オアゲート、I1……インバーター、FF1……
フリップフロップ。
第３図は第２図の動作説明の信号波形図である。 L/R……左，右側の制御信号端子、▲▼……メイ
ン水平同期信号端子、FSC……周波数クロック信号端
子、HWD……水平ウィンドー信号端子、HRE……水平リー
ド信号端子、▲▼……水平境界イネーブル信号端
子、CNT1，CNT2……カウンター、NOR1，NOR2……ノアゲ
ート、A1〜A4……アンドゲート、N1，N2……ナンドゲー
ト、OR1……オアゲート、I1……インバーター、FF1……
フリップフロップ。
Claims (1)
- 【請求項１】水平同期信号の供給により左，右側の制御
信号に応じた所定値をプリセットされて、第２のカウン
ターCNT2のリップルキャリー出力時にクロックをカウン
トする第１のカウンターCNT1と、 水平同期信号の供給により所定値をプリセットされて、
クロックをカウントする第２のカウンターCNT2と、 上記第1,第２のカウンターCNT1，CNT2が共にリップルキ
ャリーを出力するのを検出する第１の検出回路N2と、 上記第1,第２のカウンターCNT1，CNT2夫々のカウント値
が所定値となったのを検出する第２の検出回路NOR1，
A1，N1，NOR2，NOR3，N3，OR1と、 上記第１の検出回路の検出信号の供給後、第２の検出回
路の検出信号の供給までの期間にPIPの水平ウィンドー
信号を生成する信号生成回路FF1，A3，A4とを有してな
るPIPの水平ウィンドー信号発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1987-17125 | 1987-10-02 | ||
| KR2019870017125U KR900004875Y1 (ko) | 1987-10-02 | 1987-10-02 | Pip의 수평 윈도우 신호발생 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0270581U JPH0270581U (ja) | 1990-05-29 |
| JPH0753336Y2 true JPH0753336Y2 (ja) | 1995-12-06 |
Family
ID=19268486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988124638U Expired - Lifetime JPH0753336Y2 (ja) | 1987-10-02 | 1988-09-22 | Ｐｉｐの水平ウィンド−信号発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0753336Y2 (ja) |
| KR (1) | KR900004875Y1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9155701B2 (en) | 2009-06-24 | 2015-10-13 | Strategic Science & Technologies, Llc | Delivery of ibuprofen and other compounds |
| US9226909B2 (en) | 2004-04-19 | 2016-01-05 | Strategic Science & Technologies, Llc | Beneficial effects of increasing local blood flow |
| US9289495B2 (en) | 2010-12-29 | 2016-03-22 | Strategic Science & Technologies, Llc | Systems and methods for treatment of allergies and other indications |
| US9463158B2 (en) | 2009-06-24 | 2016-10-11 | Strategic Science & Technologies, Llc | Treatment of erectile dysfunction and other indications |
-
1987
- 1987-10-02 KR KR2019870017125U patent/KR900004875Y1/ko not_active IP Right Cessation
-
1988
- 1988-09-22 JP JP1988124638U patent/JPH0753336Y2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9226909B2 (en) | 2004-04-19 | 2016-01-05 | Strategic Science & Technologies, Llc | Beneficial effects of increasing local blood flow |
| US9155701B2 (en) | 2009-06-24 | 2015-10-13 | Strategic Science & Technologies, Llc | Delivery of ibuprofen and other compounds |
| US9161915B2 (en) | 2009-06-24 | 2015-10-20 | Strategic Science & Technologies, Llc | Delivery of ibuprofen and other compounds |
| US9457092B2 (en) | 2009-06-24 | 2016-10-04 | Strategic Science & Technologies, Llc | Delivery of ibuprofen and other compounds |
| US9463158B2 (en) | 2009-06-24 | 2016-10-11 | Strategic Science & Technologies, Llc | Treatment of erectile dysfunction and other indications |
| US9492458B2 (en) | 2009-06-24 | 2016-11-15 | Strategic Science & Technologies, Llc | Treatment of erectile dysfunction and other indications |
| US9289495B2 (en) | 2010-12-29 | 2016-03-22 | Strategic Science & Technologies, Llc | Systems and methods for treatment of allergies and other indications |
| US9498482B2 (en) | 2010-12-29 | 2016-11-22 | Strategic Science & Technologies, Llc | Treatment of erectile dysfunction and other indications |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900004875Y1 (ko) | 1990-05-31 |
| KR890009813U (ko) | 1989-05-31 |
| JPH0270581U (ja) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005054B1 (ko) | 기수/우수의 필드 검출장치 | |
| US6320575B1 (en) | Memory controller and liquid crystal display using the memory controller | |
| JPH01152497A (ja) | 画像表示装置 | |
| JPH0753336Y2 (ja) | Ｐｉｐの水平ウィンド−信号発生回路 | |
| JP3756203B2 (ja) | 記憶回路およびフラットパネル駆動回路 | |
| KR0149304B1 (ko) | 비디오 신호의 수직동기신호 생성장치 | |
| JPH02261275A (ja) | 同期信号発生装置 | |
| KR960004129B1 (ko) | 프로그램 가능한 수직동기신호 추출회로 | |
| JP2595771B2 (ja) | 周波数弁別装置 | |
| JPS6126869B2 (ja) | ||
| KR910009313Y1 (ko) | 스트로보 기능 수행회로 | |
| KR0157483B1 (ko) | 와이드 텔레비젼에서의 수평압축 표시 회로 | |
| KR19980049739U (ko) | 클램프 신호 처리회로 | |
| JPH0343794A (ja) | ディジタル映像処理装置のスクロールウインドー信号発生回路 | |
| JPH0523669B2 (ja) | ||
| KR930000978B1 (ko) | 필드 검출회로 | |
| JPH0523670B2 (ja) | ||
| JPH0128948B2 (ja) | ||
| JPS6393281A (ja) | マルチストロボ再生回路 | |
| JPS615295A (ja) | 階調信号発生回路 | |
| JPH06133180A (ja) | 同期信号極性判別回路 | |
| JPH051948B2 (ja) | ||
| JPS6323711B2 (ja) | ||
| JPH03263976A (ja) | 同期分離回路 | |
| JPH0416990B2 (ja) |