JPH0752840B2

JPH0752840B2 - Ｒｃ発振装置

Info

Publication number: JPH0752840B2
Application number: JP61231653A
Authority: JP
Inventors: 良照小林; 立男坪井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1995-06-05
Anticipated expiration: 2010-06-05
Also published as: JPS6386919A

Description

【発明の詳細な説明】産業上の利用分野本発明は、おもに音響機器や無線機器の音声帯域部等の
特性測定の信号源として利用するRC発振装置に関する。

従来の技術従来、この種のRC発振装置は、主に抵抗とコンデンサと
演算増幅器によって発振部を構成し、この出力レベルを
検出し、一定レベルとなるように発振部の利得を自動的
に制御する閉回路すなわちALC回路によって発振器から
安定した出力が得られるようになっている。

第５図，第６図は従来のRC発振装置の構成を示してい
る。第５図において、41は波形整形回路であり、RC発振
装置の出力信号A₁₁を入力とし、その出力は第１の単安
定マルチバイブレータ42に入力される。第１の単安定マ
ルチバイブレータ42の出力は、制御パルスC₁₂となると
同時に反転回路43を介し、第２の単安定マルチバイブレ
ータ44に入力される。第２の単安定マルチバイブレータ
44の出力は、制御パルスC₁₁となる。

第６図において、51は主に抵抗とコンデンサと演算増幅
器によって構成されている発振部である。発振部51の出
力は、出力端子52に出力されると同時に、第１の増幅器
53と、第５図に示した制御パルス発生回路67に入力され
る。第１の増幅器53の出力は、ダイオード54を介し、ピ
ーク・ホールド用コンデンサ55、充放電切換用スイッチ
56およびサンプル・ホールド回路57に入力される。サン
プル・ホールド回路57はサンプル・ホールド用コンデン
サ58を持ち、その出力は、減算器59の負入力に入力され
る。基準電圧源60の正電圧を正入力とする減算器59の出
力は、第２の増幅器61に入力される。第２の増幅器61の
出力は、一方は積分器62を介し、もう一方は抵抗63,64
によって分圧されて、加算器65に入力される。加算器65
の出力は出力制御回路66に入力され、出力制御回路66が
発振部51に接続されている。出力制御回路66は、入力さ
れる直流電圧に基づき、発振部の演算増幅器の利得を変
える等の動作をすることによって発振出力を制御するも
のである。スイッチ56の短絡，開放，サンプル・ホール
ド回路57のサンプル状態，ホールド状態の切換は、第５
図に示す制御パルスC₁₁，C₁₂によって制御される。ま
た、発振部51には、発振周波数を設定する制御部68が接
続されている。

次に上記従来例の動作について説明する。第６図におい
て、制御部68によって発振部51の周波数が設定され、あ
る出力レベルでの発振を開始すると、発振部51の出力信
号A₁₁は、第１の増幅器53とダイオード54によって、ピ
ーク・ホールド用コンデンサ55に充電され、ダイオード
の特性上その最大電圧値V_Aがピーク・ホールド用コンデ
ンサ55に保持される。制御パルス発生回路67の出力C₁₁
に従い、スイッチ56が発振信号一周期毎に、一定の時間
関係をもって短絡し、これによって、ピーク・ホールド
用コンデンサ55の電荷が放電する。このピーク・ホール
ド信号A₁₃と、制御パルスC₁₁の関係は、第７図（ｂ）と
（ｆ）に示される。制御パルス発生回路67の動作につい
ての詳細は後述する。ピーク・ホールド信号A₁₃はサン
プル・ホールド回路57に入力され、制御パルスC₁₂に従
い、発振信号一周期毎にその最大電圧値V_Aがサンプル・
ホールド用コンデンサ58に保持される。このサンプル・
ホールド信号A₁₄と、制御パルスC₁₂の関係は、第７図
（ｃ）と（ｅ）に示される。減算器59からは、基準電圧
源60の電圧V_B〔Ｖ〕とサンプル・ホールド信号A₁₄との
差が出力され、これはさらに第２の増幅器61によって増
幅される。第２の増幅器61の出力A₁₅は、一方は抵抗63,
64によって分圧されて加算器65へ、もう一方は発振信号
の最大周期より十分大きな時定数である積分器62を介し
て加算器65へ入力される。出力制御回路66を介し、加算
器の出力信号A₁₈によって発振出力が安定化されるわけ
であるのでこの信号A₁₈を出力制御信号と称することに
する。

次に、第６図における制御パルス発生回路67について詳
細に説明する。第５図に制御パルス発生回路67の詳細な
ブロック図を示す。発振出力信号A₁₁が基準電圧をOVと
する波形整形回路41を介し第１の単安定マルチバイブレ
ータ42に入力され、その出力は制御パルスC₁₂となる。
制御パルスC₁₂は、反転回路43を介し第２の単安定マル
チバイブレータ44に入力され、その出力は制御パルスC
₁₁となる。この動作は、第７図に示される。波形整形回
路41に第７図（ａ）のような発振信号が入力されると、
入力信号が波形整形回路41の基準電圧より高い場合に
は、その出力が低レベル（V_L）、逆の場合にはその出力
が高レベル（V_H）の方形波つまり、第７図（ｄ）のよう
な出力が得られる。この信号B₁₁を入力とする第１の単
安定マルチバイブレータ42の出力は、第７図（ｅ）のよ
うになる。この場合、パルス幅tm₄₂は第１の単安定マル
チバイブレータ42の時定数によって決定される。これと
同時に、第２の単安定マルチバイブレータ44の出力は第
７図（ｆ）のようになる。このように、従来のRC発振装
置でも安定した出力信号を得ることができる。

発明が解決しようとする問題点しかしながら、上記従来のRC発振装置では、発振出力信
号のひずみ率や、発振周波数を切り換えたときに発振出
力が安定するまでに要する応答時間Ｔ〔秒〕は、出力制
御信号A₁₈に大きく影響されるために、下記のような問
題があった。

（１）まず、発振出力信号のひずみ率を低くするために
は出力制御信号A₁₈をリプルの少ない直流電圧にするこ
とが必要である。そのためには、第６図において、積分
器62の出力A₁₇に対する第２の増幅器61の出力A₁₅の混合
比を小さく、つまり抵抗63,64による分圧比を大きくす
る必要がある。ところが、積分器の応答時間は遅いの
で、発振出力の応答時間Ｔを速くするためには、逆に抵
抗63,64による分圧比を小さくする必要がある。したが
って、低ひずみ率の発振出力を得るためには、発振出力
の応答時間が遅くなってしまう。これは第８図（ａ）の
t₁₂に示される。

（２）制御部68によって発振周波数を切り換えたと同時
に発振が停止し、しかもこの時の出力制御信号A₁₈が切
換え後の発振を開始するに不充分な電圧値の場合、制御
パルスC₁₁，C₁₂が発生しないために、ダイオード54とコ
ンデンサ55とスイッチ56によって構成されるピーク・ホ
ールド回路と、サンプル・ホールド回路57は、本来の動
作ができず、発振出力が小さいということを検知できな
い。したがって、即座に出力制御信号A₁₈を高くするこ
とができず、サンプル・ホールド回路57の漏れ電流によ
る出力の低下によって出力制御信号A₁₈が発振を開始さ
せるに充分な電圧に達したときに初めて発振を開始し、
制御パルス発生回路67が動作を始め、ピーク・ホールド
回路、サンプル・ホールド回路が本来の動作を開始す
る。したがって、発振が停止した場合には再び発振を開
始するまでに長い時間を要する。これは、第８図（ａ）
のt₁₁に示される。尚、第８図（ｂ），（ｃ），（ｄ）
は各々、第５図における波形整形回路出力B₁₁制御パル
スC₁₁，C₁₂を示す。

本発明は、このような従来の問題を解決するものであ
り、低ひずみ率特性を保ちながら、応答時間を速くする
ことのできる優れたRC発振装置を提供することを目的と
するものである。

問題点を解決するための手段本発明は上記目的を達成するために、周波数設定手段に
より設定された周波数を発振する発振部と、この発振部
の出力レベルを入力する増幅器と、この増幅器の出力を
遅延して加算器に印加する積分器と、上記増幅器の出力
を分圧して上記加算器に印加する分圧回路と、上記加算
器の出力を上記発振部に入力して自動レベル制御を行な
う出力制御回路と、上記発振部の出力信号を入力し、上
記周波数設定手段の設定変更時の出力レベル変動を検出
し、出力レベルが所定値以下の場合上記分圧回路の分圧
比を切換え上記積分器の出力に対し上記分圧回路を介し
た上記増幅器の出力の混合比を大きくして出力レベルの
応答速度を速くし、出力レベルが所定値以上の場合上記
混合比を小さくする制御部とを備えたものである。

作用したがって、本発明によれば、周波数設定変更時に発振
が停止し発振レベルが所定値以下の場合、増幅器出力の
積分器出力に対する混合比を大きくして出力レベルの応
答速度を速くし、発振レベルが充分な値になると増幅器
出力の積分器出力に対する混合比を小さくすることによ
り、発振レベルが所定値以上の安定状態での発振信号の
ひずみ率を悪化させることなく、周波数切換時の応答速
度を速くすることができる。

実施例第１図および第２図は本発明の一実施例の構成を示すも
のである。第１図において、１は第１の波形整形回路で
あり、RC発振装置の出力信号A₁を入力とし、その出力B₁
は第１の単安定マルチバイブレータ２を介し、OR回路10
および反転回路３に入力される。OR回路10の出力は制御
パルスC₂となる。反転回路３の出力は第２の単安定マル
チバイブレータ４に入力され、その出力B₃はOR回路11に
入力される。OR回路11の出力は制御パルスC₁となる。こ
こまでの構成は、２個の単安定マルチバイブレータの出
力がOR回路を介して制御パルスとなっている他は、従来
例に等しい。５は第２の波形整形回路であり発振出力信
号A₁を入力とし、その出力B₄は第３の単安定マルチバイ
ブレータ７に入力される。第３の単安定マルチバイブレ
ータ７の出力は反転回路８を介し制御パルスC₃になると
同時にOR回路10および第４の単安定マルチバイブレータ
９に入力される。第４の単安定マルチバイブレータ９の
出力はOR回路11に入力される。また、第３の単安定マル
チバイブレータ７はリトリガー動作のもので、そのパル
ス幅は制御部12によって設定が切り換えられる。

第２図において、21は発振部で、その出力A₁は出力端子
22に接続されると同時に第１の増幅器23および第１図に
詳細を示した制御パルス発生回路38に入力される。第１
の増幅器の出力はダイオード24とコンデンサ25とスイッ
チ26によって構成されるピーク・ホールド回路に入力さ
れ、その出力はホールド用コンデンサ28を持ったサンプ
ル・ホールド回路27に入力される。その出力は減算器29
の負入力にされる。基準電圧源30の正電圧を正入力とす
る減算器29の出力は第２の増幅器31に入力される。第２
の増幅器31の出力A₅は、一方は積分器32を介し、もう一
方は抵抗34,35によって分圧されて加算器36に入力され
る。抵抗34の両端にはスイッチ33が接続されており、抵
抗34,35による分圧比が変えられるようになっている。
加算器36の出力A₈は出力制御回路37に入力され、その出
力は発振部21に入力される。ここで加算器36の出力信号
A₈を出力制御信号A₈と称することにする。スイッチ26の
短絡，開放は制御パルスC₁，サンプル・ホールド回路27
のサンプル状態，ホールド状態は制御パルスC₂，スイッ
チ33の短絡，開放は制御パルスC₃によってそれぞれ制御
される。また、発振部21、制御パルス発生回路38には制
御部12が接続されており、発振部12の発振周波数、第１
図における制御パルス発生回路の第３の単安定マルチバ
イブレータのパルス幅を設定している。

次に、上記従来例の動作について説明する。第１図にお
いて従来例と異なるのは第２の波形整形回路５、第３の
単安定マルチバイブレータ７、反転回路８、第４の単安
定マルチバイブレータ９が追加され、第２図におけるピ
ーク・ホールド回路のスイッチ26の制御パルスC₁は、第
２の単安定マルチバイブレータ４の出力B₃と第４の単安
定マルチバイブレータ９との論理的ORをとったものと
し、サンプル・ホールド回路27の制御パルスC₂は、第１
の単安定マルチバイブレータ２の出力B₂と反転回路８の
出力C₃との論理的ORをとったものとし、新たに反転回路
８の出力を制御パルスC₃として、第２図における分圧比
切換スイッチ33を制御している点にある。第２の波形整
形回路５は、基準電圧源６の負電圧−V_R〔Ｖ〕を基準電
圧としている。そのため、負の波高値が−V_R以下である
発振信号A₁が入力されると、入力信号が−V_Rより高い部
分では第２の波形整形回路の出力B₄は低レベル（V_L）、
逆の部分ではその出力が高レベル（V_H）のパルスとな
る。この関係は、図３（ａ）と（ｂ）に示される。この
信号B₄を入力とする第３の単安定マルチバイブレータの
パルス幅は、制御部12の（ａ）パルス幅設定手段によっ
て発振信号A₁の一周期よりも若干長く設定される。第３
の単安定マルチバイブレータ７をリトリガー動作のもの
とすれば、その出力は高レベル一定となる。従って反転
回路８の出力すなわち制御パルスC₃は低レベル一定とな
り、第３図（ｃ）に示されるようになる。このため、制
御パルスC₃を入力とする第４の単安定マルチバイブレー
タ９は動作せず、その出力B₅は低レベル一定となる。OR
回路10の一方の入力信号である制御パルスC₃およびOR回
路11の一方の入力信号である第４の単安定マルチバイブ
レータ９の出力信号B₅は共に低レベル一定であるので、
これらの出力である制御パルスC₂およびC₁はそれぞれ第
１の単安定マルチバイブレータ２の出力信号B₂および第
２の単安定マルチバイブレータ４の出力信号B₃に等し
い。従って、発振信号A₁と制御パルスC₂，C₁の関係は、
第７図A,Bの（ａ）と（ｅ），（ｆ）に示される従来例
の関係に等しい。また、制御パルスC₃は低レベル一定と
なるため、第２図における分圧比切換スイッチ33は開放
状態となる。つまり、発振信号A₁の出力レベルが充分に
高い場合は、従来例に等しい発振動作になる。

次に、これに対して第２図において、発振部21の発振周
波数を制御部12（ａ）周波数設定手段によって切り換え
たときに発振が停止した場合、または、発振信号の出力
レベルが極端に小さくなった場合の動作を説明する。こ
の場合、第１図における第２の波形整形回路５の入力信
号は基準電圧源６の負電圧−V_Rに達しない状態になる。
この状態では、第２の波形整形回路５の出力B₄は低レベ
ル一定となる。第３の単安定マルチバイブレータ７の出
力は、制御部12（ｂ）パルス幅設定手段によって設定さ
れたパルス幅tm₅秒以上パルスが入力されない場合には
高レベルから低レベルへと変化する。つまり、制御パル
スC₃は発振信号が停止してからtm₅秒後に低レベルから
高レベルに変化し、再度発振信号が充分なレベルに達す
ると第２の波形整形回路５がパルスを発生するので、高
レベルから低レベルの状態に戻る。このような発振信号
A₁と第２の波形整形回路５の出力B₄と制御パルスC₃の関
係は、第４図（ａ）と（ｃ）と（ｆ）に示される。従来
例の動作説明でも述べたように、発振停止状態では第１
の波形整形回路１の出力B₁は低レベル一定となり、発振
が再度開始した状態でパルスが発生する。これは第４図
（ｂ）によって示される。このため第１の波形整形回路
１の出力B₁を入力とする第１の単安定マルチバイブレー
タ２の出力B₂は、発振停止状態では低レベル一定とな
り、発振が再度開始すると一周期毎にパルスを発生す
る。さらに反転回路３を介しこれを入力とする第２の単
安定マルチバイブレータ４の出力B₃も発振停止状態では
低レベル一定となり、発振が再度開始すると一周期毎に
パルスを発生する。制御パルスC₂は、第１の単安定マル
チバイブレータ２の出力B₂と制御パルスC₃を入力とする
OR回路の出力であるので、発振信号の出力レベルが充分
な値に達するまでは、制御パルスC₃に等しく高レベル一
定となり、それ以後は従来例と同様に発振信号一周期毎
にパルスを発生する。これは第４図（ｅ）に示される。
また、制御パルスC₃を入力とする第４のマルチバイブレ
ータ９の出力B₅は、発振が停止してtm₅秒後に一度だけ
パルスを発生する。制御パルスC₁は、第２の単安定マル
チバイブレータ４の出力B₃と第４の単安定マルチバイブ
レータ９の出力B₅を入力とするOR回路11の出力であるの
で、発振停止後tm₅秒後に最初のパルスを発生し、発振
を再度開始後は従来例と同様に、一周期毎にパルスを発
生する。これは、第４図（ｂ）に示される。さて、第４
図（ｄ）に示される制御パルスC₁、第４図（ｅ）に示さ
れる制御パルスC₂、第４図（ｆ）に示される制御パルス
C₃によって第２図におけるスイッチ26、サンプル・ホー
ルド回路27、スイッチ33がそれぞれ制御された場合の発
振部21の出力信号について説明する。発振停止後tm₅秒
後に制御パルスC₁に最初のパルスが発生すると、ピーク
・ホールド用コンデンサ25がスイッチ26によって一瞬に
して放電されサンプル・ホールド回路27の入力がOVとな
る。これと同時に制御パルスC₂によって、サンプル・ホ
ールド回路27はサンプル状態となり、その出力A₄もOVと
なる。従って第２の増幅器31の出力A₅は正の電圧となり
出力制御信号A₈によって発振部の出力信号レベルを高く
するように出力制御回路37が動作をする。これにより、
発振器は即座に再度発振を開始する。発振停止後、再度
発振開始までの時間は第４図（ａ）t₁によって示され
る。再度発振開始後は、制御パルスC₁によりコンデンサ
25が発振信号一周期毎に放電され、ピーク・ホールド動
作が繰り返される。また、制御パルスC₂により、サンプ
ル・ホールド回路がホールド状態を続けるので、発振部
21の出力レベルが充分な値に達するまでは、さらに出力
レベルを高くするよう出力制御回路37が動作する。この
場合、制御パルスC₃によってスイッチ33が短絡されてい
る。従って積分器32の出力A₇と第２の増幅器31の出力A₅
との混合比が大きくなり、発振出力の応答時間が速くな
る。発振部21の出力信号レベルが第１図における第２の
波形整形回路５の基準電圧−V_Rに達すると、第２の波形
整形回路５の出力B₄にパルスが発生するため、制御パル
スC₃は低レベル一定となり、発振出力信号A₁、制御パル
スC₁，C₂の関係は、従来例と同様に第７図A,Bの
（ａ），（ｆ），（ｅ）に示されるような関係に戻る。
再度発振開始後、発振部21出力信号が充分なレベルに達
するまでの時間は第４図（ａ）t₂に示される。

本実施例によれば、以下のような利点が得られる。

（１）発振周波数が切り換わったと同時に発振が停止し
た場合に、これを検知し、ピーク・ホールド用コンデン
サ26を瞬時に放電させ、サンプル・ホールド回路27をサ
ンプル状態にすることにより、即座に出力制御回路37を
発振出力レベルを高くするような動作をさせるようにし
ているので、発振停止後、再発振開始までの時間が短縮
できる。

（２）発振出力レベルが充分な値に達するまでは、積分
器32の出力A₇と第２の増幅器31の出力A₅との混合比が大
きく、発振出力レベルが充分な値に達するとこの混合比
を小さくするので、周波数切換時の応答時間が速く、安
定状態では低ひずみ率の発振信号を得ることができる。

発明の効果本発明は上記実施例より明らかなように、周波数設定変
更時の出力レベル変動を検出し、出力レベルが所定値以
下の場合出力レベルを入力する増幅器の出力を分圧する
分圧回路の分圧比を切換え上記増幅器の出力を遅延する
積分器の出力に対し上記分圧回路を介した上記増幅器の
出力の混合比を大きくして出力レベルの応答速度を速く
し、出力レベルが所定値以上の場合上記混合比を小さく
するようにしたので、発振レベルが所定値以上の安定状
態での発振信号のひずみ率を悪化させることなく、周波
数切換時の応答速度を速くすることができるという効果
を有する。

【図面の簡単な説明】第１図は本発明の一実施例におけるRC発振装置の要部ブ
ロック図、第２図は同装置の概略ブロック図、第３図，
第４図は同装置の動作説明図、第５図は従来のRC発振装
置の要部ブロック図、第６図は同装置の概略ブロック
図、第７図，第８図は同装置の動作説明図である。１……波形整形回路、2,4……単安定マルチバイブレー
タ、５……波形整形回路、7,9……単安定マルチバイブ
レータ、12……制御部、21……発振部、23……増幅器、
26……スイッチ、27……サンプル・ホールド回路、29…
…減算器、30……基準電圧源、31……増幅器、32……積
分器、33……スイッチ、36……加算器、37……出力制御
回路、38……制御パルス発生回路。

Claims

【特許請求の範囲】

【請求項１】周波数設定手段により設定された周波数を
発振する発振部と、この発振部の出力レベルを入力する
増幅器と、この増幅器の出力を遅延して加算器に印加す
る積分器と、上記増幅器の出力を分圧して上記加算器に
印加する分圧回路と、上記加算器の出力を上記発振部に
入力して自動レベル制御を行なう出力制御回路と、上記
発振部の出力信号を入力し、上記周波数設定手段の設定
変更時の出力レベル変動を検出し、出力レベルが所定値
以下の場合上記分圧回路の分圧比を切換え上記積分器の
出力に対し上記分圧回路を介した上記増幅器の出力の混
合比を大きくして出力レベルの応答速度を速くし、出力
レベルが所定値以上の場合上記混合比を小さくする制御
部とを備えたRC発振装置。