JPH0752777B2 - 高速ダイオード - Google Patents
高速ダイオードInfo
- Publication number
- JPH0752777B2 JPH0752777B2 JP32433588A JP32433588A JPH0752777B2 JP H0752777 B2 JPH0752777 B2 JP H0752777B2 JP 32433588 A JP32433588 A JP 32433588A JP 32433588 A JP32433588 A JP 32433588A JP H0752777 B2 JPH0752777 B2 JP H0752777B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- layer
- diodes
- characteristic
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高周波整流等に用いるために半導体素体内に
ライフタイムキラーを導入して逆回復時間を短くした高
速ダイオードに関する。
ライフタイムキラーを導入して逆回復時間を短くした高
速ダイオードに関する。
半導体素体内でのキャリアの消滅が急速に行われるよう
に素体内に導入されるライフタイムキラーとしては金あ
るいは白金などが用いられていた。
に素体内に導入されるライフタイムキラーとしては金あ
るいは白金などが用いられていた。
従来の高速ダイオードにおいて、ライフタイムキラーと
してAuを用いた素子は、高周波で使用した場合、過渡順
電圧によるスイッチング損失が増大し、かつ高温の逆電
流が大きいため、過大な損失をまねく問題があった。一
方、ライフタイムキラーとしてPtを用いた素子は、定常
順電圧が大きいため、損失が大きいという問題があっ
た。
してAuを用いた素子は、高周波で使用した場合、過渡順
電圧によるスイッチング損失が増大し、かつ高温の逆電
流が大きいため、過大な損失をまねく問題があった。一
方、ライフタイムキラーとしてPtを用いた素子は、定常
順電圧が大きいため、損失が大きいという問題があっ
た。
本発明の課題は、上述の問題を解決してライフタイムキ
ラーの導入によって生ずる欠点の緩和された高速ダイオ
ードを提供することにある。
ラーの導入によって生ずる欠点の緩和された高速ダイオ
ードを提供することにある。
上記の課題の解決のために、本発明の高速ダイオード
は、PN接合を有し、Ｐ層表面に第１の電極,N層表面に第
２の電極がそれぞれ設けられたダイオードにおいて、Ｐ
層,N層のうちの少なくとも一方の層がそれぞれ異なるラ
イフタイムキラーの導入された複数の領域に分割され、
かつ分割された領域が互いに絶縁されていると共に分割
された領域上の電極同士が接続されるものとする。
は、PN接合を有し、Ｐ層表面に第１の電極,N層表面に第
２の電極がそれぞれ設けられたダイオードにおいて、Ｐ
層,N層のうちの少なくとも一方の層がそれぞれ異なるラ
イフタイムキラーの導入された複数の領域に分割され、
かつ分割された領域が互いに絶縁されていると共に分割
された領域上の電極同士が接続されるものとする。
それぞれ異なるライフタイムキラーの導入された複数の
領域を、それぞれに設けられた電極を用いて並列接続す
ることにより、ライフタイムキラーの導入によって生ず
る欠点が相殺され、その悪影響が緩和される。
領域を、それぞれに設けられた電極を用いて並列接続す
ることにより、ライフタイムキラーの導入によって生ず
る欠点が相殺され、その悪影響が緩和される。
第１図（ａ），（ｂ）は本発明の一実施例の高速ダイオ
ードを縦断面図，平面図で示す。0.5〜4mm角あるいは１
〜7mm直径のシリコン基板にはＮ層１と隣接するＰ層に
よりPN接合面３が存在するが、基板の表面よりPN接合面
３を超える深さの溝４がエッチングあるいはサンドカッ
トで形成され、その溝４にはガラス等の絶縁物５が充填
されている。なおメサエッチングはそのあとで行う。こ
の結果、Ｐ層は二つの領域21,22に分割される。そし
て、領域21にはAuが、領域22にはPtが拡散導入されてい
る。Ｎ層１にはカソード電極６が、Ｐ層領域21には第一
アノード電極71が、Ｐ層領域22には第二アノード電極72
がそれぞれ表面に被着している。二つのアノード電極7
1,72を接続すれば、Ｎ層１とＰ層21からなるダイオード
と、Ｎ層１とＰ層22からなるダイオードが並列接続され
る。前者のダイオード11,後者のダイオードを12とする
と、過渡順電圧の時間特性は、第２図（ａ）において前
者は実線で示した特性，後者は点線で示した特性とな
る。二つのダイオードを並列接続して高周波で使用する
と、第２図（ｂ）に示すように順電流の約２μｓ以下の
過渡時間を過渡順電圧の低いPt導入ダイオード12で対処
し、約２μｓ以上の定常時間を定常順電圧の低いAu導入
ダイオード11で対処する。第３図（ａ）は逆回復電流時
間特性を示し、実線はダイオード11の特性を、点線はダ
イオード12の２種類の特性を示す。二つのダイオードを
並列接続した場合、ダイオード11の逆回復時間trrがダ
イオード12のtrr以上のときには第３図（ｂ）に示すよ
うに逆回復動作特性はダイオード11に支配され、ダイオ
ード11のtrrがダイオード12のtrrより小さいときは第３
図（ｃ）に示すように両者の合成特性となる。なお、用
いるシリコン単結晶は共通なので同じ比抵抗を有し、両
ダイオードの逆耐圧特性は同様になって、不平衡は生じ
ない。以上のように、この素子を、例えば逆電圧のかか
らない回路で高周波で使用した場合、順電流の過渡時間
では過渡順電圧の低いPt導入ダイオードで対処し、定常
時間に入ると順電圧の低いAu導入ダイオードで対処する
ので、主に順方向損失が減少し、さらに逆方向特性は高
温逆電流の低いPt導入ダイオードで対処するので綜合的
損失が低減する。
ードを縦断面図，平面図で示す。0.5〜4mm角あるいは１
〜7mm直径のシリコン基板にはＮ層１と隣接するＰ層に
よりPN接合面３が存在するが、基板の表面よりPN接合面
３を超える深さの溝４がエッチングあるいはサンドカッ
トで形成され、その溝４にはガラス等の絶縁物５が充填
されている。なおメサエッチングはそのあとで行う。こ
の結果、Ｐ層は二つの領域21,22に分割される。そし
て、領域21にはAuが、領域22にはPtが拡散導入されてい
る。Ｎ層１にはカソード電極６が、Ｐ層領域21には第一
アノード電極71が、Ｐ層領域22には第二アノード電極72
がそれぞれ表面に被着している。二つのアノード電極7
1,72を接続すれば、Ｎ層１とＰ層21からなるダイオード
と、Ｎ層１とＰ層22からなるダイオードが並列接続され
る。前者のダイオード11,後者のダイオードを12とする
と、過渡順電圧の時間特性は、第２図（ａ）において前
者は実線で示した特性，後者は点線で示した特性とな
る。二つのダイオードを並列接続して高周波で使用する
と、第２図（ｂ）に示すように順電流の約２μｓ以下の
過渡時間を過渡順電圧の低いPt導入ダイオード12で対処
し、約２μｓ以上の定常時間を定常順電圧の低いAu導入
ダイオード11で対処する。第３図（ａ）は逆回復電流時
間特性を示し、実線はダイオード11の特性を、点線はダ
イオード12の２種類の特性を示す。二つのダイオードを
並列接続した場合、ダイオード11の逆回復時間trrがダ
イオード12のtrr以上のときには第３図（ｂ）に示すよ
うに逆回復動作特性はダイオード11に支配され、ダイオ
ード11のtrrがダイオード12のtrrより小さいときは第３
図（ｃ）に示すように両者の合成特性となる。なお、用
いるシリコン単結晶は共通なので同じ比抵抗を有し、両
ダイオードの逆耐圧特性は同様になって、不平衡は生じ
ない。以上のように、この素子を、例えば逆電圧のかか
らない回路で高周波で使用した場合、順電流の過渡時間
では過渡順電圧の低いPt導入ダイオードで対処し、定常
時間に入ると順電圧の低いAu導入ダイオードで対処する
ので、主に順方向損失が減少し、さらに逆方向特性は高
温逆電流の低いPt導入ダイオードで対処するので綜合的
損失が低減する。
第４図は本発明の別の実施例を平面図で示し、二つのＰ
層領域21,22を絶縁物５で充填された環状の溝によって
分割したものである。Ｐ層領域21,22はそれぞれ異なる
ライフタイムキラーが導入される。なお、この図では電
極の図示は省いた。
層領域21,22を絶縁物５で充填された環状の溝によって
分割したものである。Ｐ層領域21,22はそれぞれ異なる
ライフタイムキラーが導入される。なお、この図では電
極の図示は省いた。
本発明によれば、一つの半導体内にそれぞれ異なるライ
フタイムキラーを導入した高速ダイオードを互いに絶縁
して複数形成し、並列接続できるようにすることによ
り、例えばAuとPtのように導入がダイオードに及ぼす特
性の異なるライフタイムキラーをそれぞれに用いれば、
いずれかのダイオードでの特性の欠点が緩和された高速
ダイオードが一つの半導体基板内に形成される。さらに
他のライフタイムキラーの組合わせにより新規な特性の
高速ダイオードを得ることも期待できる。
フタイムキラーを導入した高速ダイオードを互いに絶縁
して複数形成し、並列接続できるようにすることによ
り、例えばAuとPtのように導入がダイオードに及ぼす特
性の異なるライフタイムキラーをそれぞれに用いれば、
いずれかのダイオードでの特性の欠点が緩和された高速
ダイオードが一つの半導体基板内に形成される。さらに
他のライフタイムキラーの組合わせにより新規な特性の
高速ダイオードを得ることも期待できる。
第１図（ａ），（ｂ）は本発明の一実施例を示し、
（ａ）が縦断面図，（ｂ）が平面図、第２図（ａ），
（ｂ）はAu導入高速ダイオードとPt導入高速ダイオード
の順方向動作特性を示す線図で、（ａ）は個々の場合、
（ｂ）は本発明の実施例の場合、第３図は同じく両ダイ
オードの逆回復動作特性を示す線図で、（ａ）は個々の
場合，（ｂ），（ｃ）は本発明の実施例の場合、第４図
は本発明の別の実施例を示す平面図である。 1:N層、21,22:P層領域、3:PN接合、4:溝、5:絶縁物、6:
カソード電極、71,72:アノード電極。
（ａ）が縦断面図，（ｂ）が平面図、第２図（ａ），
（ｂ）はAu導入高速ダイオードとPt導入高速ダイオード
の順方向動作特性を示す線図で、（ａ）は個々の場合、
（ｂ）は本発明の実施例の場合、第３図は同じく両ダイ
オードの逆回復動作特性を示す線図で、（ａ）は個々の
場合，（ｂ），（ｃ）は本発明の実施例の場合、第４図
は本発明の別の実施例を示す平面図である。 1:N層、21,22:P層領域、3:PN接合、4:溝、5:絶縁物、6:
カソード電極、71,72:アノード電極。
Claims (1)
- 【請求項１】PN接合を有し、Ｐ層表面に第１の電極,N層
表面に第２の電極がそれぞれ設けられたダイオードにお
いて、Ｐ層,N層のうちの少なくとも一方の層がそれぞれ
異なるライフタイムキラーの導入された複数の領域に分
割され、かつ分割された領域が互いに絶縁されていると
共に分割された領域上の電極同士が接続されることを特
徴とする高速ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32433588A JPH0752777B2 (ja) | 1988-12-22 | 1988-12-22 | 高速ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32433588A JPH0752777B2 (ja) | 1988-12-22 | 1988-12-22 | 高速ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170471A JPH02170471A (ja) | 1990-07-02 |
| JPH0752777B2 true JPH0752777B2 (ja) | 1995-06-05 |
Family
ID=18164632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32433588A Expired - Lifetime JPH0752777B2 (ja) | 1988-12-22 | 1988-12-22 | 高速ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752777B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4135259C1 (ja) * | 1991-10-25 | 1993-01-07 | Semikron Elektronik Gmbh, 8500 Nuernberg, De | |
| FR2864344B1 (fr) | 2003-12-18 | 2006-08-11 | St Microelectronics Sa | Composant semiconducteur comprenant des zones a concentration de platine elevee |
-
1988
- 1988-12-22 JP JP32433588A patent/JPH0752777B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02170471A (ja) | 1990-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4092703A (en) | Gate controlled semiconductor device | |
| JPS609669B2 (ja) | サイリスタ | |
| US3622845A (en) | Scr with amplified emitter gate | |
| JPH0691244B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
| JPH0752777B2 (ja) | 高速ダイオード | |
| JPS6055993B2 (ja) | ゲートターンオフ形サイリスタ | |
| JPS62140463A (ja) | 切換可能なエミツタ短絡を有するサイリスタ | |
| US5010384A (en) | Gate turn-off thyristor with resistance layers | |
| JPS6257250A (ja) | 半導体装置 | |
| EP0231895A2 (en) | Gate turn-off thyristor | |
| JP2699079B2 (ja) | ゲートターンオフサイリスタ | |
| JPS6245710B2 (ja) | ||
| JPH05145064A (ja) | ゲートターンオフサイリスタ | |
| CA1104726A (en) | Thyristor fired by collapsing voltage | |
| JPS5917547B2 (ja) | サイリスタ | |
| JPS621260B2 (ja) | ||
| JPS61181177A (ja) | 半導体発光素子 | |
| JPH0448024Y2 (ja) | ||
| JPS58114469A (ja) | ダイオ−ドアレイ | |
| JPS6258679A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH06120484A (ja) | ゲートターンオフサイリスタ | |
| JPS62144357A (ja) | スイツチング用半導体装置 | |
| JPS621273A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS5914671A (ja) | 増巾ゲ−トサイリスタ装置 |