JPH0751620Y2 - 負出力電圧安定化電源回路 - Google Patents
負出力電圧安定化電源回路Info
- Publication number
- JPH0751620Y2 JPH0751620Y2 JP1989038113U JP3811389U JPH0751620Y2 JP H0751620 Y2 JPH0751620 Y2 JP H0751620Y2 JP 1989038113 U JP1989038113 U JP 1989038113U JP 3811389 U JP3811389 U JP 3811389U JP H0751620 Y2 JPH0751620 Y2 JP H0751620Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- constant
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、一定の負電圧を供給する負出力電圧安定化電
源回路に関するものである。
源回路に関するものである。
一定の負電圧供給源としての安定化電源回路の一具体例
を第２図を参照して次に示す。上記安定化電源回路
（１）は入出力端子（Vi）（Vo）と接地端子（Ｇ）とを
有する三端子レギュレータで、入出力端子（Vi）（Vo）
間にエミッタとコレクタを挿入したパワートランジスタ
（Qo）と、出力、接地端子（Vo）（Ｇ）間に直列挿入し
た可変の第１、第２分圧負荷抵抗（R01）（R02）と、接
地端子（Ｇ）にカソードを接続した定電圧源としてのツ
ェナーダイオード（D2）と、ツェナーダイオード（D2）
を起動するツェナーダイオード（D1）と、ツェナーダイ
オード（D2）を電流源とするカレントミラー回路（C
M1）と、カレントミラー回路（CM1）のトランジスタQ4
と接地端子（Ｇ）との間にトランジスタ（Q5）（Q6）等
を介して直列挿入され、抵抗分割により中点（Ｍ）にお
いて基準電圧（Vr）を与える第１、第２基準抵抗（R1）
（R2）と、第１、第２分圧負荷抵抗（R01）（R02）の分
圧点（Ｐ）と上記中点（Ｍ）とをそれぞれ入力とする差
動増幅器（A1）と、差動増幅器（A1）を起動するカレン
トミラー回路（CM2）と、トランジスタ（Q7）を含む加
熱保護回路（CT）と、出力端子（Vo）とパワートランジ
スタ（Qo）のベースとの間に設けた過電流制限回路
（CI）とを具備する。
を第２図を参照して次に示す。上記安定化電源回路
（１）は入出力端子（Vi）（Vo）と接地端子（Ｇ）とを
有する三端子レギュレータで、入出力端子（Vi）（Vo）
間にエミッタとコレクタを挿入したパワートランジスタ
（Qo）と、出力、接地端子（Vo）（Ｇ）間に直列挿入し
た可変の第１、第２分圧負荷抵抗（R01）（R02）と、接
地端子（Ｇ）にカソードを接続した定電圧源としてのツ
ェナーダイオード（D2）と、ツェナーダイオード（D2）
を起動するツェナーダイオード（D1）と、ツェナーダイ
オード（D2）を電流源とするカレントミラー回路（C
M1）と、カレントミラー回路（CM1）のトランジスタQ4
と接地端子（Ｇ）との間にトランジスタ（Q5）（Q6）等
を介して直列挿入され、抵抗分割により中点（Ｍ）にお
いて基準電圧（Vr）を与える第１、第２基準抵抗（R1）
（R2）と、第１、第２分圧負荷抵抗（R01）（R02）の分
圧点（Ｐ）と上記中点（Ｍ）とをそれぞれ入力とする差
動増幅器（A1）と、差動増幅器（A1）を起動するカレン
トミラー回路（CM2）と、トランジスタ（Q7）を含む加
熱保護回路（CT）と、出力端子（Vo）とパワートランジ
スタ（Qo）のベースとの間に設けた過電流制限回路
（CI）とを具備する。
上記構成において一定値をこえる負電圧を入力端子（V
i）に印加する。そうすると、入力電圧Viの立上り時で
トランジスタ（Q1）のソース・ドレイン間電圧が大きく
ない時、トランジスタ（Q1）は導通しているので、起動
用のツェナーダイオード（D1）が導通する。そして、ト
ランジスタ（Q2）にベース電圧が加わって導通し、更
に、ツェナーダイオード（D2）が導通してツェナー電圧
（Vz2）を発生させると共に、トランジスタQ5がONし、
トランジスタQ6，カレントミラー回路（CM1）のトラン
ジスタQ4を介して電流が基準抵抗（R1）（R2）に流れ
る。そこで、ツェナー電圧（Vz2）を基準として第１、
第２基準抵抗（R1）（R2）の抵抗分割にて温度係数が最
も小さくなる電位に中点（Ｍ）の基準電圧（Vr）を設定
しておく。又、カレントミラー回路（CM1）のトランジ
スタQ4に電流が流れるとトランジスタQ3もONするのでダ
イオードD2の電流はトランジスタQ3に引き込まれる。
i）に印加する。そうすると、入力電圧Viの立上り時で
トランジスタ（Q1）のソース・ドレイン間電圧が大きく
ない時、トランジスタ（Q1）は導通しているので、起動
用のツェナーダイオード（D1）が導通する。そして、ト
ランジスタ（Q2）にベース電圧が加わって導通し、更
に、ツェナーダイオード（D2）が導通してツェナー電圧
（Vz2）を発生させると共に、トランジスタQ5がONし、
トランジスタQ6，カレントミラー回路（CM1）のトラン
ジスタQ4を介して電流が基準抵抗（R1）（R2）に流れ
る。そこで、ツェナー電圧（Vz2）を基準として第１、
第２基準抵抗（R1）（R2）の抵抗分割にて温度係数が最
も小さくなる電位に中点（Ｍ）の基準電圧（Vr）を設定
しておく。又、カレントミラー回路（CM1）のトランジ
スタQ4に電流が流れるとトランジスタQ3もONするのでダ
イオードD2の電流はトランジスタQ3に引き込まれる。
ここで安定状態すなわち入力電圧が立上がった後のツェ
ナーダイオード（D1）のツェナー電圧（Vz1）をツェナ
ー電圧（Vz2）に等しくすることにより、ツェナー電圧
（Vz2）が発生した時、トランジスタ（Q2）がOFFし、そ
してトランジスタQ1のソースードレイン間の電圧（入力
電圧（Vi）とツェナー電圧（Vz1）の差）が十分大きく
なってトランジスタ（Q1）を遮断してツェナーダイオー
ド（D1）を切り離しておく。
ナーダイオード（D1）のツェナー電圧（Vz1）をツェナ
ー電圧（Vz2）に等しくすることにより、ツェナー電圧
（Vz2）が発生した時、トランジスタ（Q2）がOFFし、そ
してトランジスタQ1のソースードレイン間の電圧（入力
電圧（Vi）とツェナー電圧（Vz1）の差）が十分大きく
なってトランジスタ（Q1）を遮断してツェナーダイオー
ド（D1）を切り離しておく。
次に、中点（Ｍ）に温度係数の小さい基準電圧（Vr）が
発生すると、差動増幅器（A1）によりトランジスタ
（Q8）（Q9）等を介してパワートランジスタQoのベース
に電圧を加え導通させ、第1,第２分圧負荷抵抗（R01）
（R02）に電流（Io）が流れ、分圧点Ｐに電圧（Vro＜
０）を発生させる。この時、出力端子（Vo）に発生する
電圧をVo（＜０）とすると、 となり、 を得る。そこで、入力電圧（Vi）を負に増大させてツェ
ナー電圧（Vz2）が定常に達し、分圧点（Ｐ）に一定の
電圧（Vro）を出力すると、それ以上、入力電圧（Vi）
を負に増加しても電圧（Vro）は変わらない。従って、
所定値を越えた負の入力電圧（Vi）では（Vro）は一定
となって抵抗比 を決めれば、出力電圧（Vo）は入力電圧（Vi）によらず
定常電圧に達し、更に抵抗比 を任意に設定することにより任意の設定電圧（Vo）を選
択的に出力することができる。尚、過電流制限回路
（CI）によりトランジスタ（Q8）のベース電圧を制限し
ておき、出力電流が過大なときと、入力に過電圧が加わ
った時、パワートランジスタ（Qo）を遮断させるように
しておく。
発生すると、差動増幅器（A1）によりトランジスタ
（Q8）（Q9）等を介してパワートランジスタQoのベース
に電圧を加え導通させ、第1,第２分圧負荷抵抗（R01）
（R02）に電流（Io）が流れ、分圧点Ｐに電圧（Vro＜
０）を発生させる。この時、出力端子（Vo）に発生する
電圧をVo（＜０）とすると、 となり、 を得る。そこで、入力電圧（Vi）を負に増大させてツェ
ナー電圧（Vz2）が定常に達し、分圧点（Ｐ）に一定の
電圧（Vro）を出力すると、それ以上、入力電圧（Vi）
を負に増加しても電圧（Vro）は変わらない。従って、
所定値を越えた負の入力電圧（Vi）では（Vro）は一定
となって抵抗比 を決めれば、出力電圧（Vo）は入力電圧（Vi）によらず
定常電圧に達し、更に抵抗比 を任意に設定することにより任意の設定電圧（Vo）を選
択的に出力することができる。尚、過電流制限回路
（CI）によりトランジスタ（Q8）のベース電圧を制限し
ておき、出力電流が過大なときと、入力に過電圧が加わ
った時、パワートランジスタ（Qo）を遮断させるように
しておく。
上記ツェナーダイオード（D2）を定電圧源として用いた
安定化電源回路（１）によれば、入力電圧（Vi）が変わ
ると、カレントミラー回路（CM1）のトランジスタ
（Q3）のコレクタ・エミッタ間電圧（VCE）が変わる。
そこで、電流比が変わってツェナーダイオード（D2）に
流れる電流が変わり、ツェナー電圧（Vz2）が変わるた
め、リップル除去率 が低下する。（測定では約60dB） そこで、第３図に示すように、定電圧源としてツェナー
ダイオード（D2）に代えてバンドギャップ回路（BG1）
を用いた安定化電源回路（２）も知られている。上記安
定化電源回路（２）は、接地電圧を基準としたバンドギ
ャップ回路（BG1）を用い、その出力（Bo）の電圧
（VBr）を基準電圧とし、更に差動増幅器（A2）により
パワートランジスタ（Qo）にバイアスを与えて、第１、
第２分圧負荷抵抗（R01）（R02）の分圧点（Ｐ）に一定
の電圧（VBro）を発生させている。
安定化電源回路（１）によれば、入力電圧（Vi）が変わ
ると、カレントミラー回路（CM1）のトランジスタ
（Q3）のコレクタ・エミッタ間電圧（VCE）が変わる。
そこで、電流比が変わってツェナーダイオード（D2）に
流れる電流が変わり、ツェナー電圧（Vz2）が変わるた
め、リップル除去率 が低下する。（測定では約60dB） そこで、第３図に示すように、定電圧源としてツェナー
ダイオード（D2）に代えてバンドギャップ回路（BG1）
を用いた安定化電源回路（２）も知られている。上記安
定化電源回路（２）は、接地電圧を基準としたバンドギ
ャップ回路（BG1）を用い、その出力（Bo）の電圧
（VBr）を基準電圧とし、更に差動増幅器（A2）により
パワートランジスタ（Qo）にバイアスを与えて、第１、
第２分圧負荷抵抗（R01）（R02）の分圧点（Ｐ）に一定
の電圧（VBro）を発生させている。
ところで、上述したバンドギャップ回路（BG1）を定電
圧源とする安定化電源回路（２）によれば、ツェナーダ
イオード（D2）を定電圧源に用いた場合に比べてリップ
ル除去率（RR）は約70dBまで改善されるが、周波数によ
って変動し、約100KHzまで周波数が高くなると、リップ
ル解去率（RR）は約40dBまで低下するという不具合があ
る。
圧源とする安定化電源回路（２）によれば、ツェナーダ
イオード（D2）を定電圧源に用いた場合に比べてリップ
ル除去率（RR）は約70dBまで改善されるが、周波数によ
って変動し、約100KHzまで周波数が高くなると、リップ
ル解去率（RR）は約40dBまで低下するという不具合があ
る。
本考案は、接地、出力端子及び最低負電圧が印加される
入力端子と、接地−出力端子間に直列挿入した第１、第
２分圧負荷抵抗と、出力端子−入力端子間に挿入したパ
ワートランジスタと、接地端子を基準とした定電圧源と
を具備し、前記定電圧源の出力電圧と前記第1,第２分圧
負荷抵抗の分圧点の電圧との比較により前記パワートラ
ンジスタを制御して前記出力端子に負電圧を出力する負
出力電圧安定化電源回路において、前記定電圧源はバン
ドキャップ回路を用いた入力端子を基準とする第２の定
電圧源とその出力電圧に基づき定電流を作る電圧−電流
変換部とでなる定電流源の電流を抵抗にとおし、その電
圧降下を用いるものであることを特徴とする。
入力端子と、接地−出力端子間に直列挿入した第１、第
２分圧負荷抵抗と、出力端子−入力端子間に挿入したパ
ワートランジスタと、接地端子を基準とした定電圧源と
を具備し、前記定電圧源の出力電圧と前記第1,第２分圧
負荷抵抗の分圧点の電圧との比較により前記パワートラ
ンジスタを制御して前記出力端子に負電圧を出力する負
出力電圧安定化電源回路において、前記定電圧源はバン
ドキャップ回路を用いた入力端子を基準とする第２の定
電圧源とその出力電圧に基づき定電流を作る電圧−電流
変換部とでなる定電流源の電流を抵抗にとおし、その電
圧降下を用いるものであることを特徴とする。
上記技術的手段によれば、入力端子すなわち最低電位を
基準とする第２の定電圧源は、正出力電圧安定化電源回
路の基準電圧源として用いられ、接地端子基準とするも
ので、種々大量に生産されて実績があり特性の良好な回
路をそのまま使用することができるので負出力電圧安定
化電源回路に用いても入力端子（最低電位）を基準とす
るかぎり良好な特性を得る。その安定な電圧に基づき定
電流を作るのでリップルの少ない定電流を得ることがで
きしたがってその電流を抵抗に流した時の電圧降下すな
わち本考案の接地端子を基準とする定電圧もリップルは
小さい。そこで出力端子電圧は高リップル除去率で、か
つ、その周波数特性を改善する。
基準とする第２の定電圧源は、正出力電圧安定化電源回
路の基準電圧源として用いられ、接地端子基準とするも
ので、種々大量に生産されて実績があり特性の良好な回
路をそのまま使用することができるので負出力電圧安定
化電源回路に用いても入力端子（最低電位）を基準とす
るかぎり良好な特性を得る。その安定な電圧に基づき定
電流を作るのでリップルの少ない定電流を得ることがで
きしたがってその電流を抵抗に流した時の電圧降下すな
わち本考案の接地端子を基準とする定電圧もリップルは
小さい。そこで出力端子電圧は高リップル除去率で、か
つ、その周波数特性を改善する。
本考案の実施例を第１図を参照して以下に説明する。図
において（Vi）は入力端子、（Vo）は出力端子、（Ｇ）
は接地端子、（R01）（R02）は第１、第２分圧負荷抵
抗、（Qo）はパワートランジスタ、（３）は定電流源、
（４）は定電圧源、（５）は差動増幅器、（６）は起動
回路、（７）は過熱保護回路、（８）は過電流制限回
路、（９）は差動増幅器（５）の起動回路である。上記
入力端子（Vi）は最低負電圧が印加され、接地・出力端
子（Ｇ）（Vo）間に第１、第２分圧負荷抵抗（R01）（R
02）を直列挿入すると共に、出入力端子（Vo）（Vi）間
にパワートランジスタ（Qo）を挿入する。定電流源
（３）はトランジスタ（Q10）（Q11）（Q12）（Q13）
（Q14）（Q15）（Q16）（Q17）（Q18）（Q19）と抵抗
（R10）（R11）（R12）（R13）（R14）（R15）（R16）
（R17）（R18）とコンデンサ（C1）とからなり、入力電
圧、即ち最低電位を基準とするバンドギャップ回路を用
いた定電圧源（3a）と、その出力電圧に基づき定電流を
作るものであって、トランジスタ（Q20）（Q21）と抵抗
（R19）（R20）（R21）とからなる電圧−電流変換部（3
b）とからなる。ここで抵抗R21はトランジスタQ20及び
後述する抵抗R22の温度特性を極力補償するように選ば
れる。定電圧源（４）は接地電圧を基準として定電流源
（３）により駆動され、その出力点（Ｆ）より基準電圧
（V1）を出力すると共に、同点（Ｆ）を一方の入力が第
1,第２分圧負荷抵抗（R01）（R02）の分圧点（Ｐ）に接
続された差動増幅器（５）の他方の入力に接続する。差
動増幅器（５）はトランジスタ（Q22）（Q23）（Q24）
（Q25）と抵抗（R23）とからなり、上述したように点
（Ｆ）（Ｐ）間に介在する。起動回路（６）はツェナー
ダイオード（D3）とトランジスタ（Q26）（Q27）
（Q28）（Q29）と抵抗（R24）（R25）（R26）（R27）と
からなる。過熱保護回路（７）はトランジスタ（Q30）
と抵抗（R28）とからなり、過電流制限回路（８）はト
ランジスタ（Q31）（Q32）（Q33）と抵抗（R29）
（R30）（R31）（R32）（R33）とからなる。差動増幅器
（５）の起動回路（９）はトランジスタ（Q34）と抵抗
（R34）とからなる。
において（Vi）は入力端子、（Vo）は出力端子、（Ｇ）
は接地端子、（R01）（R02）は第１、第２分圧負荷抵
抗、（Qo）はパワートランジスタ、（３）は定電流源、
（４）は定電圧源、（５）は差動増幅器、（６）は起動
回路、（７）は過熱保護回路、（８）は過電流制限回
路、（９）は差動増幅器（５）の起動回路である。上記
入力端子（Vi）は最低負電圧が印加され、接地・出力端
子（Ｇ）（Vo）間に第１、第２分圧負荷抵抗（R01）（R
02）を直列挿入すると共に、出入力端子（Vo）（Vi）間
にパワートランジスタ（Qo）を挿入する。定電流源
（３）はトランジスタ（Q10）（Q11）（Q12）（Q13）
（Q14）（Q15）（Q16）（Q17）（Q18）（Q19）と抵抗
（R10）（R11）（R12）（R13）（R14）（R15）（R16）
（R17）（R18）とコンデンサ（C1）とからなり、入力電
圧、即ち最低電位を基準とするバンドギャップ回路を用
いた定電圧源（3a）と、その出力電圧に基づき定電流を
作るものであって、トランジスタ（Q20）（Q21）と抵抗
（R19）（R20）（R21）とからなる電圧−電流変換部（3
b）とからなる。ここで抵抗R21はトランジスタQ20及び
後述する抵抗R22の温度特性を極力補償するように選ば
れる。定電圧源（４）は接地電圧を基準として定電流源
（３）により駆動され、その出力点（Ｆ）より基準電圧
（V1）を出力すると共に、同点（Ｆ）を一方の入力が第
1,第２分圧負荷抵抗（R01）（R02）の分圧点（Ｐ）に接
続された差動増幅器（５）の他方の入力に接続する。差
動増幅器（５）はトランジスタ（Q22）（Q23）（Q24）
（Q25）と抵抗（R23）とからなり、上述したように点
（Ｆ）（Ｐ）間に介在する。起動回路（６）はツェナー
ダイオード（D3）とトランジスタ（Q26）（Q27）
（Q28）（Q29）と抵抗（R24）（R25）（R26）（R27）と
からなる。過熱保護回路（７）はトランジスタ（Q30）
と抵抗（R28）とからなり、過電流制限回路（８）はト
ランジスタ（Q31）（Q32）（Q33）と抵抗（R29）
（R30）（R31）（R32）（R33）とからなる。差動増幅器
（５）の起動回路（９）はトランジスタ（Q34）と抵抗
（R34）とからなる。
上記構成において入力端子（Vi）より接地電圧を最高電
位として最低負電圧の入力電圧（Vi）〔但し、端子と同
一参照符号を用いる。）を印加すると、まず起動回路
（６）のトランジスタ（Q26）（Q27）が順次、導通し、
定電流源（３）のカレントミラー回路のトランジスタ
（Q10）よりコレクタ電流（Ic10）及びトランジスタ（Q
11）のコレクタ電流（Ic11）が流れる。このコレクタ電
流（Ic11）はトランジスタ（Q19）のベースに流れ、ト
ランジスタ（Q19）が導通してそのエミッタ電流
（IE19）が流れて、トランジスタ（Q12）が導通して、
トランジスタ（Q10）のコレクタ・ベースの接続点より
トランジスタ（Q12）に電流（Ic12）が流れる。
位として最低負電圧の入力電圧（Vi）〔但し、端子と同
一参照符号を用いる。）を印加すると、まず起動回路
（６）のトランジスタ（Q26）（Q27）が順次、導通し、
定電流源（３）のカレントミラー回路のトランジスタ
（Q10）よりコレクタ電流（Ic10）及びトランジスタ（Q
11）のコレクタ電流（Ic11）が流れる。このコレクタ電
流（Ic11）はトランジスタ（Q19）のベースに流れ、ト
ランジスタ（Q19）が導通してそのエミッタ電流
（IE19）が流れて、トランジスタ（Q12）が導通して、
トランジスタ（Q10）のコレクタ・ベースの接続点より
トランジスタ（Q12）に電流（Ic12）が流れる。
さらにコレクタ電流（Ic10）の一部はトランジスタ（Q
27）を通ってコレクタ電流（Ic12）と合わさって、抵抗
（R12）（R13）及びトランジスタ（Q13）のコレクタへ
の入力電流となり、トランジスタ（Q13）（Q14）
（Q15）（Q16）（Q17）が通過し、トランジスタ（Q13）
のコレクタに入力端子Viに対して一定の電圧が発生す
る。そこで、入力電圧（Vi）が負に大きく（下に凸）な
ってコレクタ電流（Ic11）が増加すると、トランジスタ
（Q19）のベース電流（IB19）が増加する。この時、ト
ランジスタ（Q12）のベース電流も増加し、（Q18）のベ
ースに帰還して（IE18）を増加して（IC11）の増加分を
吸収する。よって、（IB19）は一定になり、エミッタ電
流（IE19）は略一定となる。そこで、接続点（Ｅ）の入
力端子（Vi）に対する電圧（V2）は入力電圧（Vi）が変
動しても、それに対して、余り変動せず、高いリップル
除去率（RR）が得られ、しかもこの回路は一チップ集積
回路化して作られている正出力安定化電源回路で十分実
績があるように半導体集積回路化した時に最低電位に対
するリップル除去率は周波数特性を含め良い。
27）を通ってコレクタ電流（Ic12）と合わさって、抵抗
（R12）（R13）及びトランジスタ（Q13）のコレクタへ
の入力電流となり、トランジスタ（Q13）（Q14）
（Q15）（Q16）（Q17）が通過し、トランジスタ（Q13）
のコレクタに入力端子Viに対して一定の電圧が発生す
る。そこで、入力電圧（Vi）が負に大きく（下に凸）な
ってコレクタ電流（Ic11）が増加すると、トランジスタ
（Q19）のベース電流（IB19）が増加する。この時、ト
ランジスタ（Q12）のベース電流も増加し、（Q18）のベ
ースに帰還して（IE18）を増加して（IC11）の増加分を
吸収する。よって、（IB19）は一定になり、エミッタ電
流（IE19）は略一定となる。そこで、接続点（Ｅ）の入
力端子（Vi）に対する電圧（V2）は入力電圧（Vi）が変
動しても、それに対して、余り変動せず、高いリップル
除去率（RR）が得られ、しかもこの回路は一チップ集積
回路化して作られている正出力安定化電源回路で十分実
績があるように半導体集積回路化した時に最低電位に対
するリップル除去率は周波数特性を含め良い。
そして、上記接続点（Ｅ）の入力端子（Vi）に対する定
電圧（V2）を基準にして定電流を作り、定電圧源（４）
の抵抗（R22）に一定の電流を流し、その出力点（Ｆ）
に一定の基準電圧（V1）を発生させる。そこで、抵抗
（R19）（R20）の接続点（Ｈ）の入力端子（Vi）に対す
る電圧をｖ、トランジスタ（Q20）のベース・エミッタ
間電圧をV(Q20)BEとすると、 となる。ここで、電圧（V2）は、 で与えられる。但し、V(Q17)BE、V(Q16)BE、V(Q12)BEは
トランジスタ（Q17）（Q16）（Q12）の各ベース・エミ
ッタ間電圧、ｋはボルツマン定数、Ｔは絶対温度、ｑは
電子の電荷量、Ｉ（Q15）ｓ、Ｉ（Q14）ｓはトランジス
タ（Q15）（Q14）の各逆方向飽和電流である。
電圧（V2）を基準にして定電流を作り、定電圧源（４）
の抵抗（R22）に一定の電流を流し、その出力点（Ｆ）
に一定の基準電圧（V1）を発生させる。そこで、抵抗
（R19）（R20）の接続点（Ｈ）の入力端子（Vi）に対す
る電圧をｖ、トランジスタ（Q20）のベース・エミッタ
間電圧をV(Q20)BEとすると、 となる。ここで、電圧（V2）は、 で与えられる。但し、V(Q17)BE、V(Q16)BE、V(Q12)BEは
トランジスタ（Q17）（Q16）（Q12）の各ベース・エミ
ッタ間電圧、ｋはボルツマン定数、Ｔは絶対温度、ｑは
電子の電荷量、Ｉ（Q15）ｓ、Ｉ（Q14）ｓはトランジス
タ（Q15）（Q14）の各逆方向飽和電流である。
この時、製造プロセスの能力によってトランジスタのベ
ース・エミッタ間電圧（VBE）がバラつくと、電圧
（V2）もバラつき、VBEが大きくなると、V2も大きくな
り、VBEが小さくなると、V2も小さくなる。ところが、
例えばV2が大きくなると、トランジスタ（Q20）のベー
ス・エミッタ間電圧（V(Q20)BE）も大きくなるので、
式より基準電圧（V1）は大きくならず、その変動が抑制
される。同様に、温度によって電圧（V2）が変動しても
トランジスタ（Q20）によって基準電圧（V1）の変動を
補償する。
ース・エミッタ間電圧（VBE）がバラつくと、電圧
（V2）もバラつき、VBEが大きくなると、V2も大きくな
り、VBEが小さくなると、V2も小さくなる。ところが、
例えばV2が大きくなると、トランジスタ（Q20）のベー
ス・エミッタ間電圧（V(Q20)BE）も大きくなるので、
式より基準電圧（V1）は大きくならず、その変動が抑制
される。同様に、温度によって電圧（V2）が変動しても
トランジスタ（Q20）によって基準電圧（V1）の変動を
補償する。
次に、定電圧源（４）の出力点（Ｆ）に発生した基準電
圧（V1）が差動増幅器（５）に入力されると、その出力
はパワートランジスタ（Qo）を導通し、差動増幅器
（５）のもう一方の入力である分圧点（Ｐ）に基準電圧
（V1）が発生する。又、起動回路（９）によって差動増
幅器（５）が起動されると、トランジスタ（Q34）
（Q24）（Q35）が順次、導通し、パワートランジスタ
（Qo）が導通して接地・入力端子（Ｇ）（Vi）間に電流
が流れる。そこで、出力端子（Vo）に発生する出力電圧
をVo（但し、端子と同一参照符号を用いる。第１、第２
各分圧負荷抵抗（R01）（R02）に流れる電流をI01、
I02、トランジスタ（Q23）のベース電流をI0Bとする
と、 となり、I0B＝０とおくと、 となって、抵抗比（R01／R02）を変えることにより任意
の負出力定電圧（Vo）が得られる。
圧（V1）が差動増幅器（５）に入力されると、その出力
はパワートランジスタ（Qo）を導通し、差動増幅器
（５）のもう一方の入力である分圧点（Ｐ）に基準電圧
（V1）が発生する。又、起動回路（９）によって差動増
幅器（５）が起動されると、トランジスタ（Q34）
（Q24）（Q35）が順次、導通し、パワートランジスタ
（Qo）が導通して接地・入力端子（Ｇ）（Vi）間に電流
が流れる。そこで、出力端子（Vo）に発生する出力電圧
をVo（但し、端子と同一参照符号を用いる。第１、第２
各分圧負荷抵抗（R01）（R02）に流れる電流をI01、
I02、トランジスタ（Q23）のベース電流をI0Bとする
と、 となり、I0B＝０とおくと、 となって、抵抗比（R01／R02）を変えることにより任意
の負出力定電圧（Vo）が得られる。
ここで、入力電圧（Vi）が変動（正弦波）した場合、基
準電圧（V1）も小さく変動する。例えば入力電圧（Vi）
が負に大きく変動（下に凸）した時、基準電圧（Vi）も
小さく下に凸変動する。
準電圧（V1）も小さく変動する。例えば入力電圧（Vi）
が負に大きく変動（下に凸）した時、基準電圧（Vi）も
小さく下に凸変動する。
一方、本実施例の差動増幅器（５）の特性として、基準
電圧（Vi）が一定であれば、入力電圧（Vi）が下に凸に
大きく変動した場合、出力電圧（Vo）を小さく上に凸に
変動させる特性を有しており、その結果出力電圧（Vo）
の変動がさらに制御される。
電圧（Vi）が一定であれば、入力電圧（Vi）が下に凸に
大きく変動した場合、出力電圧（Vo）を小さく上に凸に
変動させる特性を有しており、その結果出力電圧（Vo）
の変動がさらに制御される。
上記結果として、入力電圧（Vi）が大きく変動しても出
力電圧（Vo）の変動が抑制され、測定によれば、−8V≦
Vin≦−18V、ｆ（変動周波数）＝120Hz、I01、I02＝0.5
A、Tj（温度）＝25℃においてリップル除去率（RR）を8
0dBまで改善することができた。（尚、Vo≒−5Vであ
る。） 〔考案の効果〕 本考案によれば、負出力電圧安定化電源回路において、
最低負電圧が印加される入力電圧を基準としたバンドギ
ャップ回路を用いた定電圧源としたので設計の自由度が
増し、安定な定電源を用いることができ、その電圧に基
づく定電流を作りそれを抵抗に通してその電圧降下を接
地端子を基準とする定電圧としたから、周波数特性の良
い、かつ、高いリップル除去率を得る。
力電圧（Vo）の変動が抑制され、測定によれば、−8V≦
Vin≦−18V、ｆ（変動周波数）＝120Hz、I01、I02＝0.5
A、Tj（温度）＝25℃においてリップル除去率（RR）を8
0dBまで改善することができた。（尚、Vo≒−5Vであ
る。） 〔考案の効果〕 本考案によれば、負出力電圧安定化電源回路において、
最低負電圧が印加される入力電圧を基準としたバンドギ
ャップ回路を用いた定電圧源としたので設計の自由度が
増し、安定な定電源を用いることができ、その電圧に基
づく定電流を作りそれを抵抗に通してその電圧降下を接
地端子を基準とする定電圧としたから、周波数特性の良
い、かつ、高いリップル除去率を得る。
第１図は本考案に係る負出力電圧安定化電源回路の一実
施例を示す回路図、第２図と第３図は従来の負出力電圧
安定化電源回路の各具体例を示す回路図である。 （Vi）……入力端子、（Vo）……出力端子、（Ｇ）……
接地端子、（R01）……第１分圧負荷抵抗、（R02）……
第２分圧負荷抵抗、（Ｐ）……分圧点、（Qo）……パワ
ートンランジスタ、（３）……定電流源、（3a）……
（第２の）定電圧源、（3b）……電圧−電流変換部、
（４）……定電圧源、（R22）……抵抗。
施例を示す回路図、第２図と第３図は従来の負出力電圧
安定化電源回路の各具体例を示す回路図である。 （Vi）……入力端子、（Vo）……出力端子、（Ｇ）……
接地端子、（R01）……第１分圧負荷抵抗、（R02）……
第２分圧負荷抵抗、（Ｐ）……分圧点、（Qo）……パワ
ートンランジスタ、（３）……定電流源、（3a）……
（第２の）定電圧源、（3b）……電圧−電流変換部、
（４）……定電圧源、（R22）……抵抗。
Claims (1)
- 【請求項１】接地、出力端子及び最低負電圧が印加され
る入力端子と、接地−出力間に直列挿入した第１、第２
分圧負荷抵抗と、出力端子−入力端子間に挿入したパワ
ートランジスタと、接地端子を基準とした定電圧源とを
具備し、前記定電圧源の出力電圧と前記第1,第２分圧負
荷抵抗の分圧点の電圧との比較により前記パワートラン
ジスタを制御して前記出力端子に負電圧を出力する負出
力電圧安定化電源回路において、 前記定電圧源はバンドギャップ回路を用いた入力端子を
基準とする第２の定電圧源とその出力電圧に基づき定電
流を作る電圧−電流変換部とでなる定電流源の電流を抵
抗にとおし、その電圧降下を用いるものであることを特
徴とする負出力電圧安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989038113U JPH0751620Y2 (ja) | 1989-03-31 | 1989-03-31 | 負出力電圧安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989038113U JPH0751620Y2 (ja) | 1989-03-31 | 1989-03-31 | 負出力電圧安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130008U JPH02130008U (ja) | 1990-10-26 |
| JPH0751620Y2 true JPH0751620Y2 (ja) | 1995-11-22 |
Family
ID=31545831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989038113U Expired - Fee Related JPH0751620Y2 (ja) | 1989-03-31 | 1989-03-31 | 負出力電圧安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0751620Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126312U (ja) * | 1983-02-10 | 1984-08-25 | アキユフエ−ズ株式会社 | 定電圧電源回路 |
| JPS60170821U (ja) * | 1984-04-19 | 1985-11-12 | 東光株式会社 | リツプル・フイルタを具えた直流安定化電源回路 |
| JPS63257012A (ja) * | 1987-04-14 | 1988-10-24 | Victor Co Of Japan Ltd | 基準電圧源 |
-
1989
- 1989-03-31 JP JP1989038113U patent/JPH0751620Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02130008U (ja) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863566B2 (ja) | 電圧調整回路 | |
| JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
| US20070103226A1 (en) | Reference voltage generator | |
| US20190317543A1 (en) | Reference voltage generating circuit | |
| JPH0751620Y2 (ja) | 負出力電圧安定化電源回路 | |
| US5013999A (en) | Voltage generating circuit using a Schottky barrier diode | |
| JPH053763B2 (ja) | ||
| CN214151530U (zh) | 基准电压源集成器件 | |
| JPH0413692Y2 (ja) | ||
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPS5838405Y2 (ja) | 定電圧電源用集積回路の出力電圧調整回路 | |
| JPS5937851Y2 (ja) | 安定化電源回路 | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| CN112859988A (zh) | 基准电压源集成器件 | |
| JP2542708Y2 (ja) | 電圧安定化装置 | |
| JP2702140B2 (ja) | 電源回路 | |
| JP2802937B2 (ja) | ドロッパ型定電圧回路 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| SU1737623A1 (ru) | Зар дное устройство | |
| JPH0245812A (ja) | 電圧源回路 | |
| KR920002976Y1 (ko) | 전류 안정화 장치 | |
| JPH0248894Y2 (ja) | ||
| JPH0642185B2 (ja) | 定電圧回路 | |
| JPS609283B2 (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |