JPH07509090A - バスを介してデータを伝送するための装置 - Google Patents
バスを介してデータを伝送するための装置Info
- Publication number
- JPH07509090A JPH07509090A JP6512633A JP51263394A JPH07509090A JP H07509090 A JPH07509090 A JP H07509090A JP 6512633 A JP6512633 A JP 6512633A JP 51263394 A JP51263394 A JP 51263394A JP H07509090 A JPH07509090 A JP H07509090A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- transmission
- data width
- control line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Abstract
Description
Claims (8)
- 1.データ伝送を初期設定する1つの中央処理装置(1、4、5)と、1つ又は 複数の周辺装置(3、8、9)とを備え、中央処理装置と周辺装置とはバス(2 、6、7)を介して相互に接続され、周辺装置及びバスは第1データ幅のデータ 語を並列伝送するために中央処理装置の第1伝送要求信号用及び周辺装置の第1 伝送ACK信号用の第1制御ラインを有し、少なくとも1つの周辺装置及び/又 はバスは第2データ幅のデータ語を並列伝送するための第2制御ラインを有し、 この第2制御ラインは、伝送に関与した全ての装置が第2制御ラインを有する場 合にのみ、周辺装置内の第2伝送要求信号及び中央処理装置内の第2伝送ACK 信号が活性状態を取るように、第2伝送要求信号及び第2伝送ACK信号を導く ことを特徴とするバスを介してデータを伝送するための装置。
- 2.第2データ幅は第1データ幅の多重倍の大きさであることを特徴とする請求 項1記載の装置。
- 3.周辺装置及びバスはバス内容を表示するための別の制御ラインを有し、この 別の制御ラインは、伝送に関与した全ての装置が第2制御ラインを有せず、それ ゆえ第2データ幅のデータ語が第1データ幅の連続するデータ語の個数の多重倍 に相当する個数の伝送によって伝送される場合に、第2データ幅のデータ語を伝 送する際に活性化されることを特徴とする請求項2記載の装置。
- 4.第2制御ラインと同様に、1つ又は複数の別のデータ幅のデータ語を並列伝 送するための別の制御ラインが設けられることを特徴とする請求項1乃至3の1 つに記載の装置。
- 5.第1データ幅は8ビットであり、第2データ幅は16ビットであり、別のデ ータ幅は32ビットであることを特徴とする請求項4記載の装置。
- 6.周辺装置はプラグイン・モジュールであり、バスはサブラックのバックパネ ル配線であることを特徴とする請求項1乃至5の1つに記載の装置。
- 7.自動化装置の構成要素であることを特徴とする請求項1乃至6の1つに記載 の装置。
- 8.第2データ幅のデータ語を並列伝送するための制御ラインを有することを特 徴とする請求項1乃至7の1つに記載の装置内で使用するための中央処理装置、 周辺装置又はバス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4239461.9 | 1992-11-24 | ||
DE4239461A DE4239461A1 (de) | 1992-11-24 | 1992-11-24 | Anordnung zur Übertragung von Daten über einen Bus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07509090A true JPH07509090A (ja) | 1995-10-05 |
JP2615383B2 JP2615383B2 (ja) | 1997-05-28 |
Family
ID=6473516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6512633A Expired - Fee Related JP2615383B2 (ja) | 1992-11-24 | 1993-11-18 | バスを介してデータを伝送するための装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5608882A (ja) |
EP (1) | EP0671033B1 (ja) |
JP (1) | JP2615383B2 (ja) |
AT (1) | ATE168797T1 (ja) |
DE (2) | DE4239461A1 (ja) |
ES (1) | ES2119143T3 (ja) |
WO (1) | WO1994012936A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3566364B2 (ja) * | 1994-12-22 | 2004-09-15 | キヤノン株式会社 | データ処理装置及び方法 |
US5764927A (en) * | 1995-09-29 | 1998-06-09 | Allen Bradley Company, Inc. | Backplane data transfer technique for industrial automation controllers |
DE19636381C1 (de) * | 1996-09-09 | 1998-03-12 | Ibm | Bus mit anforderungsabhängiger Anpassung der in beiden Richtungen zur Verfügung stehenden Bandbreite |
US6351786B2 (en) | 1998-08-24 | 2002-02-26 | Racal Instr Inc | VXI backplane system improvements and methods |
CA2265346A1 (en) * | 1999-03-17 | 2000-09-17 | Pmc-Sierra Ltd. | Pos-phy interface for interconnection of physical layer devices and link layer devices |
TW507128B (en) * | 2001-07-12 | 2002-10-21 | Via Tech Inc | Data memory controller supporting the data bus invert |
FR2829337B1 (fr) * | 2001-09-03 | 2003-10-31 | Schneider Automation | Equipement d'automatisme connecte a un reseau tcp/ip |
JP2004171445A (ja) * | 2002-11-22 | 2004-06-17 | Renesas Technology Corp | 半導体データ処理装置及びデータ処理システム |
DE10346570A1 (de) * | 2003-10-07 | 2005-05-19 | Siemens Ag | Bussystem und Buscontroller für elektronische Systeme |
US8239594B2 (en) * | 2005-11-10 | 2012-08-07 | Datacard Corporation | Modular card issuance system and method of operation |
CN102759952B (zh) * | 2011-04-29 | 2017-04-12 | 富泰华工业(深圳)有限公司 | 嵌入式系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3133407C2 (de) * | 1981-08-24 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Programmgesteuerter Rechner |
US4716527A (en) * | 1984-12-10 | 1987-12-29 | Ing. C. Olivetti | Bus converter |
JPS61175845A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | マイクロプロセツサシステム |
JPS6226561A (ja) * | 1985-07-26 | 1987-02-04 | Toshiba Corp | パ−ソナルコンピユ−タ |
US5045998A (en) * | 1988-05-26 | 1991-09-03 | International Business Machines Corporation | Method and apparatus for selectively posting write cycles using the 82385 cache controller |
US5038317A (en) * | 1988-07-25 | 1991-08-06 | Allen-Bradley Company, Inc. | Programmable controller module rack with a relative rack slot addressing mechanism |
EP0466970B1 (en) * | 1990-07-20 | 2004-09-22 | Infineon Technologies AG | Microprocessor with multiple bus configurations |
EP0539782B1 (en) * | 1991-10-28 | 1999-04-21 | Eastman Kodak Company | Circuit for controlling data transfer from VME bus to SCSI disk drive |
US5335340A (en) * | 1992-05-29 | 1994-08-02 | The Whitaker Corporation | Byte-swap hardware simulator for a sixteen bit microprocessor coupled to an eight bit peripheral unit |
US5423009A (en) * | 1993-02-18 | 1995-06-06 | Sierra Semiconductor Corporation | Dynamic sizing bus controller that allows unrestricted byte enable patterns |
-
1992
- 1992-11-24 DE DE4239461A patent/DE4239461A1/de not_active Withdrawn
-
1993
- 1993-11-18 WO PCT/DE1993/001098 patent/WO1994012936A1/de active IP Right Grant
- 1993-11-18 US US08/436,403 patent/US5608882A/en not_active Expired - Lifetime
- 1993-11-18 JP JP6512633A patent/JP2615383B2/ja not_active Expired - Fee Related
- 1993-11-18 EP EP94900046A patent/EP0671033B1/de not_active Expired - Lifetime
- 1993-11-18 DE DE59308811T patent/DE59308811D1/de not_active Expired - Lifetime
- 1993-11-18 ES ES94900046T patent/ES2119143T3/es not_active Expired - Lifetime
- 1993-11-18 AT AT94900046T patent/ATE168797T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
ATE168797T1 (de) | 1998-08-15 |
DE4239461A1 (de) | 1994-05-26 |
DE59308811D1 (de) | 1998-08-27 |
EP0671033A1 (de) | 1995-09-13 |
JP2615383B2 (ja) | 1997-05-28 |
ES2119143T3 (es) | 1998-10-01 |
WO1994012936A1 (de) | 1994-06-09 |
US5608882A (en) | 1997-03-04 |
EP0671033B1 (de) | 1998-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5357621A (en) | Serial architecture for memory module control | |
US5003463A (en) | Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus | |
JP2558393B2 (ja) | 多重クラスタ信号プロセッサ | |
EP2063604B1 (en) | Communicating message request transaction types between agents in a computer system using multiple message groups | |
US5261057A (en) | I/O bus to system interface | |
EP0594200A2 (en) | Backplane wiring for hub in packet data communications system | |
US5862405A (en) | Peripheral unit selection system having a cascade connection signal line | |
JPH07509090A (ja) | バスを介してデータを伝送するための装置 | |
US5081576A (en) | Advance polling bus arbiter for use in multiple bus system | |
CN1279464C (zh) | 用于可重新配置处理器的方法和系统 | |
US6202116B1 (en) | Write only bus with whole and half bus mode operation | |
CA2385079A1 (en) | Parallel computer architecture, and information processing unit using the architecture | |
US6138228A (en) | Protocol and bus link system between components of a micro-controller | |
EP0548077B1 (en) | High speed active bus | |
US5056110A (en) | Differential bus with specified default value | |
EP0594198B1 (en) | Crossbar switch for synthesizing multiple backplane interconnect topologies in communications system | |
KR100195064B1 (ko) | 데이타 통신망 정합장치 | |
US20010039608A1 (en) | Architecture and configuring method for a computer expansion board | |
CN111159078B (zh) | 一种电子设备 | |
EP0329692A1 (en) | Data buffer/switch | |
JPH0619838A (ja) | 光バックプレーン | |
KR920008791B1 (ko) | 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 | |
CA1336459C (en) | I/o bus to system bus interface | |
JPS617968A (ja) | プログラム可能なステータス・レジスタ装置 | |
CN114968899A (zh) | 一种实现芯片通讯的控制电路、系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |