JPH07508603A - 絶対値算術演算ユニット及び差動マルチプレクサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 面積効率の高い低電力絶対値算術演算ユニット発明の背景 １、発明の分野 本発明は一般に集積回路用絶対値算術演算ユニットに関するもので、特に、浮動 小数点演算に直接応用できる面積効率の高いアーキテクチャを用いた高速絶対値 算術演算ユニ’ｙ　）に関するものである。

２、関連技術 今日のパーソナルコンピュータは、かつてはスーパーコンビ二一夕が行っていた ような役割を持つことがますます要求されてきている。この役割を果たすには、 コンビ二一夕は“ナンバークランチング演算を高速にしかも効率良く行わなくて はならない。高速に行うには、高速算術演算ユニ・ットが必要であり、効率良く 行うには、最小の面積で、ある数学的機能を実現しなくてはならない。コンビ二 一夕の応用で、現在伸びている重要な分野のひとつは浮動小数点演算である。

浮動小数点演算は、固定小数点演算より数値の範囲を拡張し、この広い範囲にわ たって一定の精度を保証する。一般的には、浮動小数点数の算術演算は固定小数 点数の同様の演算よりも複雑である。

浮動小数点数ｎは２つのセットの数で表される。第１のセットは固定小数点部ｍ であり、第２のセットは基数ｒと指数ｅである。従って、ｎ　＝Ｉ’ｌｌ　Ｘ　 ｒ”と表わされる。固定小数点部ｍはしばしば仮数（マンテイサ）と呼ばれる。

ｍ及びｅはどちらも正でも負でも良い。一般的に指数は数の大きさを表す。浮動 小数点システムに関する詳しい解説には、本文に参考として取り入れた旧ｊ！− 上ノ’　−”　゛”　”’　、Ｃａｖａｎａｇｈ、ＭｃＧｒａｗ−Ｈｉｌｌ　Ｂ ｏｏｋＣｏｍｐａｎｙ、第６章（１９８４）を参照のこと。

浮動小数点表記法を用いた２つの数の加算又は減算を行うためには、指数が同じ 大きさを持つことが必要である。例えば、下記の２つの数を加えるには、指数を 操作し、次のような形にしなくてはならない。

例１で示されるように、小さいほうの指数を大きくして、大きいほうの指数に等 しくなるようにする。そして仮数を１桁右へずらし、その数値が代わらないよう にする。こうなれば、これら２つの数をそのままの形で加えることが可能となる 。

小数部をずらし指数を変える関数は浮動小数点演算ではしばしば行われる。

はとんどの浮動小数点システムで用いられる一般的な規則は、２つの数のうち大 きいものをそのままにしておき、小さい数をそれに加えたり、又はそれから引い たりするものである。この一般規則に従うには、どちらの数が大きいか、さらに 小さいほうの数をどれだけ操作しなければならないかを知る必要がある。従って 、これが絶対値減算器のひとつの機能である。

もうひとつの絶対値減算器の機能は、どちらの仮数が大きいかを決定することで ある。例２に示すように、指数は同じ値であるが、減算が行われるまでは、どち らの仮数が大きいかは分からないニア、　５４　ｘ　１０２ この状況では、ＩＥＥＥの浮動小数点フォーマ１トで正の符号なし整数フォーマ ットが必要なので、正の結果を得るのが望ましい。もし結果が負であれば、２の 補数を取る余分なステップを行わなくてはならない。これは貴重な時間を費やす ことになる。この状況をさけるため、絶対値減算器を用い、指数が等しいときに は差が正になるようにするのである。

従来の絶対値減算器には一般的に２つの型がある。絶対値減算器の第１の型は、 速度を最適化するが非常に大きなチップ面積を必要とする。また、絶対値減算器 の第２の型は、それより小さなチップ面積しか必要としないが、速度が遅い。

Ａ、絶ＪＪＬｉ区ｍ 図１は従来の第１の型の絶対値減算器１０２を示す。絶対値減算器１０２は以下 のものを含む。即ち、２つの加算器／減算器１０４．１０６及びマルチプレクサ ＋１０である。加算器／減算器１０４．　１０６の定義は以下のセフシランＣで 行われる。

絶対値減算器１０２の動作は、２つの減算、Ａ−８及びＢ−Ａを行うことである 。減算器１０４．１０６から得られたそれぞれの結果Ｒ１，Ｒ２の一方が、減算 器１０４からキャリアウドがあるかないかに従って選択される。Ａ２Ｂの場合に はＲ１が選ばれ、ＢＡＡの場合にはＲ２が選ばれる。マルチプレクサ１１０は、 加算器／減算器１０４．１０６から得られた適切な結果Ｒｎを選択し、１Ａ−８ １を得る。

絶対値減算器１０２の欠点は、それが２つの加算器／減算器＋０４．　＋０６を 用いることである。一般に減算器はマルチプレクサに比べ非常に大きい。その結 果、チップ面積から見た絶対値減算器１０２のコストは相当高いものになる。

Ｂ、　組上ｊ１１凰ＩＬＬ 図２は従来の第２の型の絶対値減算器２０２を示す。絶対値減算器２０２は以下 のものを含む。即ち、加算器／１１ｉｉ算器２０４、インバータ２０８、インク リメンタ２１０及びマルチプレクサ２１２である。加算器／減算器２０４の定義 は以下のセクシフノＣで行われる。絶対値減算器２０２の動作は、図２から自明 であろう。加算器／減算器２０４は、Ａ−８の演算を行った後、借り条件又は借 りなし条件を生成する。Ａ−８が借りを生成しない場合には、牛ヤリアウト信号 は、マルチプレクサ２１２に加算器／減算器２０４からの”Ａ２Ｂ”ブランチ２ ２２を選択することを指示し、ＩＡ−８１を得る。借り条件がある場合には、減 算器２０４からのデータは、加算器／減算器２０４からの”ＢＡＡ”ブランチ２ ２４に従っていく。借り条件の場合には、インバータ　２０８　及びインクリメ ンタ　２１０が２の補数演算を行い、ＩＡ−８１を得る。

絶対値減算器２０２の欠点は速度が遅く、一般に絶対値減算器１０２よりもはる かに遅い。その理由は、”ＢＡＡ”のデータ経路で、データは絶対値減算器１０ ２よりはるかに多くの構成要素を通過しなくてはならないからである。

Ｃ減Ｊ！Ｊｕｌ定遥。

減算器は組み合わせ論理回路である。それは加算器を記述するのと同型の論理公 式を用いて表すことができる。これらの論理式をどのように回路として実現する かということは大変重要である。後に示すように、加算に関する式は減算のもの に容易に修正することができる。例えば、２数Ａ、Ｂの和は通常次のように表さ れる： （Ａ　＋　８１　、　＝　Ａ、　ＸＯＲＢ、　ＸＯＲＣ，、（１，０＋一方Ａ、 ８の差は通常次のように表される：ＦＡ−Ｂ）、＝Ａ、Ｘ０Ｒ（ＮＯＴＢ、）Ｘ ＯＲＣ，−１（１，２１Ａ＋ＢとＡ−８の唯一の相違点は、基本的には、式ｆ１ ．２１　でＢの項がＮＯＶされているということである。それ以外は式（＋、　 ０）と（＋、２）は密接に関係している。それ故、“加算器／減算器”及び“和 ／差”というような用語はしばしば交換可能である。それは、（式ｆ１．ｏｌ　 と　（Ｃ２）　を見れば分かるように）ディジクル形式では加算及び減算は本質 的に同一であるからである。以後減算に関して述べることにする。

方程式（１，０１と（１２１で共通して不確定な点は、Ａ１及びＢ１の値は分か っているがひとつ前のビットからくるキャリの値Ｃ１−１を決めなくてはならな いことである。

ビット１のキャリアウドＣ１は下に示す式（＋、５）で決定することができる。

ハ　及びｐｌは、オペランドＡ及び８を生成コード化及び伝播コード化したもノ テある。減真ニ対しテハ、９ｉ　：Ａｌ　”ｌ及びｐ、　＝　ＸＯＲ（ＮＯＴ　 ８１）　”Ｃ’ある。

伝搬信号及び生成信号の一般的解説に関しては、ここに参考文献として挙げるＪ 。

Ｈｅｎｎｅｓｓｙ　等著、 ン３．エエ瓦Ａｐｐｅｎｄｉｘ　Ａ、ｐｐ、Ａ−３２−４０，Ｍｏｒｇａｎ　Ｋ ａｕｆｍａｎｎＰｕｂｌｉｓｈｅｒｓ　Ｉｎｃ、（＋９９０１及びＪ、　Ｆ、　 Ｃａｖａｎａｇｈ、　ＤＪ・”　Ｃｈａｐｔｅｒ　２．　ＭｃＧｒａｗＨｉｌｌ 　（＋９８４１　を参照のこと。

Ｃ１・＋１１＋ｐ１Ｃ，−、（＋、ｓｌこれから分かるように、ビット０に関し ては、式４１．５１　は、ＣＧ　＝ｏｏ　＋　ＰＯＣＩｎとなり、と、ノドｌに 関しては、’Ｉ　”　’ｌ　”　ｐＩ　（ＱＯ”　ｐｇ　ＣＩｎ）となる。同様 にしてＣ１は、ｉが増えるにつれて複雑になり、式＋１．６１で表される：ＣＩ 　：［’ｉ’ｌ　”　（ｐｌａｌ−１＋　ｐｌｐｌ−１９１−２”　”１ｐｌ− １ρト２９トコト・・　＋ｇｏ）＋（ｐｌｐｌ−１ｐｌ−？＝ｐｌ）”ＣＩｎ　 （１，６１Ｃ３を決める異なった方法もある。最も良く使われるもののひとつは キャリルックアヘッド方法である。（時にキャリルックアヘッド加算器ＣＬＡと 呼ばれる）従来の減算器１０４．１０６．２０４は、上述した式を計算するもの である。そのような減算器は、Ａと８の差を計算することができ、絶対値減算器 の主要構成要素になっている。本発明をより良（理解するには、従来の減算器１ ０４゜１０６．２０４を検討する必要がある。

図３Ａはキャリルックアヘッド減算器１０４．１０６．２０４を示す。加算器は ２つの主要な部分を持つ＝３１０で表された部分は、伝播項　ｉｐ）　及び生成 項（９）を作る。また、第２の部分３１２は、第１の部分３１０からの伝播信号 及び生成信号を用い、複数のキャリ信号を生成するが、それらは第１のステージ ３１０に加算される（Ｄで示されている）。

図３Ａを参照して、入力Ａ７−　ＡＯ及びＢ７−　ＢＯは、複数の伝播・生成／ 加算セル３０２を用いてρ及び９に変換される。種々のｐ及び９即ち、ｐ７−ｐ ｏ及びＣ７−ＱＱは、キャリチェーンセル３０４で結合され、Ｐ及びＧが作られ る。小文字のｐ及び９は、伝播及び生成セル３０２からの信号を表し、大文字の Ｐ及びＧは、キャリチェーンセル３０４からの信号を表す。図３Ａに示すように 、伝播・生成／加算セル　３０２　に対する式と、キャリチェーンセル　３０４ に対する式が図３Ｂ及び図３０にそれぞれ示されている。

図３Ａ　を参照して、一般的にオペランド　Ａ　及び　Ｂ　は、減算器１０４． １０６．２０４の上から入力する。これら入力から得られた結果としての信号は 、減算器１０４、＋０６．２０４の上から下へ向かってキャリチェーンセル３０ ４を通って流れ、３１２部分の底のキャリチェーンセル３０４でビット０のキャ リインＣ１ｎと結合する。その後信号は減算器＋０４、＋０６．２０４を上がっ て行き、複数のキャリができ、それらが互いに足しあわされて差Ｄ７−　ＤＩが 作られる。

キャリルックアヘッド減算器１０４、＋０６．２０４には、その効率を限定する 多くの間層が存在する。まず最初に、絶対値算術演算ユニットの主要部分として 、それは、Ａ−８又は　Ｂ−Ａ　のいずれかただひとつのコア減算しか作らない （キャリインは０又はｌに固定されている。上述の式で　Ｃ１ｎ　を０又はｌに する。）第２に、キャリチェーン３１２及び伝播・生成／加算セル３０２は、伝 播項及び生成項に関して最小限の情報しか提供しない。言い換えれば、キャリチ ェーン３１２は、各ビ・メトに対しキャリアウドの情報を与えるのみである。第 ３には、減算／加算は畳み込み式の非効率な方法で行われている。データは最初 下に流れ、その後加算／減算器を上に上る。これには余分な配線が必要となる。

一般的にはデータは１方向に流れる方が良い、それは配線を最小にすることがで きるからである。さらに、多くの論理命令が密集した場所で実行されることにな り、設計が必要以上に複雑になることも問題である。

０、　閂１しと１豹。

現在の絶対値減算器でも利用できるが、速度が遅く、且つ大きな面積を取るかい ずれかの欠点がある。（大きな面積を使うと通常大きな消費電力が必要である。

）それ故、必要なものは、絶対値減算器１０２．２０２と同じか又はそれ以上の 速度を持ち、絶対値減算器１０２．２０２のいずれよりも小型で消費電力が少な くてすむ絶対値減算器である。

発肌立大監 本発明の目的は、高速で、面積効率の高い、低電力の絶対値算術演算ユニットで ある。この算術演算ユニットは、２つの入力オペランドの差の絶対値を効率良く 出力する。この算術演算ユニットは、他の出力関数を得るために用いることもで きる。さらに、本発明の算術演算ユニットは、高性能浮動小数点算術演算ユニッ トに於けるデータ経路要素として用いることもできる。

本発明の、重要な基本的テーマは、Ａ−８及びＢ−Ａを２つの別々の減算をする ことなくめることができるということである。これは独特な絶対値算術演算ユニ ットで行われるが、それは、各ビットに対しキャリチェーン伝播信号及びキャリ チェーン生成信号を得るための独特な手中リチェーン構成を採用しており、キャ リチェーンの最終レベルで、独特な差動マルチプレクサが簡単なワンステップ加 算プロセスを行い、Ａ−８及びＢ−＾の両方が得られる；それに加えてさらに、 正しい結果を選び、ｌ　Ａ−Ｂ　ｌを得る。

本発明には、伝播・生成ブロック、キャリチェーン、差動マルチプレクサ等を含 む絶対値算術演算ユニットが含まれている。オペランドＡ及びＢは絶対値算術演 算ユニットに入力される。伝播・生成ブロックは、オペランドＡ及びＢを伝播信 号及び生成信号に変換する。キャリチェーンは、伝播信号及び生成信号を受信し 、各ビットに対し、キャリチェーン伝播信号及びキャリチェーン生成信号を生成 するが、最上位のキャリチェーン生成信号は借りを表すのに用いられる。差動マ ルチプレクサは、キャリチェーン伝播信号及びキャリチェーン生成信号と伝播・ 生成ブロックからの伝播信号を受信し、Ａ−８及びＢ−Ａを生成する。

差動マルチプレクサは、次に、Ａ−８又はＢ−Ａを選択し、Ａ−８の絶対値を出 力する。借り信号は、Ａ−８の絶対値を得るための選択手段として働く。どちら の場合においても、ＩＡ−８１は、１つのコア減算器と本質的に同じ量の／％− ドウエアでめることができる（絶対値減算器１０２より約２分の１の大きさで、 絶対値減算器２０２より小さい面積で速い速度を持つ）。

それに加えて、絶対値算術演算ユニ、ｙ　トのコア絶対値減算セクシ醇ンは、多 くのオゾンＭノとしての回路要素と共に動作することができる。これらのオブ／ −１ノには、拡張した関数機能が含まれている。

これらの拡張した関数機能のオプシ首ンとしては、　ＡＮＤ％０ＲＳＮＯＲ％Ｘ ＯＲ。

ＸＮＯＲ％ＮＡＮＤやＩＡＩ、ｌａ＋、−Ａ、−８のようなに対して可能なすべ ての論理関数から選ばれるものを含んでいる。これは、入力Ａ及びＢを伝播及び 生成ブロックへの入力Ａ及びＢに変化させるハードウェアを少し追加することで 行うことが可能である。

本発明は、従来の最も速い絶対値算術演算ユニットの約半分の量のハードウェア を用いるので、約５０鰭以上小梨になっている。注目すべきは、本発明の絶対値 算術演算ユニットを完成させる、従来の加算器／減算器のただ１つに要する面積 しか本質的には必要でないということである。それに加えて、本発明は、小型化 を実現するために速度を犠牲にしていないだけでなく、従来の絶対値減算器に比 べて消費電力が少ない。

本発明の他の特徴及び利点、並びに本発明の種々の実施例の構造と動作に関して 、図面を参照しながら以下詳細に説明する。

匿ｉａ腹１１跣肌 図１は従来の第１の型の絶対値減算器を示す。

図２は従来の第２の型の絶対値減算器を示す。

図３Ａは８ピツト用キヤリル・ｌクアヘ・メト減算器を示す。

図３Ｂは伝播・生成／加算セル３０２に対する論理式を示す。

図３０はキャリチェーンセル３０４に対する論理式を示す。

図４は本発明に対する記号を示す。

図５は本発明と従来の絶対値減算器との違いを記号的に示す。

図６は本発明に於ける絶対値算術演算二ニア１−の高水準ブロックダイアダラム である。

図７Ａは、本発明に於ける８ビ・１トを例とした絶対値算術演算ユニットに対す るセル配置を示す。

図７Ｂは本発明に於ける伝播・生成リーフセルに対する論理式を示す。

図７Ｄは本発明に於ける差動マルチプレクサリーフセルに対する論理式を示すＯ 図８は本発明に於ける伝播・生成ブロックに対するリーフセルの論理表示である 。

図９は本発明に於１する手ヤリチェーンリーフセルの論理ゲートを用いたインプ リメンテーシ冒ンを示す。

図１０は本発明に於てキャリチェーンリーフセルを接続してキャリチェーンを構 成する方法を示す。

図１１は本発明に於ける差動マルチプレクサリーフセルのゲートレベルのインプ リメンテーン冒ンを示す。

図１２は差動マルチプレクサリーフセルのトランジスタレベルのダイアゲラ図に おいて、同一の要素又は同様の機能を持つ要素は同じ番号で表す。さらに、番号 の一番左の数字は、その番号が最初に出てくる図面番号を表す。

発ｌＬ医詳１じＪ４朋− ｒ、ＩＬＩＬ 本発明は浮動小数点演算に直接応用できる面積効率の高いアーキテクチャを用い た高速絶対値算術演算ユニットに関するものである。本発明の詳細な説明につい て主に３つのセフシロンに分けて説明する。第！のセフ／望ンでは、本発明の基 礎を成す動作原理を説明する。第２のセフシロンでは、本発明のハードウェアの 実施例を説明し、第３のセフシロンでは、望ましい出力関数を得るための、核に なる発明に付は加えることができるオプ７１ンについて述べる。

Ｉｆ　動！ 本発明の動作原理には１つの大きなテーマがある：即ち、八−Ｂ及びＢ−＾が、 １つのコア減算を行うだけの絶対値算術演算ユニットから得られるということで ある。これは独特な絶対値算術演算ユニットで行われるのであるが、それは、各 ビットに対し伝播項及び生成項を得るための独特なキャリチェーン構成を採用し ており、キャリチェーンの最終レベルで、独特な差動マルチプレクサが簡単なワ ン　ステップ加算プロセスを行い、Ａ−８及びＢ−Ａの両方が得られ、それに加 えてさらに、正しい結果を選び、ｌ　Ａ−Ｂ　＋を得る。

発明の背景の章で述べたように、２数Ａ及びＢの絶対値をめるには、一般に、２ つの減算が必要である。これらの２つの減算関数はＡ−８及びＢ−Ａを含んでい る。

本発明の主な特徴は、ただ１つのコア減算のみを必要とする絶対値算術演算ユニ ットである。このことはＡ−ＢとＢ−Ａの類似性を示すことによって説明できる 。ここでＡ及びＢはいかなるＮビット幅の数でもよい。ここでＮはあらかじめ決 められた整数で、≧１である。関数Ｂ−Ａは以下のようにしてＡ−８に類似した 形式に書き換えられる： ８−Ａ　＝　８−Ａ　（２，０） ＝　Ｂ−Ａ＋ｌ−１（２，１１ ＝　−（Ａ−８−１）　−１＋２．２１式（２，３１を得るためには、２の補数 の公式を式ｆ２．２１で用いた。２の補数の公式は、−ｚ　＝　ＮＯＴ　（ｚｌ 　＋１である。この場合には、ｚ　＝（Ａ−８−１）である。

減算は、加算によって簡単に表せるので、演算Ａ−８及びＢ−Ａを加算で書き直 すのは有用である： Ａ−Ｂ　＝　Ａ＋　（ＮＯＴ　Ｂ）　＋Ｉ　Ｃ２，５）Ｂ−Ａ　＝　ＮＯＴ　（ Ａ＋　ｆＮＯＴ　Ｂ）　＋Ｏ）　（２，６）式（２，５）及び（２，６１の違い は２つある。まず第１に、式（２，５）はキャリインＣ，ｎ＝１であるが、式ｆ ２．６１はキャリインＣ，ｎ＝Ｏである。第２に、式（２，６１は論理的にＮＯ Ｔされている。

本発明は式（２，５１及び（２，６１の表現上の、これら２つの違いを利用して いる。第１に、コア減算の結果がキャリインに関係がないようコア減算を行う。

第２に、差動マルチプレクサが、キャリイン及び論理ＮＯＴを与ることにより、 コア減算の出力からＡ−８及びＢ−Ａを導き出し、式（２，５１及び（２，６） の２つの違いを明らかにする。コア減算及び差動マルチプレクサ（時にはマ・ノ クス　（ｍｕｘｌ　と呼ばれる）に関しては以下で詳しく述べる。

コア減算は、差の式　（１，２１への入力を与える。

この式において、Ａ１及びＢ、は式ｆ＋、２］で与えられているが、Ｃ１−１は 計算しなくてはならない。式（１，６１は、どのようにしてＣ３が計算されるか 、従ってＣ，−１が計算されるかを示す。

ＣＩ　”　［ａｌ　”　（ｐｌＧ’ｉ−１”　ｐｌｐｉ−ＩＪ−２＋ｐｉｐＩ− １ｐｌ−２Ｇ１１−３　”　・・・　＋９０）＋’ｐｌｐ＋−１ｐｉ−２・　・ 　・　Ｉ）ＯＩＩＣＩロ　（１，６１ＣＩ−１：［９１−１”　（ＧＪ−ＩＱＩ −４”ｐｉ−１ｐＩ−４Ｑｌ−３”ｐｌ−１ｐｌ−２ｐｌ−３９１−４”・・− ”＜１０１　”（ｐＩ−１ρｉ−ＩＱＩ−３・・・ｐＧ）　Ｉ　ＣＩｎコア減算 は、式（１，６１を３項に簡略化する。以下のように、２項はキャリインＣ１ｎ に依存せず、第３項はキャリインＣｌ１１である：Ｃ，＝　Ｇ、、　＋　Ｐｏ、 、Ｃ，ｏ（２，７）Ｇｏ、　、の項はキャリチェーン生成信号と呼ばれる。ＧＯ ，Ｉは、ピ、、ト。からビット１で生成されたビットｌの牛ヤリアウトを表す。

ＰＯｌｌの項はキャリチェーン伝播信号と呼ばれる。Ｐｏ、１は、ビット０から ビ・ノ１までのＣＩｎの伝播を反映している。コア減算が入力Ａ及びＢよりキャ リチェーン生成信号及びキャリチェーン伝播信号を作る方法に関しては、以下の ハードウェアのセフシーンで述べる。

式（２，５１の差Ａ−８及び式（２，６１の差Ｂ−Ａは、差動マルチプレクサで 、コア減算の出力、すなわち、キャリチェーン生成信号及びキャリチェーン伝播 信号から計算することができる。差動マルチプレクサは、まずＡ−８及びＢ−Ａ を計算し、その後圧の結果を選択し、絶対値の差を得る。

最初に、Ａ−８は以下のように計算される：ＦＡ　−Ｂ）　、　＝　Ａ、　ＸＯ Ｒ（ＮＯＴ　Ｂ、ｌ　ＸＯＲＣ，、（１，２１（Ａ、　ＸＯＲ（ＮＯＴ　Ｂ、） 　ｌをｐｌで、またＣ１−１をＣＧ＋−１＋Ｐｌ−ＩＣＪで置き換えて式（２， ９１を得る： ＋Ａ　−Ｂｌ　、　＝　ｐ、　ＸＯＲ（Ｇｏ、、＋Ｐｏ、、Ｃ，ｌｌｌ　（２， ９１しかし、式（２，５１ではＣ３゜＝１であるので、（２，９１は次のように なる：（Ａ　−８１、＝　ｐｌＸＯＲ（Ｇ、、＋Ｐｏ、、）　（２，１０１Ｂ− Ａは同様に以下のように計算される：（ａ−Ａ）、＝Ｎｏｙ（Ａ、ｘｏｌＮｏｙ ａ、）ｘｏＲｃ、−１）　（２，＋１１ｆＡ、　ＸＯＲ（ＮＯＴ　Ｂ、）　）を ｐｌで、またＣ１−１を（Ｇｌ−１＋ＰＬ−ＩＣＩｎ）で置き換え、さらに、（ ２，６＋　によりｃ、ｌｌ＝　ｏと置いて、式（２，１２１を得る：ｆｓ　−Ａ ＋　、　＝　ＮＯＴ　（ｐ、　ＸＯＲａｏ、、ｌ　（２，＋　２１Ａ−８及びＢ −Ａの正の結果は、コア減算の特定出力、最上位ビットのキャリ生成Ｇ。Ｊ−１ によって選択される。キャリ生成Ｇ。、＋＋−１は、以下のようにして、Ａ＞８ 又はＢＡＡを判定する二 Ｇｆｉ、１１−１　”　’　ならば、Ａ＞ＢでＡ−８は正である。

ＧＯ，１１−１”　０ならば、Ａｓ２でＢ−Ａは正である。

Ｇｏ、□１、Ａ−Ｂ、　Ｂ−Ａによって各ビットｌに対する差の絶対値、Ｄｌは 以下のようにして計算される： Ｄ＋　：Ｇｏ、１１−１　（Ａ−Ｂ）　、＋ＮＯＶ　（ＧＩＩＪ−１］　（Ｂ　 −Ａ）　）　（２，＋３）（２１０）及び（２，１２１を用いて、Ｄ１＝Ｇｏ、 Ｎ−１（１）１　ＥＸＯＲ（ＧＯ，ｌ＋ＰＯ，ｌ）　ｌ　＋ＮＯＴ　（ＧＯ，＊ −１１（ＮＯＴ　（１）Ｉ　ＥＸＯＲＧ（１，P）　） （２，＋４） 本発明の絶対値減算器では、上述した式が、（伝播・生成ブロック及びキャリチ ェーンは共に減算／加算コアを構成する）伝播・生成ブロック、キャリチェーン 及び差動マルチプレクサを有するハードウェアに組み込まれている。

ＩＩｌ、ユニＬＬＬＬ このセクンヲンは、本発明における絶対値算術演算ユニ・ノドの／％−ドウエア 上での実現方法に関するものである。図４は絶対値算術演算ユニ、Ｆ　）　４０ ２の高水準記号表示である。絶対値算術演算ユニット４０２は、図１及び図２で 示されるでいる従来の個別の減算器１０４．１０６、又は２０４と同程度の大き さである。

実際、絶対値算術演算ユニット４０２がいくつかの単一ユニット加算器／減算器 よりもすくないハードウェアを用いることも可能である。絶対値算術演算ユニ・ ブト４０２は小型で高速であるが、それは加算器／減算器に見られない独特な動 作原理を採用しているからである。動作原理のところで述べたように、これは、 キャリイン項と独立してキャリチェーン伝播信号及び牛ヤリチェーン生成信号を 生成するキャリチェーン及び独特なキャリチェーンのために特別に作られた新し い和／差動マルチプレクサを用いて行われる。

図５は、従来の絶対値減算器１０２及び２０２と本発明の絶対値減算器の違いを 示している。図５は、データの流れの記号表示である。図５中の円は回路の相対 的複雑さを表すのに用いられている。それらは本構成要素を表しているのではな い。

絶対値減算器１０２は、２つのコア減算を用い、上で述べたように、大きなチッ プ面積を必要とすることに留意してもらいたい。それに比べて、（詳細は後述す る）絶対値減算器４０２は、１つのコア減算しか必要とせず、従って約５０ｇ４ 少ない面積を要するだけである。

絶対値減算器２０２及び絶対値減算器４０２は、共にＡと８の１つのコア減算を 含む。しかし、絶対値減算器２０２は、余分な命令実行経路を必要とし、面積及 び遅さの点で高価なものにつく。

絶対値算術演算二ニア　）　４０２の高水準プロ１り　ダイアグラムが図６に示 されている。絶対値算術演算ユニット４０２は、伝播・生成プロ・ツク６０４、 キャリチェーン６０６及び差動マルチプレクサ６０８を含んでいる。これらの要 素に関しては以下で詳しく述べる。オペランドＡ６２２及びＢ６２４は（′１か なる整数形式、即ち、２の補数、１の補数、符号絶対値、／（イアス、符号なし 整数形式など、の整数であってもよい。推奨実施例では符号なしの整数形式が用 いられてｔ）る。

伝播・生成ブロック６０４は、オペランドＡ６２２及び８６２４を伝播信号（ｐ ）　６２６及び生成信号（９１６２８に変換する。キャリチェーン６０６は、信 号６２６及び６２８を受信し、キャリチェーン伝播信号６３０、キャリチェーン 生成信号　６３２、及び借り信号　６５０　を作る。差動マルチプレクサ　６０ ８　は信号６２６．６３０．６３２及び６５０を受信し、Ａ−８又はＢ−Ａを作 る。差動マルチプレクサ６０８はその後Ａ−８又は８−Ａを選択し、出力として Ａ−８の絶対値を出力する。借り信号６５０は、Ａ−８の絶対値を得る選択手段 として働（。どちらの場合でも、ＩＡ−Ｂｌはただ１つのコア減算器と実質的に 同じ雪の〕−一ドウェアを用いて得られる（絶対値減算器１０２より２分の１に 小型化され、絶対値減算器２０２より小さい面積でより高速である）。上述した ように、伝播・生成ブロック６０４及びキャリチェーン６０６が減算／加算コア ６８６からなると（Ｘうのではない。次に、絶対値減算器４０２の動作及び構造 に関して詳細に述べる。

第７図は、本発明による絶対値算術演算ユニットを８ビｙ）に適用した例のセル の配置を示す。絶対値算術演算ユニ、　）　７０２は、３つの主要な構成要素を 含む：伝播・生成ブロック６ｏ４、キャリチェーノロ０６及び差動マルチプレク サ６０８である。各構成要素は、複数のそれに対応したリーフセルから成ってｔ する。

マイクロエレクトロニクスでは、レイアウトのユニ・ノドが、しばしば、繰り返 して用いられるが、これらのユニットがリーフセルと呼ばれる。リーフセルはい くつかまとまり、より大きなユニットを作ることもある。リーフセルという用語 は、大きなユニットを作る基本的な構成単位という意味を持つようになった。

例えば、伝播・生成ブロック６０４は、複数の伝播・生成リーフセルフ０４から 成る。牛ヤリチェーン　６０６　は、複数のキャリチェーンリーフセル　７０６ から成り；また差動マルチプレクサ６０８は、複数のリーフセルフ０８からなる 。

絶対値算術演算ユニット７０２は、２つの８ビット人力Ａ及びＢを受信し、差動 マルチプレクサ６０８でり、　＝　（ＩＡ、−Ｂ、＋１をめる。次に、各構成要 素のリーフセルについて述べる。

Ａ、＋、ｔ、１＋ 伝播・生成回路をマイクロエレクトロニクス素子で実現する方法は多くある。一 般に、すべての伝播・生成回路は、共通して同じ最終結果を生じる。すなわち、 生成信号と伝播信号である。言い換えれば、伝播・生成ブロック６０４は、オペ ランドＡ６２２及び８６２４を伝播信号６２６及び生成信号　６２８にコード化 する。減算では、生成信号６２８は、Ａ　ＡＮＤ　ＮＯＴ　Ｂを表す。減算では 、伝播信号６２６は、Ａ　ＸＮＯＲＢを表す。伝播リーフセル及び生成リーフセ ル６０４に対する論理式も第７図に示されている。

伝播及び生成信号はディジタルコンビニ−タ演算に於てはよく使用される。

一般に、生成及び伝播回路からの生成及び伝播信号は、キャリチェーンにとって 必要な入力である。伝播及び生成信号は、伝播及び「キル」信号として表すこと も可能である。ここでキルは、伝播及び生成信号の論理ＮＯＲを表す。

図８は、伝播及び生成ブロック６０４のリーフセルフ０４を示す。伝播・生成リ ーフセルフ０４は、入力Ａ、　６２２及び８．６２４、インバータ８０２、ＡＮ Ｄゲート８０５、ＸＮＯＲゲート８０６及び出力伝播信号１）１６２６及び生成 信号９．６２８を含んでいる。上の論理表現で説明したように、生成信号９．６ ２８は、信号Ａ。

６２２及びＢ、　６２４がインバータ８０２及びＡＮＤゲート８０５を通過する ことにより得られる。また伝播信号ｐＨ６２６は、信号Ａ、　６２２及びＢ、　 ６２４がＸＮＯＲゲート８０６を通過することにより得られる。

伝播及び生成信号６２６．６２８は、第６．７図に示すように、キャリチェーン ６０６に結合される。伝播及び生成信号６２６．６２８は、絶対値算術演算ユニ ット７０２の第ルベル（レベル０）を形成する。

本実施例においては、２つのファンインを採用した。本文中のファンインとは、 リーフセルが入力する信号の数を意味する。伝播及び生成リーフセルは、より大 きなファンインを用いて設計することもできるが、そのようなセルはより複雑と なり、動作が遅くなると思われる。しかし、大きなファンインを用いれば、欲す る結果を得るために必要なレベルの数を減らすことができるであろう。この分野 の熟練者にとって、ある応用に対して最適の結果を得るために、以下に述べるリ ーフセルに修正を加えられることは予想できることである。

８．１−′畜−ル 第７図の一部は８ビツトキヤリチエーン６０６を示している。キャリチェーン６ ０６は、複数のキャリチェーンリーフセルフ０６を有する。リーフセルフ０６は 、牛ヤリチェーン６０６のいくつかのレベルにわたって存在する。特に、キャリ チェーン６０６は、３つのレベル、レベル１ルベル２、レベル３を含ミ、伝播及 び生成ブロック７０４は第１のレベル、レベル０を表す。キャリチェーンのレベ ルの数は、各レベルへのファンイン（入力の数）及びビット数Ｎの双方により決 定される。ファンインは技術に依存し、ビット数はアプリケ−／冒ンに依存する 。例えば、この好ましい実施例では、キャリチェーンの各レベルに対し４つのフ ァンインが用いられたが、これは現在利用できるＣＭＯＳ技術ではこれが最適な 性能を与えるからであった。しかし、他の技術は、もつと大きなファンインや各 レベルで違ったファンインを用いるのに適しているかも知れない。アブリケーン ゴンに依存するビット数Ｎのひとつの例は、指数の幅が８ビ・１トで、仮数の幅 が２４ビｙトの単精度の浮動小数点演算がある。

このセクンッンは、主にキャリチェーンリーフセルフ０６に関してである。

この実施例では、４つのファンインが用いられた。しかし、これより大きなファ ンインを用いれば、キャリチェーン６０６のレベル数を減らすことができるだろ う。当業者の中には、望む結果を得るために、リーフセルのファンインに、アブ リケーンヲンに応じた修正を加えられることを評価するものもいよう。図９は、 以下の式に対する論理ゲートを用いたインプリメンテ−シランである：ｐ、、に ＝　ｐｊや、、、　ＡＮＤ　Ｐ、Ｊ（３，Ｉ　ＩＧ、、に＝　Ｇ、、、、、　Ｏ Ｒ（ＰＪ、１．ｋＡＮＤ　Ｇ、、、）　（３，２１リーフセルフ０６は４つの入 力信号と４つの出力信号を含む。入力信号は、牛ヤリチェーン生成信号　ＣＧ、 、、、に＋　９０４、キャリチェーン伝播信号　（Ｐ、、、、、）９０３、キャ リチェーン生成信号（Ｇ、、）　９０２及びキャリチェーン伝播信号ＴＰ、、、 ＋９０１である。出力信号は、（Ｐ、、、）　９＋２、（Ｇ１．−９１４を含ん でいる。図９に示スヨうに、！Ｊ−ニアセル７０６　ハ、ＡＮＤゲート９０６． ９０８及びＯＲゲート９１０を含んでいる。（当業者には、各論理関数は多くの 違った方法で実現できることは周知である。） Ｃ，Ｉ　−１１一 本発明のひとつの重要な要素は、キャリチェーンリーフセルフ０６を接続し、キ ャリチェーン６０６を構成するのに用いる方法論である。この方法論の特徴は、 すべてのビットｉに対してキャリチェーン伝播信号及ヒキャリチェーン生成信号 を与えることである。

キャリチェーン伝播信号Ｐ０．．６３０は、ビット０からビットｌへのＣ１Ｌｌ の伝播を反映している。キャリチェーン生成信号Ｇ。４６３２は、ビット０から ビットｉまでで生成された、ビットｉのキャリアウドを反映する。

８ピツトを例とした、キャリチェーン６０６のキャリチェーンリーフセルフ０６ を接続する方法論が図１０に示されている。言い換えれば、図１０は、キャリチ ェーン伝播信号及びキャリチェーン生成信号が、絶対値算術演算ユニｙ　ドア０ ２の各レベルに対して、どのようにしてグループ化されるかを示している（図１ ０のレベルは第７図のレベルに対応している）。図１０に於て、１つの列にある 各数字（０−７）は、キャリチェーン伝播信号及びキャリチェーン生成信号のペ アを表す。

式（３，１１及び（３，２１を膠原して、ｉ、には、その前のレベルのグループ 分け１、Ｊ及びｊ＋Ｉ、　ｋから作られる、ビットｉからビットｋまでの新しい グループ分けである。

Ｐ　、　Ｐ、　ＡＮＤ　Ｐ、、、　（３，１１１、ｋ　ＪＩｌ、ｋ Ｇ、に＝　Ｇ、、、、ｋＯＲ（Ｐｊ、、、、　ＡＮＤ　Ｇ、、、ｌ　（３，２ｌ 図１０での１つの例は、レベルｌのグループ分け０．１及び２．３（ここでｉ＝ ｏ、　ｊ＝１．　ｊ＋ｌ＝２．　ｋ＝２）から作られるレベル２のグループ分け ０．２である。図１０でのもうひとつの例は、レベル２のグループ分け０．３　 及び４．６（ここでｉ：ｏ、　ｊ＝３．　ｊ＋Ｉ＝４．　ｋ＝６’）から作られ るレベル３のグループ分け０゜６である。

一般的には、本発明のグループ分けは３つの規則に従う：１、グループは、ロー 及びハイの２つのカテゴリに分けられる。

２、ローのカテゴリの最大グループがハイのカテゴリのすべてのピントと結合さ れる。

３、グループ分けは、すべてのビットがビットＯと結合するまで続けられる。

図１０において、各ビｙ）は、最終的にに対する完了したグルーピングは次のよ うになる：Ｏ，０，０，１，０，２，０，３，０，４，０，５，０，６及び０． ７である。これらのグルービングはキャリチェーンの出力であるが、そこでは各 グループ分けは、キャリチェーン伝播及びキャリチェーン生成する信号のペアで ある。キャリチェーンの出力は、第７図の差動マルチプレクサ６０８に接続する 。

第７図を参照して、最上位ビット位置にあるリーフセルは例外として、キャリチ ェーノロ０６の最終レベルに於て、リーフセルフ０６は他のリーフセルフ０６か 、または、差動マルチプレクサ６０８に接続する。第７図を参照して、キャリチ ェーン６０６の第３レベルの最上位ビ・ｙト位置にあるリーフセルフ０８はイン バータ７２９に接続する。インバータ７２９からの信号６５０は、借り信号６５ ０を表す。インバータ７２９は、借り信号６５０において参照される大きな負荷 を駆動するバッファとして用いられている。借り信号６５０は差動マルチプレク サ７０８にする。

Ｏ，マノ　−−小 差動マルチプレクサ６０８は、キャリチェーン６０６の出力から、差Ａ−８及び Ｂ−Ａを生成する。さらに、差動マルチプレクサ６０８は、ＭＳ８からの生成信 号（第７図に示すＧ。７）に基づいて、Ａ−８及びＢ−Ａの中から正の結果を選 択する。差動マルチプレクサリーフセルフ０８は、絶対値差Ｄ１を次の式によっ てめる： Ｄ、　：Ｇｏ、１ｌ−３（ｐＩＸＯＲ（Ｇｏ、、÷Ｐ［１，、ｌ　ｌ　＋ＮＯＴ 　（Ｇ。、、−、ｌ　（ＮＯＴ　（ｐｔ　ｘｏＦＩ　ａｏ、A）　） （２，＋４） ここで、　ＬＡ−８１４＝ｌ）ｉ　ｘｏＲｆＧＯ，Ｉ＋Ｐｆ１．ｉ　Ｃ１ｎ）　 （２，（１１（ａ　−Ａｌ　、　＝　ＮＯＴ　（ｐ、　ＸＯＲａ、、）　（２， ＋　２）図１１は、差動マルチプレクサリーフセルフ０８のゲートレベルのイン プリメンテーンロンを示す。差動マルチプレクサリーフセルフ０８は４つの入力 を持つ。

スナワチ、Ｇ（、、−、６３２、Ｐｏ、、−、６３０，ｐ、　６２６及び借す（ ＮＯＴ　Ｇ、、、）　６５０である。これらの入力は論理結合され、＾−８１１ ０９及びＢ−Ａ１１０７が得られる。

Ａ−８１１０９は、入力Ｇ０．．−．６３２及びＰ。、、−、６３０をＯＲゲー ト　１１０２に入力させ、信号１１０３を得ることにより得られる。そして信号 ｐ、　６２６及び１１０３はＸＯＲゲーゲート０８ニ入力されＡ−Ｂ　ｌｌＱ９ が出力される。

Ｂ−Ａ　１１０７　は、信号ｐ、　６２６及びＧ、、、−、６３２をＸＮＯＲゲ ー）＋１０６に入力させ、出力１１０７を得ることにより得られる。上述したよ うに、Ｂ−ＡはＮ０Ｖ（Ａ−８−１）　に等しい。

この時点から、絶対値り、はＢ−ＡＩ＋０７又はＡ−８１１０９のいずれかとし て選択される。借り信号６５０はＡ−８又はＢ−Ａを選択する。信号６５０が１ なら、Ｂ−Ａ　１１０７が選択され、借り信号６５０が０なら、Ａ−８１１０９ が選択される。上で述べたように、借り信号（ＮＯＴ　Ｇｏ、、）　６５０は、 図８のＭＳＢのキャリリーフセルフ０６からのキャリ生成項である。

差動マルチプレクサ６０８の最下位とノド位置（ＬＳＢＩのリーフセルフ０Ｂに 対しては、人力は　Ｇ。、、＝Ｉ及びＰ。、−、＝　０　に固定されていること に留意してもらいたい。

図１２は、差動マルチプレクサ７０８のトランジスタレベルのダイアグラムであ る。差動マルチプレクサリーフセルには複雑な機能が要求されるにもかかわらず （Ａ−Ｂ、　Ｂ−Ａ及び選択）、最小の数のトランジスタしか必要としていない 。差動マルチプレクサリーフセルフ０８の実施例として、図１１ではＣＭＯＳイ ンバータを共に用いて全Ｎ−チャネル選択マトリクスが論理機能を実現化するの に用いられている。当業者には容易に理解できるように、Ｐ−チャネルのプルア ップ素子を用い、論理１がその出力端で予期されるとき、選択マトリクスの出力 電圧をＶｃｃ一杯にまで引き上げる。

ＩＶ　例− 以下の例で２つの可能なケースについて説明する。すなわち、（１）被減数Ａが 減数Ｂよりも大きな場合および（２）被減数Ａが減数８よりも小さな場合である 。これらの２つの例では、４ピツト用に作られた絶対値算術演算ユニット４０２ を上述した図を参照して用いる。

以下の２つの例では同じ４ビツトの入力４１０及び２１０を用いる。例３では　 １４−２１＝２を計算し、例４では＋２−４１＝２を計算する。どちらの例でも 、４ビツトは２４形式で左から右にビット３、ビ（ノド２、ビットｌ、ビ・１ト ０のように書かれる。

例３　例４ Ａ、。、　０１００　（４）　００１０　（２＋Ｂ１１．。、　−釘■立　（２ ）　−吐匝（４）図６を参照して、第１のステップとしてＡ［３゜、６２２及び ８【３．。、が伝播・生成ブロック６０４に人力すされる。Ａ及びＢの各ビット は第７図に示す適切な伝播・生成リーフセルフ０４に行き、次に示すように４ビ ｌトの結果ｐ［３，。１６２６及び町ｊ：ｌｌ］　６２Ｂを作る。

ｐ、ｏ、　ｔｏｏｌ　１００１ Ｊ）ｏｌ　０１００　００１０ 第２のステップとして、伝播・生成信号　ｐ［３゜１６２６　及び　９（３ｏ１ 　６２８はキャリチェーン６０６に人力される。詳しく言うと、伝播信号６２６ 及び生成信号６２８は、２つのレベルを有する４ビツト２進キヤリチエーンに入 力する。

第１レベル後のキャリチェーン伝播項及びキャリチェーン生成項は次のようにな る： Ｐ２．、Ｐ２．２Ｐｏ、、Ｐｏ、。０００１　０００１Ｇ２１．Ｇ２．２ＧＢ、 、Ｇｏ、。＋　１００　００１０キヤリチエーン６０６の第２レベル（および最 終レベル）後のキヤリチェーノ伝播信号６３０及びキャリチェーン生成信号６３ ２は次のようになる二Ｐｏ、、Ｐｏ、２Ｐｏ、、Ｐｏ、。０００１　０００１Ｇ ｏ、、Ｇｏ、２Ｇ０．、Ｇｏ。＋１００　００１０篤３のステ、ブでは、牛ヤリ チェーン出力Ｐ。、【１．。１６３０及びＧ。、［３：Ｏｌ　６３２が差動マル チプレクサ６０８に入力する。差動マルチプレクサ６０８ではＡ−８及びＢ−Ａ が次のように計算される： （Ａ−Ｂ＋［３ｏ、　００１０　１１１０（８−Ａｌ　［、。、　１１１０　０ ０１０Ｇｆ１．３がＡ−８又はＢ−Ａのどちらの差を選択するべきかを決定し、 絶対値差り、３ｏ、　６３４を出力する： Ｄ、、ｏ、　００１０　（２）　００１０　（２１このことから、どちらの例に おいても正しい、予期した結果＋２が得られる。

ｖ、ｔヱｚＬＺ　速度及びチップ面積においてほんの少しの犠牲を払うだけで、 多くのオプン田ンを絶対値算術演算ユニット４０２に付加することができる。

それらオブンロンとして、（１）拡張した関数機能、（２）浮動小数点四捨五入 、（３）１０進数算術演算等がある。

１、拡ｊＬ−Ｌｙｕｕ１能。

伝播及び生成ブロック６０４を少し変化させて多くの論理関数を作ることができ る。それらは、ＡＮＤ、ＯＲ，ＮＯＲ％ＸＯＲ，ＸＮＯＲ％ＮＡＮＤ、ｌ　Ａ　 ｌ、ＩＢ＋、−Ａ、−Ｂ、　ＡＤＤＩＴＩＯＮ等のすべての２人力論理関数であ る。図１３は・、上で述べた拡張した関数機能を可能にする２つの４対ｌマルチ プレクサ＋３０２Ａ及び１３０２８を示している。下に示す表Ａは真理値表であ るが、それはビット人力Ａｉ　６２２及びＢ、　６２４を、それに対応して出力 ｐ、　６２６及びＱ、　６２８として選択された制御信号１３０４と滞欧させて 示している。

Ａ、　Ｂ、　ｐ、　６２６　Ｑ□６２８０　０　Ｐ−ＡｘＢｘ　Ｇ−ＡｘＢｘ ｏ　１　Ｐ−Ａｘｅ　Ｇ−Ａｘｅ ｌ　０　ＰＡＢｘ　Ｇ−ＡＢｘ ｌ　１　Ｐ−ＡＢ　ＧＪＢ 制御信号１３０４をプログラムすることにより望む関数を作ることができる。

例えば、減算をするには、制御信号１３０４は次のようにプログラムすればよい 。

ＰＪＢ＝Ｉ、Ｐ−Ａ８ｘ＝Ｏ１Ｐ−ＡｘＢｘ　＝Ｉ、Ｐ−ＡｘＢ：Ｏ；ＧＪＢ＝ Ｏ１Ｂ−ＡＢｘｌ、Ｇ−ＡｘＢｘ　＝Ｏ１Ｇ−ＡｘＢ＝０本発明の多くの実施例 について上に述べたが、それらは例として挙げられたものであり、この限りでは ない。従って、本発明の精神と範囲は、上述したいかなる典型的な実施例もその 限界を与えるものではなく、以下の特許請求範囲及びそれと同等のものに従って のみ規定される。

絶村イ直減（テ）と ＋Ａ−Ｂｌ　図４ 図６ 化１．１１／喝、−１１０ユニット 戟 図９ レベル　レベル　レベル　レベル ％、ｉ−Ｉ　ＰＯ，ｉ−Ｉ　ＦＪ 図１２ Ａｉ　６２２　Ｂｉ　６２４ 図１３ 国際調査報告 国際調査報告 ＵＳ　９３０４８２１ Ｓ＾　７４４７５

Claims (1)

1. 【特許請求の範囲】 １．絶対値算術演算ユニットであって、２つのＭビット長のオペランドＡ及びＢ を受取り、前記受取ったオペランドの関数として第１のセットの伝播・生成信号 を出力し、前記伝播生成ブロックは、実質的に同一の２つの人力端子と２つの出 力端子を持つ伝播・生成回路をＮ個有し、この場合、ＭおよびＮは予め決められ た１≦Ｎ≦Ｍの整数値である伝播生成ブロックと、 前記伝播生成回路の出力端子に接続された人力端子のセットおよび出力端子のセ ットを有し、第１のセットのキャリチェーン伝播信号およびキャリチェーン生成 信号を出力するキャリチェーン手段と、人力端子のセットおよび出力端子のセッ トを有し、（Ａｉ−Ｂｌ）に等しい第１の結果及び（Ｂｌ−Ａｉ）に等しい第２ の結果を出力し、ただし、式中１は単一のビット位置を表し、ｉ＝（Ｍ−１）は 最上位ピット位置であり、ｉ＝０は最下位ビット位置を表し、 最上位ビット位置のキャリチェーン生成信号が第１の状態にあるときには、前記 結果（Ａｉ−Ｂｌ）を選択し、最上位ビットの前記生成信号が第２の状態にある ときには、前記結果（Ｂｌ−Ａｉ）を選択し、前記生成・伝播ブロックおよび前 記キャリチェーンに接続されており、前記選択の１つに基づいて、自らの出力ノ ードに｜Ａｉ−Ｂｌ｜を出力する差動マルチプレクサと、 を有することを特徴とする絶対値算術演算ユニット。 ２．前記各伝播・生成回路は、Ａｉ　ＡＮＤ　ＮＯＴ　Ｂｉに等しい生成信号（ ９ｉ）およびＡｉ　ＸＮＯＲ　Ｂｉに等しい伝播信号（Ｐｉ）を出力する手段を 有することを特徴とする請求の範囲第１項記載の絶対値算術演算ユニット。 ３．前記キャリチェーン手段は、Ｐｊ＋１，ｋＡＮＤ　Ｐ１，ｊに等しいキャリ チェーン伝播信号及びＧｊ・１，ｋＯＲ（Ｐｊ・１，ｋＡＮＤ　Ｇｉ，ｊ）に等 しい生成信号を出力する論理回路から成り、ここで１≦ｊ≦Ｎ及び１≦ｋ≦Ｎで あることを特徴とする請求の範囲第１項記載の絶対値算術演算ユニット。 ４．記キャリチェーン手段は、ビット０からピットＭ−１まで生成されたキャリ チェーン伝播信号を、前記キャリチューン手段の前記出力端子で出力することを 特徴とする請求の範囲第１項記載の絶対値算術演算ユニット。 ５．前記キャリチェーン手段は、ビット０からピットＭ−１まで生成された十ャ リチェーン生成信号を、前記キャリチェーン手段の前記出力端子で出力すること を特徴とする請求の範囲第１項記載の絶対値算術演算ユニット。 ６．前記差動マルチプレクサは、〔（Ｇ０．Ｎ−１　ＡＮＤ（Ｐ１×ＸＯＲ（Ｇ ０．１ＯＲ　Ｐ０．１）））ＯＲ（ＮＯＴ（Ｇ０．Ｎ−１）ＡＮＤ（ＮＯＴ（Ｐ １×ＸＯＲＧ０．１）））］に等しいとして｜Ａｌ−Ｂｉを出力する論理回路か ら成ることを特徴とする請求の範囲第３項記載の絶対値算術演算ユニット。 ７．算術演算ユニッドの減算／加算コアであって、２つのＭピット長のオペラン ドＡ及びＢを人力し、前記受け取ったオペランドの関数として前記各信号が、伝 播・生成信号対からなる第１、第２、第３、第４信号を出力する、第１、第２、 第３、第４伝播・生成リーフセル手段と、 前記第１及び第２の伝播・生成リーフセル手段に電気的に接続され、前記第１及 び第２の信号を受信し、受信した前記第１及び第２の信号の関数として第１のキ ャリチェーン信号を出力し、キャリ・チェーン信号がキャリチェーン伝播・生成 信号からなる第１のキャリチェーンリーフセル手段と、前記第３及び第４伝播・ 生成リーフセル手段に電気的に接続し、前記第３及び第４信号を受信し、受信し た前記第３及び第４の信号の関数として第２キャリチェーン信号を出力する第２ のキャリチェーンリーフセル手段と、前記第３の伝播・生成リーフセル手段及び 第１のキャリチェーンリーフセル手段に電気的に接続され、前記第３信号及び前 記第１キャリチェーン信号を受信し、受信した前記第３の信号及び前記第１のキ ャリチェーン信号の関数として第３のキャリチェーン信号を出力する第３キャリ チェーンリーフセル手段と、前記第２キャリチューンリーフセル手段及び第１の キャリチェーンリーフセル手段に電気的に接続され、前記第２及び第１のキャリ チェーン信号を受信し、前記第２及び第１のキャリチェーン信号の関数として第 ４のキャリチェーン信号を出力する第４のキャリチェーンリーフセル手段と、を 有することを特徴とする前記減算／加算コア。 ８．さらに、前記Ｍビット長のオペランドＡ及びＢを受け取り、前記受け取った オペランドの関数として伝播信号及び生成信号からなる、第５、第６、第７及び 第８の信号を出力する第５、第６、第７及び第８の伝播・生成リーフセル手段と 、 前記第５及び第６の伝播・生成リーフセル手段に電気的に接続され、前記第５及 び第６信号を受信し、受信した前記第５及び第６の信号の関数としてここでキャ リチェーン信号が、キャリ伝播・生成信号からなる、第５キャリチェーン信号を 出力する第５キャリチェーンリーフセル手段と、前記第７及び第８伝播・生成リ ーフセル手段に電気的に接続され、前記第７及び第８信号を受信し、受信した前 記第７及び第８の信号の関数として第６のキャリチェーン信号を出力する第６の キャリチェーンリーフセル手段と、第５キャリチェーンリーフセル手段及び前記 第７伝播・生成リーフセル手段に電気的に接続され、前記第５キャリテェーン信 号及び前記第７信号を受信し、受信した前記第５のキャリチェーン信号及び前記 第７の信号の関数として第７のキャリチェーン信号を出力する第７のキャリチェ ーンリーフセル手段と、前記第５及び第６のキャリチェーンリーフセル手段に電 気的に接続され、前記第５及び第６キャリチュー７信号を受信し、受信した前記 第５及び第６のキャリチェーン信号の関数として第８のキャリチェーン信号を出 力する第８のキャリチェーンリーフセル手段と、 前記第４キャリチェーンリーフセル手段及び前記第５の伝播・生成リーフセル手 段に電気的に接続され、前記第４のキャリチェーン信号及び前記第５の信号を受 信し、受信した前記第４のキャリチェーン信号及び前記第５信号の関数として第 ９のキャリチェーン信号を出力する第９のキャリチェーンリーフセル手段と、 前記第４及び第５のキャリチェーンリーフセル手段に電気的に接続きれ、前記第 ４及び第５のキャリチェーン信号を受信し、受信した前記第４及び第５のキャリ チェーン信号の関数として第１０のキャリチェーン信号を出力する第１０のキャ リチェーンリーフセル手段と、 前記第４及び第７のキャリテェーンリーフセル手段に電気的に接続され、前記第 ４及び第７のキャリチェーン信号を受信し、受信した前記第４及び第７のキャリ チェーン信号の関数として第１１のキャリチェーン信号を出力する第１１のキャ リチェーンリーフセル手段と、 前記第４及び第８のキャリチェーンリーフセル手段に電気的に接続され、前記第 ４及び第８のキャリチューン信号を受信し、受信した前記第４及び第８のキャリ チェーン信号の関数として第１２のキャリチェーン信号を出力する第１２のキャ リチェーンリーフセル手段と を有し ここで前記第１乃至第４のキャリチェーン信号及び前記第９乃至第１２のキャリ チェーン信号は、前記オペランドＡ及びＢの最終キャリチェーン信号を表す、 ことを特徴とする減算／加算コア。 ９．前記伝播・生成リーフセル手段は、ＡＡＮＤＮＯＴＢに等しいとした前記生 成信号及びＡＸＮＯＲＢに等しいとした前記伝播信号を出力する論理回路を有す るごとを特徴とする請求の範囲第７項記載の減算／加算コア。 １０．前記キャリチェーンリーフセル手段は、Ｐｊ・１．ｋＡＮＤＰｉ．ｊに等 しいとした前記キャリチェーン生成信号及びＧｊ・１，ＬＯＲ（Ｐｊ・１，ｋＡ ＮＤ１．ｊ）に等しいとした前記生成信号を出力する論理回路からなり、ここで １≦ｊ≦Ｎ及び１≦ｋ≦Ｎであることを特徴とする請求の範囲第７項記載の減算 ／加算コア。 １１．前記第１、第２、第３及び第４のキャリチェーンリーフセル手段は、出力 端子セットを有するキャリチェーンブロックからなり、前記キャリチェーンブロ ックは、前記キャリ伝播信号及び前記キャリ生成信号を、ピット０からビットＮ −１まで生成し、前記キャリチェーンブロックの出力端子で出力することを特徴 とする請求の範囲第７項記載の減算／加算コア。 １２．伝播生成ブロックおよびキャリチェーンブロックを有し、且つ、キャリチ ェーン伝播信号（Ｐｏ．ｉ−１）、キャリチェーン（Ｇｏ．１−ｉ）生成信号お よび伝播信号（Ｐ４）を出力し、減算／加算コアに電気的に接続され、Ａ及びＢ は１≦ＭのＭピット長のオペランドでありｉは単一のビット位置を表し、ｌ＝（ Ｍ−１）は最上位ピット位置であり、ｉ＝０は最下位ピット位置を表す場合に、 ｜Ａｉ−Ｂｉ｜信号を求める差動マルチブレサにおいて、（ａ）減算／加算コア からキャリチェーン伝播信号（Ｐｏ，ｉ−１）、キャリチェーン（Ｇｏ，ｉ−１ ）生成信号および伝播信号（Ｐ１）を受信する入力を有する第１および第２の論 理回路を有し、 前記第１の論理回路は（Ｐ１ＸＯＲ（Ｇｏ．１　ＯＲ　Ｐｏ．１））に等しい第 １の出力信号（Ａｉ−Ｂ１）を出力し、 前記第２の論理回路は、ＮＯＴ（ｐ１　ＸＯＲ　Ｇｏ．１）に等しい第２の出力 信号（ＢｌＡｉ）を出力し、 （ｂ）前記第１および第２の論理回路に電気接続され、減算／加算コアの最上位 ピット位置から借り信号を受信する入力を有し、前記借り信号の状態に基づき前 記（Ａｉ−Ｂｌ）および（Ｂｌ−Ａｉ）のいずれかを選択し、前記選択に従って 、出力ノードで｜Ａｉ−Ｂｌ｜を出力する選択回路を有することを特徴とする差 動マルチプレクサ。 １３．前記選択回路は、論理回路からなるマルチプレクサであり、前記借り信号 ＮＯＴＩＧｏ，Ｎ−１）が論理的に低い値のときには、（ＡｌＢｉ）信号を前記 選択回路の前記出力ノードで選択し、前記借り信号ＮＯＴ（Ｇｏ，Ｎ−１）が論 理的に高い値のときには、（Ｂｉ−Ａｌ）信号を前記選択回路の前記出力ノード で選択することにより、｜Ａｌ−Ｂｉ｜を出力することを特徴とする請求の範囲 列１３項記載の差動マルチプレクサリーフセル。