JPH07507868A - 集積されたマイクロメカニカルセンサ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 されたマイクロメカニカルセンサ 可１瓜星支Δ椎ユ見五 本発明は、１９８３年７月６日付けＲ，ヒガ／及びＲ，ジ習ンソンの名前による 出ＩＩＩ号５１１，３７０の［マイクロメカニカル熱電センサ素子Ｊ　（ｌｌｌ ｌｃｒｏ鞠６ｅｈａｎｌｃａｌ　Ｔｈｅｒｗｏｅｌｅｅｔｒｌｃ　５ｅｎｓｏｒ 　Ｅｌｅｍｅｎｔ　）の主題に関する。上記出願は本願の謬り受入に譲渡されて いる。本願はまた、１９８１年１０月９日Ｒ，ジ響ンソン及びＲ，ヒガ／の名前 で出願の［半導体デバイスＪ　（ＳｅｓｌｃｏｎｄｕｅＬｏｒ　Ｄｅｖｉｃｅ　 ）の主題に関する。この出願もまた本願の譲り受入に譲渡されている。

Ｋ豆旦１見 非常に小さなセンサ及び制御デバイスの製造は、過去３０年にわたって高水準に 発展してきた。過去３０年間において、ノリコノ・ウェハーに関する微細電子回 路の大量生産は同様の製造技術による他の各種デバイス生産の先駆者となった。

半導体結晶、一般にノリコンにおける新しい３次元の微細電子デバイスの加工は 、デバイスを等方性及び異方性エツチングを含む多くのテクニックを通して加工 することによって達成されてきた。これらのテクニックは、単結晶半導体の結晶 構造を利用している。これらのテクニックは、ｌイノチ当たり数千のデバイスが 大量に製造されるまでに発達した。

最先端の技術は、一般に出願中の特許出願や多くの出版された記事に見られる。

本文におけるこの種の記事の引用は、単に背景技術として提供されており、これ らの記事は本願で請求される特定の発明に対する従来技術とは考えられていない 。

特に興味ある記事は、ｒ　ＩＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃ ｔｒｏｎｉｃ　Ｄｅｖｌｅｅｓ　Ｊ　Ｅ　ｄ　−２５巻第１０号（１９７８年１ ０月）の第１１７８頁及び第１２４１頁に見られる。

第１１７８頁の記事はＥ、バスースによってｒ（＋００）及び（１１０）／リコ ノの異方性エツチングによる新３次元微細構造の加工Ｊ　（Ｆａｂｒｉｃａｔｉ ｏｎ　ｏｒ　）ＩｏｖｅｌＴｈｒｅｅ　Ｄｉｍｅｎｓｉｏｎａｌ　Ｍｉｅｒｏｓ ｔｒｕｃｔｕｒｅｓ　ｂｙ＾ｎ１ｓｏｔｒｏｐｉｃ　Ｅｔｃｈｉｎａ　ｏｆ　（ １００Pａｎｄ （１１０）　５ｉｌｉｃｏｎ　）と題されている。第１２４１頁の記事は、Ｋ、 ペターソノにょって「シリコンのダイナミックマイクロメカニカル：テクニック とデバイス」（Ｄｙｎａｓｉｃ　Ｍｉｃｒｏ−＊ｅｅｈａｎｌｃｇ　ｏｎ　５ｌ ｌＩｃｏｎ　：　Ｔｅｃｈｎｉｑｕｅｓ　ａｎｄ　Ｄｅｖｉｃｅｓ　）　■閧■ ■ ティる。また一般的背景として興味深いのは、ｒｓｃｌｅｎｔｌｆｌｅ＾−ｅｒ ｌｃａｎ　Ｊ　ｌ　９　ｇ３年４月号の第４４頁−１ｐ＋５５頁の「シリコンマ イクロメカニカルデバイス」（Ｓｌｌｌｃｏｎ　Ｍｌｅｒｏｍｅｃｈａｎｌｃａ ｌ　Ｄｅｖｉｃｅｓ　）と題された記事である◎上で参照した記事や特許出願は 、単結晶のエツチングによって微細デバイスを製造することが古い、既知の技術 であることを明確に示している。エツチングの技術は一般に最大エツチング速度 を得ることに依存し、従って結晶内の面によって構造体の表面におけるデバイス の向きが示される。単結晶シリコンの表面上に製作されたデバイスの向きの指示 は、個々の特定デバイスを製造する実用的方法を提供する。一般にシリコン構造 体は、個々のデバイスが別々に利用でき、結晶構造に対する／リコン結晶の不使 用表面を通常残して製造後分離される。時にはこれら不使用表面は、エツチング 技術で作成されたデバイスとともに動作する集積回路を置（領域として使用され る。その他の場合は、この領域は単に不要な領域である。

１肌旦鼠！ 本発明は放射に応答するセンサ素子のアレイに使用できるセンサ素子の設計、製 造に関する。センサ素子の群がアレイの形で置かれる所では、素子の製造におけ る不用の表面領域空間は望ましくない。不用の空間は素子のアレイを非効率的に し、放射センスに関して実用的サイズ及び構成で製造され得るセンサ素子の数を 著しく減少させる傾向がある。

本発明は、最も効率的で集中した構成でのセンサ素子の向きの概念に関するもの である。この配置は必ずしもデバイス全体を迅速に製造するための工シチャント 使用に対する最も効率的又は実用的構成ではない。従って、シリコン半導体結晶 からセンサ素子を熱的に分層するビットをセンサ素子の下でエツチングする実用 的方法を見つけなければならない。センサ素子を半囲みにする少なくとも２つの 離れた表面領域を適切に配置することによって、センサ素子自体の質を落とすこ となくまた、センサ素子の下にエツチングされたビットをセンサ素子とはり一致 する領域に限定してデバイスを充分速く製造するエツチングのやり方が提供でき る。

具体的には、本発明は半導体結晶内で特定の結晶構造の選択された方向に並行及 び垂直の方向で効果的に組み合わせた２つの領域を配置することである。２つの 離れた領域を適切に配置することによって、充分に這いエツチングが得られ、セ ンサ領域自体を過剰工、チングすることなくセンサ領域の下でビットをエツチン グでき、そのピットは一般にエツチングに使用した領域に対応する面によって定 義される境界を有する。比較的速いエツチングはセンサ素子の低下をもたらさな い。センサ素子は実際上エッチヤントによる侵食を受けずにビットのエツチング を可能にしている。表面領域を半導体結晶内の特定の結晶構造の選択された方向 に対して並行及び垂直になるように指向させることによって、エツチングされた ピットはほり大きさと形状がセンサ素子に一致し、このことによってセンサ素子 同士の辺と辺を近づけることができ、従って半導体結晶の表面を効率的に使って センサ素子の集中したアレイを構築できる。本発明によれば、放射に応答するよ うに適合したセンサ素子のアレイで使用する集積電子機械センサ素子が提供され 、次の構成を含む。半導体手段内の特定の結晶構造によって決められている複数 の面を有する単結晶半導体手段を備えている。その半導体手段は２つのリードア ウト手段を有する放射センサ手段を含むはり平坦な表面を有し、少なくとも２つ の離れた表面領域が上記センサ手段をほぼ囲む。その２つの表面領域は少なくと も２つのリードアウト領域を備え、各リードアウト領域は、上記センサリードア ウト手段を載せる支持体となっている。上記表面の下にビットを設けて上記セン サ手段を上記半導体手段から事実上熱的に分離する。そのピットは上記２つの表 面領域の間で異方性エツチングされる。その大きさは上記単結晶半導体手段内の 上記面によって限定され、上記面は上記センサ手段を囲む２つの表面領域と交差 して上記２つの表面領域に大体一致する上記ピットのパラメータを決めるように 組み合わされる。上記２つの表面領域は上記特定の結晶構造の選択された方向に 対して並行及び垂直な辺を有する。

また本発明によれば、集積マイクロメカニカルセンサ素子の製造方法が提供され る。これは、センサ素子のアレイの一部として、センサ素子が放射に応答する上 記半導体手段内の特定結晶構造によって定義された複数の面を有する単結晶半導 体手段のはり平坦な表面上に製造される。この方法は、次のステップからなる。

上記半導体表面上に少なくとも２つのリードアウト手段を有する放射センサ手段 を設け、少なくとも２つの離れた表面領域を上記センサ手段をほぼ囲むように上 記半導体表面上に露出させる。その２つの表面領域は上記特定結晶構造の選択さ れた方向に対して並行及び垂直な辺を有する。２つの表面領域が上記センサリー ドアウト手段が載せられる支持体となる少な（とも２つのリードアウト領域を定 める。上記２つの表面領域の間からピットを異方性エツチングする。このビット は上記センサ手段を上記半導体手段から事実上熱的に分離するものである。上記 エツチングされたビ・メトは、大きさが上記単結晶半導体手段内の上記表面領域 によって限定される。上記センサ手段を囲む上記２つの表面領域が上記２つの表 面領域とほぼ一致するビ・１トの境界を決めるように組み合わされる。上記放射 センサ手段のプロセスを完了する。

Ａ１然１東笠晟五 図１はセンサ素子の実施例の平面図。

図２は図１に対するエツチングされたビットの構成を示す平面図。

図３はセンサ素子の好適実施例の平面図。

図４は表面領域の第３の構成を示す図。

図５は図３の素子のアレイを表した図。

托ム叉息丘竺五五 図１において、単結晶半導体手段の表面ｌＯに集積されたマイクロメカニカルセ ッサ索子が示されている。単結晶半導体手段は一般にシリコンであり、表面は高 品質、高密度の集積回路に関する調整と同等の調整が施されている。一般的に１ １で示したセンサ素子を置（方向は本発明にとって重要であり、センサ素子は、 その軸を半導体手段の結晶構造の［１１０］方向又はその等価方向に並行に置か れる。この点については、構造体の説明を行った後詳細に説明する。

センサ素子１１は、破線１３で示すセンサ領域１２から成っている。センサ領域 すなわち放射センサ手段は入り組んだニッケル・鉄抵抗素子（後に図３と関連し て説明する）又は酸化亜鉛のような堆積されたピロ電気物質でよい。放射センサ 手段１２の特定の組成が本発明の部分ではない。放射センサ手段１２は、放射セ ンサ手段１２との間て電気的接続を提供する一対のリードアウト手段１４及び１ ５を有する。リードアウト手段１４及び１５は、２つの離れた表面領域２０及び ２１の間にある一対のリードアウト領域１６及び１７上に作られる。この表面領 域２０及び２１は、ビットがエツチングされる前は、センサ手段１２を決め、こ れをほぼ囲むようにウィンドウカットによって露出されたシリコン半導体手段の 表面である。２つの離れた表面領域２０及び２１は、断面を示すためではなく、 単にそれらを識別するために斜線模様で示されている。第１の表面領域２０は長 い脚２２及びそれと直角に短い脚２３を有し、更に長い脚２２と並行に延びる短 い脚２４を有する。第２の表面２１は長い脚２６、短い垂直の脚２６及び脚２５ とは望平行の非常に短い脚２７を有することに注目されたい。実際、２つの表面 ２０及び２１は実質的に同一の構成であり、デバイスが調整されるシリコン結晶 構造の選択された方向［１１０］に対して並行及び！！の方向で互いに効果的に 組み合わされている。

領域２０の比較的長い脚２２及び領域２１の短い脚２７はリードアウト領域１７ を決め、一方領域２１と２０の脚２５及び２４はリードアウト領域１６を決めて いる。リードアウト領域１６及び１７は、２つのリードアウト手段１４及び！５ を適切に支持し、構造体の加工後センサ領域１２を正しく支持するのに必要な幅 でできており、これについては以下に述べる。

領域２０及び２１は実際、異方性エツチング技術によってセンサ領域１２の下の ピットをエツチングするために区画した領域である。エツチングはセンサ素子の 製作上都合の良い点で始まり、単結晶半導体表面上のアレイに進む。領域２０及 び２１のそれぞれは、３０．３１，３２及び３３で示される２つの凸状の内側コ ーナーを有する。表面ｌＯの上にセンサ素子１１を２つの離れた表面領域２０及 び２１と一緒に配置することによってセンサ領域１２の下に異方性エツチングさ れたビットが形成される。工・νチングが行われるとき、エツチングは凸状の内 側コーナーで始まり、２つの離れた領域２０及び２１の外側の境界に制限される 。

これは２つの表面領域２０及び２１の外端と交差する面が形成されるまでエツチ ングが起こるという半導体手段の構造によるものである。その面はシリコン結晶 構造の（１１１）面である。エツチングによってセンサ領域１２の下にピットが 形成され、リードアウト領域１６及び１７を除いてセンサ領域１２を熱的に分離 する。リードアウト領域１６及び１７はリードアウト手段１４及び１５を形成し 、セッサ領域の下のビット上でセンサ領域の支持体となるのに充分な大きさに制 約されている。エツチングはセンサ素子自体に劣化を生じさせることなく行われ 、ビットが形成される。表面領域２０及び２１の方向が最も効率の良いすなわち 最大のエツチング条件より悪い状態に選択されていても、センサ領域１２がエッ チャントによって侵食される前に充分速（ビットを設けることができる。このこ とは従来技術のデバイスとは非常に興なっている。従来技術においては、主たる 関心は本発明の場合のような折衷案とは対照的にエッチャントが最も効率良く動 （方向で結晶構造に到達するように表面を置くことにあった。しかし折衷案は、 ２つの離れた表面２０及び２１の下の領域に基本的に限定される四角形のビット を提供する。このことを図２と関連してより詳細に説明する。

図２において、図１で示されたセンス・デバイスの下のビット３４がより明確に 示されている。表面領域２０及び２１は図１と同様に示されている。凸状の内側 コーナー３０．３１．３２及び３３及びビット３４が示されており、ピット３４ は一点鎖締で示された境界３５で画定されている。デバイスのエツチングは凸状 の内側コーナー３０．３１，３２及び３３で始まり、一点鎖＄９３５で示すよう に本来基本的に上部では四角形であり、一点鎖線の交差３６及び３７を有する（ Ｉｌｌ）面からなる下り傾斜の辺を有するピット３４をエツチングする。ピット ３４は、センス手段を囲む２つの表面領域と交差する面で限定され、２つの表面 領域とは望一致するビットの境界３５を画定する。２つの表面領域は、デバイス がその表面１０に製作される単結晶半導体手段すなわちシリコンの特定結晶構造 の選択された方向（方向［１１０］又は同等）に対して並行及びは望垂直な辺を 有する。ビット３４は、セッサ素子１１の外側領域に干渉することなくセッサ素 子の形に一致する。従って、複数のセンサ素子１１を非常に圧縮した領域に置き 、最小の空間的損失でアレイを形成できる。従来技術においては、センサ素子を 並べて配置した場合にエツチングが可能でなかったので、多くの空間の無駄を生 じ、集積マイクロメカニカルセンサ素子をアレイにすることはあまり望まれずま た効率的でなかった。

セッサＩＩの設計において、構造体の軸（脚２２及び２５で定義した領域２゜及 び２１長辺）は方向［１１０］又は等価方向に並行に向いている。その結果、こ れら長辺の端はノリコン内の（１１１）面と（１１０）面との交差となり、エツ チングはセンサ領域１２の下でこの端を越えてシリコン内に進行しない。しかし 表面領域の内側コーナーの頂点すなわちウィンドウでは、／リコンはセンサ領域 １２の下で侵食され、センサ領域１２のコーナーから始まって大体対角線上にエ ツチングされる。一般に領域２０及び２１のような（１００）Ｖリコンの表面上 の定形領域に従うエツチングによって形成されるビットは、定形領域の形状に関 係なく上面は四角形であり、四角形の大きさは定形領域の最大及び最小Ｘ、最大 及び最小Ｙ座標で決まる。これら２つの四角形の領域が重なるとき、合成定形領 域の最大及び最小のＸ及びＹの値で定義される１つのビットが形成される。従っ て各ウィンドウすなわち表面領域の最終エツチングされたビット領域を重ね合わ せることによって、図２の鎖線３５で定義されるような合成領域に限定された、 正確に必要な大きさで合成ピットが形成される。従って、無駄なビット空間は出 現せず、切片すなわち表面領域２０及び２１は狭くでき、全体のビットｇ域のわ ずかな部分を占めるにすぎない。アレイに使用する素子の企図した寸法は最大０ ゜１０１６−（０，００４インチ）であるので、本構成の結晶軸方向におけるエ ツチングにより長い時間を要とすることは、重大な欠点ではない。

図３において、アレイで使用される集積マイクロメカニカルセンサ素子の好適実 施例が示されている。半導体手段の表面ｌＯが示されており、シリコンと考えら れる。表面は従来技術で既知のマイクロメカニカル製造技術及び集積回路技術に 共通な技術でｉｌＮされている。セ／す手段１２’　はこの表面上に設けられて おり、一般にニッケルー鉄でできている曲がりくねって入り組んだ抵抗素子３９ で示されている。セッサ素子は実質的にセンサ領域１２°を覆っており、一対の リードアウト導体すなわちリードアウト手段４０及び４１を有する。リードアウ ト手段４０はリードアウト領域４２にあり、一方リードアウト手段４１はリード アウト領域４３にある。リードアウト領域４２及び４３は２つの離れた表面領域 ４４及び４５によって画定されている。図３のセンサにおいて、２つの離れた表 面領域４４及び４５は、単にその領域を明確に識別するために斜線を引いてあり 、この識別は断面図を表しているのではない。表面領域４４及び４５のそれぞれ は、２本の脚と中間の領域を有するＵ字形である。Ｕ字形の領域４４は、同一の 長さで中間部４８によって結合される一対の脚４６及び４７を有する。第２の表 面領域４５は中間部５２によって結合される同一長の脚５０及び５１を有するＵ 字形の素子である。表面領域４５は、表面領域４４より小さく、その脚５０及び ５１を脚４６及び４７に並行にして、リードアウト領域４２及び４３を画定して いる。

リードアウト領域４２及び４３は、図２に示すのと同様のビットが異方的にエツ チングされた後センサ１２を支持するのに充分な広さを有する。

２つのＵ字形表面領域４４及び４５は、それぞれ２つの凸状内側コーナーを有す ることに注目されたい。表面領域４４は内側凸状コーナー５５及び５６を有し、 一方Ｕ字形表面領域４５は、２つの内側凸状コーナー５７及び５８を有する。２ つの表面領域の内側凸状コーナーの配置によって、センサ領域の下にはり対角状 に配置されたセンサ領域１２°の下の７９７７表面のエツチングが可能になる。

ウィンドウすなわち切片として使用した２つの離れた表面領域に関して生成され たビットは最終的に図２に示したように重なる。一点鎖線６０によってセンサ手 段１２′の下にエツチングされるビットの境界が識別される。

図３に示す個々のセンサ素子は、リードアウト手段４０が別の導体６２によって 結合される導体６１を設けることによって完成する。導体６１は、図３に示すセ ンサ素子の境界が破線６４で定義される１つのセッサ素子から他のセンサ素子へ 結合する。破線６４は、一点鎖線６０で示されるビットよりわずかに大きな領域 を囲んでいることが分かるであろう。これによって個々のセンサ素子をアレイに 結合する接続導体の必要なグリッドワークが可能になる。センサ素子は、リード アウト手段４１を導体６１と直角に設けた別の導体６６に結きすることによって 完成する。導体６６は、多くのセンサ素子をアレイに接続するのに用いられる。

これは図５と関連して体系的に示される。

一旦センサ領域１２の下のビットがエツチングされると、曲がりくねった抵抗素 子３９でできているセンサ素子は従来の集積回路技術を使って完成できる。図１ に示すデバイスと関連して述べたように、セッサ領域１２′は表面領域４４及び ４５によって囲まれるどんなタイプの領域でも良い。センサ領域１２’　は、放 射の変動に応答し、電気的にアレイ結合ができるどんなタイプの材料でも良い。

センサ領域１２°の特徴は、放射に応答することであり、線６ｏで定義されたビ ット上で熱的に分離されていることであり、２つのリードアウト領域４２及び４ ３で完全に支持されていることであり、従ってセンサ手段をシリコンすなわち単 結晶半導体手段から熱的に分離していることである。

図５において、図３に示すタイプのセンサのアレイが示されている。一番上の行 には３つのセンサがあり、それぞれ導体６６に結合し、一方一番左のセンサ１２ °は導体６１に接続されている。別の導体６１’及び６１″は導体６１と並行に 示されており、一方丈に別の２つの導体６６’及び６６″は導体６６に並行に示 されている。図示のように、図５に示す９つの全てのセンサ素子は、適当な組み 合わせで導体を選択することによって従来のやり方で都合良く多重伝送できるよ うに結合されている。

図４において、ビットをエツチングするのに用いられる表面領域の別の構成が示 されている。図４において、センサ領域は１２″で示され、リードアウト領域＋ ４’　及び１５°がセッサ領域１２”に結合している。この特定の構成では、４ つの離れた表面領域が７０．７１．７２及び７３で示されている。４つの全ての 領域７０−７３はセッサ領域１２″の個々の辺と並行であり、対角コーナーをカ ットしている。リードアウト領域１６°及び１７’　は［１１０］面に対して４ ５０に向いており、それぞれは、工程中迅速にセンサ領域１２″の下で異方性エ ツチングによりエツチングされる。コーナー支持すなわちリードアウト領域１６ ′及び１７°の下がエツチングされたとき、頂点のコーナー７４，７５．７６及 び７７が生成される。この特定のセッサ素子の境界は破線７８で定義されている 。

頂点のコーナー７４，７５．７６及び７７がエツチングされた後、図４に示す設 計は急速にエツチングが完了する。図１の構成と図４の構成の違いは、図４にお いては、コーナー支持部の長さが幅を越えるようにして支持領域の頂点コーナー を形成して、エツチングを完了するのに対して、図１の設計においては、四角形 の重なりすなわち向き合い構造が維持されている限り支持部領域の長さと幅は全 く任意であるということである。

セッサ手段を装填するために、セッサ領域の下にビットを四角くエツチングする のに使用できる２つの離れた表面領域の多くの構成について開示した。開示した 全ての場合において、エツチングされたセンサ素子は、四角形でぴったりセンサ 領域に構成されるピット領域を保持する。従って多くのセンサ領域が経済的に且 つ密集して単結晶半導体手段すなわちシリコン・ウェハー上に製造され、放射セ ンサの経済的効率的アレイを提供する。多くの構成とテクニックを開示したので 、出願人は請求の範囲だけによつて本発明の範囲内に限定されることを望む。

ＦＩＧ、／Ｆ／Ｇ、２ ＦＩＧ、　４ 補正帯の写しく翻訳文）提出書（特許法第１８４条の８）平成６年１２月１２日

Claims (13)

【特許請求の範囲】
1. １．放射に応答するセンサ素子のアレイに用いる集積されたマイクロメカニカル センサ素子であって、 半導体内に特定の結晶構造によって定義きれる複数の面を有する単結晶半導体手 段を備え、上記単結晶半導体手段は、２つのリードアウト手段を有する放射セン サ手段を含むほゞ平坦な表面を有し、上記センサ手段を囲み少なくとも２つの離 れた表面領域を備え、上記２つの表面領域は、前記リードアウト手段を載せる支 持部となる２つのリードアウト領域を画定し、 上記半導体手段から上記センサ手段を実質的に熱的に分離するピットを上記セン サ手段の下に設け、上記ピットは上記２つの表面領域の間でエッチングされたも のであり、その大きさは上記単結晶半導体手段内の上記面によって限定され、上 記面は上記センサ手段を囲む上記２つの表面領域と交差して上記ピットの境界を 上記２つの表面領域とほゞ対応するように画定し、上記２つの表面領域は、上記 特定の結晶構造の選択された方向に対して並行及び垂直な辺を有する、集積マイ クロメカニカルセンサ素子。
2. ２．上記離れた表面領域は互いに転置されて上記リードアウト領域を設け、上記 特定の結晶構造の選択された方向に対して並行及び垂直な方向に効果的に組み合 わせられている請求項１に記載の集積マイクロメカニカルセンサ素子。
3. ３．上記表面領域のそれぞれは、少なくとも２つの凸状内側コーナーを含むよう 形作られている請求項２に記載の集積マイクロメカニカルセンサ素子。
4. ４．上記単結晶半導体手段はシリコンである請求項３に記載の集積マイクロメカ ニカルセンサ素子。
5. ５．上記表面領域は、一対の並行な脚と上記脚に対してほゞ垂直な接続中間部を 含む請求項４に記載の集積マイクロメカニカルセンサ素子。
6. ６．上記各表面領域は、構成とサイズにおいて事実上同じであり、各表面領域の 脚と中間部は上記センサ手段の別々の側に隣接している請求項５に記載の集積マ イクロメカニカルセンサ素子。
7. ７．上記２つの表面領域が事実上同一の構成であるが、大きさが異なっており、 上記表面領域の第１の表面領域の２本の脚が上記表面領域の第２の表面領域の２ 本の脚の間にはめ込まれ、且つ両方の表面領域の中間部が上記センサ手段をはさ んでほゞ並行に置かれ、上記表面領域の上記脚が２つのリードアウト領域を画定 する請求項５に記載の集積マイクロメカニカルセンサ素子。
8. ８．上記表面領域の上記脚が、上記２つのリードアウト領域を画定し、上記２つ のリードアウト領域が、上記センサのリードアウト手段に対する支持体を提供す るとき、上記ピット上で上記センサ手段を支持するのに必要な最小サイズである 請求項７に記載の集積マイクロメカニカルセンサ素子。
9. ９．上記表面領域の数が４で、構成が事実上同一であり、それぞれの表面領域は 上記センサ手段の一辺に隣接しており、隣接した上記表面領域が上記２つのリー ドアウト領域を画定する請求項２に記載の集積マイクロメカニカルセンサ素子。
10. １０．上記単結晶半導体手段がシリコンである請求項９に記載の集積マイクロメ カニカルセンサ素子。
11. １１．上記表面領域の上記脚が上記２つのリードアウト領域を画定し、上記２つ のリードアウト領域が、上記センサのリードアウト手段に対する支持体を提供す るとき、上記ピット上で上記センサ手段を支持するのに必要な量小サイズである 請求項６に記載の集積マイクロメカニカルセンサ素子。
12. １２．上記表面領域の上記脚が上記２つのリードアウト領域を画定し、上記２つ のリードアウト領域が、上記センサのリードアウト手段に対する支持体を提供す るとき、上記ピット上で上記センサ手段を支持するのに必要な量小サイズである 請求項９に記載の集積マイクロメカニカルセンサ素子。
13. １３．センサ素子のアレイの一部として、センサ素子が放射に応答するように適 合する半導体手段内の特定の結晶構造によって定義される複数の面を有する単結 晶半導体手段のほゞ平坦な表面上における集積マイクロメカニカルセンサ素子の 製造方法であって、 上記半導体表面に少なくとも２つのリードアウト手段を有する放射センサ手段を 準備し、 少なくとも２つの離れた表面領域を上記半導体表面上に露出させ、上記２つの露 出した領域が上記センサ手段を半囲みにし、上記２つの表面領域が上記特定の結 晶構造の選択された方向に対して並行及び垂直な辺を有し、 上記２つの表面領域は少なくとも２つのり一ドアウト領域を画定し、それぞれの リードアウト領域はそれぞれ１つの上記センサリードアウト手段が置かれる支え を提供し、上記２つの表面領域の間で異方性エッチングで上記センサ手段を上記 半導体から事実上熱的に分離するピットを設け、エッチングされるピットの大き さは、上記単結晶半導体手段内の上記面によって限定され、上記面は上記センサ 手段を半囲みにする２つの表面領域と交差して上記２つの表面領域とほゞ対応す るピットの境界を画定し、上記放射センサ手段の工程を完了する、 集積マイクロメカニカルセンサ素子の製造方法。