JPH07506954A - 動画像信号を示す変換係数を逆変換する際の丸め誤差防止方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 動画像信号を示す変換係数を逆変換する際の丸め誤差防止方法及び装置 技術分野 本発明は、変換係数の前処理方法及び装置、逆直交変換方法及び装置、情報信号 圧縮方法及び装置、圧縮情報信号伸長方法及び装置、記録媒体に関する。特に、 本発明は、動画像信号の変換係数の前処理方法及び装置、逆直交変換方法及び装 置、情報信号圧縮方法及び装置、圧縮情報信号伸長方法及び装置、記録媒体に関 する。

背　景　技　術 直交変換は、様々なディジタル信号処理システムにおいて、様々な用途に用いら れている。直交変換は周波数領域での信号処理を行うことを可能とするものであ る。直交変換としては、高速フーリエ変換（Ｆ　Ｆ　Ｔ　：　Ｆａｓｔ　Ｆｏｕ ｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）、離散コサイン変換（ＤＣＴ　：　Ｄｉｓｃｒ ｅｔｅ　Ｃｏ５１ｎｅ　Ｔｒａｎｓｆｏｒｍ）などが広く知られている。直交変 換は、例えば、時間領域の信号成分を、時間領域の元の信号成分のスペクトル（ すなわち、エネルギーの周波数に対する分布）を示す周波数成分（直交変換関数 によって異なる）に分解する。信号成分を直交変換することにより得られる周波 数成分（一般に変換係数と呼ばれる）に種々の処理を施すことにより、元の信号 成分の冗長度を削減することができる。すなわち、直交変換は、元の信号成分を 直交変換し、得られる変換係数、に処理を施すことにより、元の信号成分を表す ビット数をよりも少ないビット数とすることができる。

また、変換係数を逆直交変換することにより、元の信号成分を得ることができる 。

直交変換処理を利用したディジタル信号処理システムの一例として動画像信号の 圧縮装置及び伸長装置がある。

相関性の強い信号は、周波数軸上では低周波数領域に信号電力が集中することが 知られている。ある特定の座標軸（例えば周波数軸）への信号電力の集中度が高 ければ高いほど、冗長度の削減が可能であり、信号圧縮効率が向上する。

画像信号は一般に空間的及び時間的に強い相関性を有するので、直交変換を行っ て特定の座標軸に電力を集中させ、動画像信号の高従来、例えばＮＴＳＣ方式の ビデオ信号に代表される動画像信号は、情報量が極めて多く、動画像信号を長時 間記録するには、大容量の記録媒体が必要であった。さらに、このような記録媒 体に対して動画像信号を記録再生する際の情報レートも非常に高がった。このた め、動画像信号の記録には、大型の磁気テープや光学ディスクが必要であった。

より小型の記録媒体に動画像信号を長時間記録する場合には、動画像信号に信号 圧縮を施して記録情報量を削減することが不可欠である。さらに、小型の記録媒 体から再生される圧ｌｌＩｖＪ画像信号を伸長する装置が必要である。

このような要求に応えるため、動画像信号を構成する各画像を表わす動画像信号 間や動画像信号の各部分間の相関を利用した様々な動画像信号圧縮方式が提案さ れている０例えば、Ｍ　Ｐ　Ｅ　Ｇ　（ＭｏｖｉｎｇＰｉｃｔｕｒｅ　Ｅｘｐｅ ｒｔｓ　Ｇｒｏｕｐ）により提案された動画像信号圧縮方式が広く知られている 。このＭＰＥＧ方式については、各種文献にて広く紹介されているので、ここで は詳細な説明は割愛する。

以下の説明は「画像」についてである、ここで説明する信号処理技術は、動画像 を表わす動画像信号の処理に関するので、一般にここで言う「画像」は、動画像 の１つの画像を表わす動画像信号の部分のことである。しかも、１つの動画像信 号は、動画像の１つの画像をフレームあるいはフィールドとして表わすことがで きる。特に記述の無い場合、ｒ画像」とはフィールドあるいはフレームのことで ある。

このＭＰＥＧ方式は、まず、動画像信号を構成する画像間の差分を取り、動画像 信号の時間軸方向の冗長度を落とす、その後、ＭＰＥＧ方式は、画像間差分のブ ロックに空間軸方向の直交変換処理を施すことにより、動画像信号の空間軸方向 の冗長度を落とす、ＭＰＥＧ方式は、直交変換処理として離散コサイン変換（Ｄ ＣＴ）処理を用いている１時間軸及び空間軸の両方向の冗長度を落とすことによ り、動画像は極めて効率よく圧縮される。このような圧縮処理によって得られる 圧縮動画像信号は、記録媒体に記録され、あるいは伝送媒体を介して伝送される 。

圧縮動画像信号を記録媒体から再生し、あるいは伝送媒体を介して受信する場合 には、ＤＣＴ変換により得られる変換係数のブロックを圧縮動画像信号から抽出 する。変換係数を逆直交変＃Ｉ（ＭＰＥＧ方式における逆離散コサイン変換（Ｉ 　Ｄ　ＣＴ　：　Ｉｎｖｅｒｓｅ　ＤｉｓｃｒｅｔｅＣｏｓｉｎｅ　Ｔｒａｎｓ ｆｏｒ＋＋　）　）を用いて処理し、画像間差分のブロックを再生して、元の動 画像信号の画像を再生する。

ＭＰＥＧ方式に基づいた動画像信号圧縮装置の構成例を図１に示す、この図１に 示す動画像信号圧縮装置では、ディジタル動画像信号がブロック化回路１０１に 入力され、例えばＮＴＳＣ方式などの標準ビデオフォーマットからブロックフォ ーマットに変換されて、ブロック化動画像信号が生成される。ここで、動画像信 号の各画像は、空間軸方向、すなわち水平方向及び垂直方向に１６Ｘ１６画索の マクロブロックに分割される。マクロブロックはさらに８×８画素のブロックに 細分割される。

図１に示す装置は、画像を構成するブロック全てが処理されるまで、動画像信号 の各画像をブロック単位で圧縮する。つぎに、この装置は、動画像信号の別の画 像を処理するが、この別の画像は、動画像を構成する一連の画像における・次の 画像であってもよく、なくてもよい、以下に、図１に示す装置における１つの画 像内の画素の１ブロツクの圧縮について説明する。圧縮される画素のブロックは 現画像ブロックである。ブロック化動画像信号は動き予測器１０２に供給される 。動き予測器１０２は、現画像ブロックＳ１を含む現画像をブロック単位で差分 ブロック算出回路１０３に供給する。

差分ブロック算出回路１０３は、動き予測器１０２から現画像ブロックを受信す るときに、動き予７１１１器１０２からの現画像ブロックに対応するマツチング ブロックＳ２を受信する。このマツチングブロックＳ２は、ピクチャメモリ詳１ １２に記憶された再生画像から予測器１１３によって得られる。差分ブロック算 出回路１０３は、現画像ブロックＳ１と、これに対応するマツチングブロックＳ ２との画素単位の差分をとる。得られる差分ブロックＳ３は直交変換回路１０４ に供給される。

直交変換回路１０４は、通常ＤＣＴ回路であり、差分ブロック＄３を直交変換し 、得られる変換係数のブロックを量子化ｒｆｒ１０５に供給する。量子化器１０ ５は、変換係数のブロックを量子化して量子化変換係数のブロックを生成する。

可変長符号化器１０６は、量子化器１０５からの量子化変換係数のブロックに、 ハフマン符号化、ランレングス符号化等の可変長符号化を施す、そして、得られ る符号化変換係数のブロックは出力バッファ１０７を介して、例えばディジタル 伝送路に出力される。

出力バッファ１０７に記憶されたビット数を示す制御信号は、量子化器１０５に フィードバックされる。量子化器１０５は、この制御信号に応じて量子化ステッ プサイズを調整して、そのオーバフローやアンダフローを防止する。

また、量子化変換係数のブロックは、量子化器１０５から逆量子化器１０８に送 られる。逆量子化器１０８は、この動画像信号圧縮装置での予測符号化の際に用 いられる再生画像を量子化変換係数から生成する局部復号化器の一部である。逆 量子化器１０８は、量子化器１０５による量子化処理と相補的な処理を行なうこ とにより、量子化変換係数のブロックを逆量子化する。得られる変換係数のブロ ックは、逆直交変換回路１０９に送られ、そこで直交変換回路１０４による直交 変換処理と相補的な処理を行なうことによって、逆直交変換される。得られる復 元差分ブロックＳ４は加算器１１０に供給される。

また、この加算器１１０は、ピクチャメモリ詳１１２のうちの予測器１１３によ って選択された１つのピクチャメモリから、現画像ブロックＳ１に対応したマツ チングブロックＳ２を受信する。加算器１１０は、逆直交変換回路１０９からの 復元差分ブロックＳ４と、ピクチャメモリ詳１１２からのマツチングブロックＳ ２との画素単位の加算を行ない、再生画像ブロックＳ５を生成する。再生画像ブ ロックＳ５は、セレクタ１１１により選択されたピクチャメモリ１１２Ａ〜１１ ２Ｄのうちいずれか１つに供給されて、記憶される。

再生画像ブロックは、選択されたピクチャメモリに記憶されて、選択されたピク チャメモリ内の再生画像ブロックからブロック単位で再生画像の（現ブロックに 対応する）１ブロツクを形成する。その後、再生画像は、動画像信号の他の画像 を圧縮する予測符号化のためのマツチングブロックを得るのに用いられる。

動き予測Ｗｆｒ１０２は、現画像のマクロブロック毎に、現画像のマクロブロッ クと、記憶されている動画像信号の他の画像の異なるマクロブロックとの動きベ クトルを決定する。また、動き予測器１０２は、現画像の各マクロブロック内の 画素と、他の画像の異なるマクロブロック内の画素との差分の絶対値和（絶対値 差分和）を生成する。各絶対値差分和は、現画像の各マクロブロックと、他の画 像のマクロブロックとのマツチングの度合を示す、動き予測器１０２は、各動き ベクトルとそれに対応する絶対値差分和を予測モード決定回路１１５に供給する 。

予測モード決定回路１１５は、動き予測器１０２からのデータを用いて、１以上 の他の再生画像に基づいて現画像を予測符号化するのに用いられる予測モードを 決定する。現画像は、以下の予測モードのいずれか１つを用いて予測符号化する ことができる。

（１）他の画像を参照せず画像自体で圧縮される画像内モード。

このように符号化された画像はエビクチャと称せられる。

（２）動画像において時間的に先行する再生画像を参照して予測を行なう前方予 測モード、このように符号化された画像はＰピクチャと称せられる。

（３）動画像において時間的に先行する再生画像と動画像において時間的に後行 する再生画像を参照して、あるいは、先行する再生画像と後行する再生画像の画 素単位の線形演算（例えば、平均値計算）を行なうことにより、ブロック単位の 予測を行なう両方向予測モード、このように符号化された画像はＢピクチャと称 せられる。

すなわち、エビクチャは、画像内で画像内符号化が完結する画像である。Ｐピク チャは、動画像において時間的に前にある再生Ｉピクチャ又番よＰピクチャより 予測される。Ｂピクチャは、時間的に前又は後にある再生エビクチャ又はＰピク チャを用いてブロック単位で予測されるか、あるいは、動画イ象において時間的 に前にある再生エビクチャ又はＰピクチャと時間的に後にある再生エビクチャ又 はＰピクチャから線形演算によって得られるブロックを用いて予測される。

そして、予測モード決定回路１１５は、予測モードとそれに対応する動きベクト ルを予測器１１３及び読出アドレス発生器１１４に供給する。続出アドレス発生 器１１４は、動きベクトルに応じて、ピクチャメモリ詳１１２に読出アドレスを 供給し、ピクチャメモリ１１２Ａ乃至１１２Ｄから記憶されている再生画像のブ ロックを読み出させる。再生画像の読出ブロックの位置は、動きベクトルにより 指定される。予測器１１３は、予測モード決定回路１１５からの予測モード信号 ＰＭに基づいて、ピクチャメモリ１１２Ａ乃至１１２Ｄから読み出されたブロッ クのうちの１つを選択する０選択された続出ブロックは、現ブロックＳ１に対す るマツチングブロックＳ２である。現ブロックがＢピクチャの一部である場合、 予測器１１３は、ピクチャメモリ１１２Ａ乃至１１２Ｄからの読出ブロックに対 して線形演算を行ない、必要なマツチングブロックを生成する。

予測器１１３は、マツチングブロックＳ２を差分ブロック算出回路１０３と加算 器１１０に供給する。

ＭＰＥＧ方式による動画像信号伸長装置の構成例を図２に示す。

この動画像信号伸長装置では、動画像信号圧縮装置から直接、あるいは配録媒体 から再生された圧縮動画像信号は、ピットストリームとして大力バッファ１２１ に供給され、一時的に記憶される。圧縮ディジタル信号は、符号化変換ブロック （現ブロックを表わす符号化変換係数のブロックを含む）、及び各ブロックの予 測モード情報、量子化ステップサイズ情報、動き゛ベクトルからなる。

圧縮動画像信号は、入力バッファ１２１か５１画像毎に読み出されて、逆回変長 符号化器（ＩＶＬＣ）１２２に供給される。この逆回変長符号化器１２２は、圧 縮動画像信号に逆回変長符号化を施して、圧縮動画像信号を量子化変換係数のブ ロック、及び各ブロックの予測モード情報、量子化ステップサイズ情報、動きベ クトルからなる成分に分離する。

符号化変換係数の各ブロックは、逆量子化器１２３に供給され、この逆量子化器 １２３は、ブロックの量子化ステップサイズを用いて量子化変換係数のブロック を逆量子化し、変換係数のブロックを生成する。逆直交変換回路１２４は、変換 係数のブロックに逆直交変換処理、通常ＩＤＣＴ処理を施して、復元差分ブロッ クを生成する。逆量子化器１２３と逆直交変換回路１２４はそれぞれ、図１に示 す動画像信号圧縮装置の量子化器１０５と直交変換回路１０４による処理と相補 的な処理を行なう。

読出アドレス発生器１３０は、逆回変長符号化器１２２がら供給される現ブロッ クの動きベクトルに応じて、ピクチャメモリ１２８Ａ乃至１２８Ｄに読出アドレ スを供給する。各ピクチャメモリ１２８Ａ乃至１２８Ｄは、続出アドレスに基づ いて、記憶された再生画像のブロックを読み出す、予測器１２９は、予測モード 信号ＰＭに応じて、ピクチャメモリ１２８Ａ乃至１２８Ｄがらの読出ブロックの 何れか１つを選択する０選択された読出ブロックは、現ブロックを再生するため のマツチングブロックである。現ブロックがＢピクチャとして符号化された画像 の一部をなす場合、予測器１２９は、ピクチャメモリ１１２Ａ乃至１１２Ｄがら の読出ブロックに対しては、マツチングブロックを加算器１２５に供給する。

加算器１２５は、逆直交変換回路１２４がらの復元差分ブロックと、予測器１２ ９からのマツチングブロックとの画素単位の加算を行って、現画像の現画像ブロ ックを再生する。セレクタ１２６は、再生現画像ブロックをピクチャメモリ１２ ８Ａ乃至１２８Ｄの何れか１に送って記憶させ、そこで現画像は再生される。再 生現画像ブロックは、選択されたピクチャメモリ内の再生現画像の現画像ブロッ クの位置に記憶される。現画像の再生ブロック全てが、選択されたピクチャメモ リ１２８Ａ乃至１２８Ｄに記憶されると、再生現画像は、読み出しが可能となり 、動画ず象における時間的に前又は後にある他の画像を再生するのに参照される 。

ピクチャメモリ１２８Ａ乃至１２８Ｄに記憶されている再生画偉は、表示アドレ ス発生器１２７が発生する読出アドレスに応じて、セレクタ１２６を介し、出力 動画像信号として読み出される。この出力動画像信号は、スキャンコンバータ（ 図示せず）によりピクチャメモリ１２８Ａ乃至１２８Ｄから、倒えばＮＴＳＣ等 の所定のビデオ信号フォーマットのラスクツオーマットで読み出される。得られ る出力動画像信号は、例えばＣＲＴ等のディスプレイに表示される。この例では 、同期信号発生器１３１は、外部同期発生器にロックされ、周期的にフレーム同 期信号を発生し、これを表示アドレス発生！！１２７に供給している０表示アド レス発生器１２７は、このフレーム同期信号に同期して読出アドレスを発生する 。

直交変換回路、例えば上述した動画像信号圧縮装置や動画像信号伸長装置で用い られているＤＣＴ回路やＩＤ０７回路等は、整数で表わされる画素値や変換係数 に対して有限ビット数でそれぞれ演算を行う、その結果、これらの直交変換回路 での直交変換では、ビット数の打ち切りが生じることがある。このため、実数を 用いた直交変換の精度や、直交変換に用いられる回路構成が異なり、直交変換の 結果が異なってしまう、これにより、動画像信号圧縮装置と動画像信号伸長装置 間や共通の圧縮信号を伸長する動画像信号弾、長装置間でミスマツチが生じる。

例えば、動画像信号圧縮装置では、圧縮動画像信号を生成する過程において、動 画像信号から得られる差分ブロックは直交変換され、得られる変換係数は、所定 の処理である量子化が施される。そして、動画像信号伸長装置においては、逆直 交変換回路の実数演算精度や構成が動画像信号圧縮装置のものに対応しない場合 、動画像信号伸長装置の出力が、動画像信号圧縮ＩＩの入力と異なる可能性があ る。

すなわち、動画像信号伸長装置の出力は、動画像信号伸長装置に用いられている 装置の精度や構成に依存する。

逆直交変換の演算精度や構成は、逆直交変換を行う装置によって異なる０例えば 、変換係数のブロックを、二つの異なる構成の同種の逆直交変換回路を用いて逆 変換すると、結果は異なることがある。

このような結果の差異は、逆直交変換ミスマツチ誤差（ミスマツチ誤差）と呼ば れる。

ＭＥＰＧ方式は、ＤＣＴやＩＤＣＴの演算精度を規定しているが、演算方法や構 成については何も規定していない、これは、ＭＥＰＧ方式の規格が決定される以 前に、ＤＣＴやＩ　ＤＣＴを行なう回路や方法が開発されたためである。

ＭＥＰＧ方式においては、上述のように、動画像信号圧縮ｖｔＩＩは、例えば動 画像信号に対して画像間動き補償予測符号化を行なう、ここで、動画像信号はブ ロックに分割され、現画像ブロックと、再生画像に動き補償を行なうことにより 得られるマツチングブロックとから差異ブロックが生成され、この差異ブロック がＤＣＴ処理により直交変換される。得られる変換係数は量子化され、量子化変 換係数は可変長符号化が施され、そして、符号化変換係数は、予測モード情報、 量子化ステップサイズ情報及び動きベクトルとともに組み込まれて、圧縮動画像 信号が生成される。

動画像信号伸長装置は、符号化変換係数に逆回変長符号化を施し、逆回変長符号 化により得られる量子化変換係数に逆量子化を行ない、そして、逆量子化により 得られる変換係数にＩＤＣＴ処理を施す。

得られる復元差分ブロックは、動きベクトルに応じて再生画像に動き補償を施す ことにより得られるマツチングブロックに加算される。

これにより得られる再生画像ブロックは、動画像出力信号を出力するための再生 画偉のブロックとして記憶され、参照画像としても使用される。

動画像信号圧縮装置は、予測符号化を行うための再生画像を量子化変換係数から 生成する局部復号化器を内部に備える。この局部復号化器は、逆量子化器と逆直 交変換回路を備える。

動画像信号圧縮装置の局部復号化器のＩＤ０７回路と動画像信号伸長装置のＩＤ ０７回路の構成が異なると、動画像信号圧縮装置の局部復号化器で得られる再生 画像が、動画像信号伸長装置で得られる再生画像と異なることがある。こうした ＩＤＣＴ処理の実行による差異は、ＭＰＥＧ規格に準拠した動画像信号圧縮装置 により生成した圧縮動画像信号を光ディスクなどの記録媒体に記録して販売する 場合に問題を生じる。この光ディスクから再生された圧縮動画像信号を他の製造 者により製造、販売された動画像信号伸長装置で伸長すると、再生画像が元の画 像と異なることがある。しかも、その差異は、実際に使用された動画像信号伸長 装置による場合がある。

圧縮動画像信号が、地上又は衛星放送、電話システム、ｌ５ＤＮシステム、ケー ブル又は光分配システム等の分配システムにより分配される場合、異なる動画像 信号伸長装置間で上述のような非互換性が生じる虞がある。

ミスマツチ誤差が特に問題となるのは、画像間予測符号化を行う場合である０画 像間予測符号化は、フィールド間符号化やフレーム間符号化である。ａ像間予測 符号化では、次第にこのミスマツチ誤差は蓄積されてしまい、再生画像に致命的 な破綻を生じる可能性がある。

ＭＰＥＧ方式による動画像信号圧縮においては、各ビデオシーケンスは、例えば ８又は１２画像を単位とする画像群（ＧＯＰ：Ｇｒｏｕｐ　０ｆＰｉｃｔｕｒｅ ｓ）に分割されている。各画像は、上述したようにエビクチャ、Ｐピクチャ、Ｂ ピクチャに分類される。

Ｂピクチャは動き予測の参照画像としては使用されない、したがって、Ｂピクチ ャで生じるミスマツチ誤差により他の画像に誤差が生じることはない。

Ｐピクチャでミスマツチ誤差が生じると、ミスマツチ誤差を持つ画像が、予測符 号化を行うためにピクチャメモリに蓄積されることとなる。したがって、画像間 予測符号化を行うと、ピクチャメモリ内に蓄積されたＰピクチャの誤差が次第に 大きくなり、予測符号化により得られるＰピクチャやＢピクチャにも及ぶ、この 誤差は、誤差のないエビクチャ又はＰピクチャにより置換されるまで蓄積されて いく。

同様に、エビクチャにミスマツチ誤差が発生した場合、ミスマツチ誤差のある再 生画像が、予測符号化を行うためのピクチャメモリに蓄積されることとなる。し たがって、画像間予測符号化を行うと、ピクチャメモリ内に蓄積されたエビクチ ャの誤差が、次第に大きくなり、予測符号化により得られるＰピクチャやＢピク チャにも及ぶ。

この誤差は、誤差のないエビクチャにより置換されるまで蓄積されていく。

誤差の蓄積を図３に示す０図３において、エビクチャを復号化する際に発生した ミスマツチ誤差をＥＩ、ＰピクチャＰ１を復号する際に発生したミスマツチ誤差 をＥＰＩとすると、再生されたＰピクチャＰ１に含まれる誤差の値はＥＩ＋ＥＰ １となる。またＰピクチャＰ２を復号する際に発生したミスマツチ誤差をＥＰ２ とすれば、再生されたＰピクチャＰ２に含まれる誤差の値はＥＩ＋ＥＰ１＋ＥＰ ２となる。このように、個々のミスマツチ誤差は小さい値でも次第に蓄積してい くと、大きな値の誤差となる。

このとき動画像信号圧縮装置及び動画像信号伸長装置のＭＰＥＧＰＥ化器で用い られるＩＤＣＴ処理によって発生したミスマツチ誤差には、次の２つのものが存 在する。

（１）演算精度の不足に起因する誤差。

（２）四捨五入の方法の違いに起因する誤差。

演算精度はＭＰＥＧの規格で規定されているが、この規格は完全にミスマツチ誤 差を発生させないほど十分ではなく、この規格を満たしているＩＤＣＴ装置どう しにおいても（１）のミスマツチ誤差が発生する可能性がある。

ＩＤＧＴ処理の出力は整数であるがら、ＩＤＣＴ処理の実数演算を行った後、演 算結果を整数に丸めなければまらない、一般的には、最も近い整数に丸められる 。しかし、ここで問題となるのは演算結果が＊、５（＊は整数）という数となっ た場合である。ＭＰＥＧ方式では演算結果である木、５の丸めの方法を規定して いない、すなわち、あるＩＤＣＴ装置ではこれを切り上げる処理を行うであろう し、またあるＩＤＣＴ装置ではこれを切り捨てる処理を行う、また、演算結果の 正負の符号により、丸めの方法が異なる場合もある。この丸めの方法の違いによ って発生するミスマツチ誤差は、（２）のミスマツチ誤差である。

ここで、（１）のミスマツチ誤差がランダムに発生するのに対し、（２）のミス マツチ誤差は体系的であるという点で、（１）のミスマツチ誤差は、（２）のミ スマツチ誤差とは興なる。（１）のミスマツチ誤差はランダムに発生するので、 正の誤差と負の誤差がほぼ同じ確立で発生する。したがって、長時間予測符号化 を行なった場合、（１）のミスマツチ誤差は平均化されていくと考えられる。

一方、（２）のミスマツチ誤差は体系的であり、そのＩＤＣＴ処理に固有のミス マツチ誤差であるので、一定して同一方向のミスマ向に蓄積されていく０個々の ミスマツチ誤差はわずか＋１又は−１であるが、一方向に蓄積されていくと、そ の値は次第に大きな値となる。

すなわち、（１）のミスマツチ誤差は、一時的には発生するものの、平均化され ていくために、それほど大きな問題とはならない。

一方、（２）のミスマツチ誤差は、二方向に蓄積するため、大きな問題となる。

このため、蓄積する性質を有する（２）のミスマツチ誤差を防止する必要がある 。

ＭＰＥＧ１方式では、（２）のミスマツチ誤差を防止するために、ＩＤＣＴ処理 を行う前に、処理を行なうことが提案されている。この処理は、画像内符号化画 像（イントラマクロブロックという、）におけるマクロブロックの（０，Ｏ）成 分以外の全変換係数の成分を奇数とする処理である１例えば図４に示すように、 （０，１）成分、（７，１）成分、（２，３）成分、（５，３）成分、（１，５ ）成分、　（８，５）成・分、　（３，７）成分、　（４，７）成分は何れも変 換係数が５６８であり、偶数であるので、これを前処理により、例えば奇数であ る５６７とする。この前処理を行った変換係数に対してＩＤＣＴ処理を行うと、 常に端数が出なくなる。

また、イントラマクロブロックのＤＣ成分は、圧縮動画像信号がら得られる画像 において、視覚的に重要な信号であるので、その精度ｔよ８ビツトに制限するの みにとどめておく、また、イントラマクロブロックのＤＣ成分は、この重要成分 の精度を低下させないために、奇数への変換は行なわない、一方、画像間符号化 を用いた符号化画像のマクロブロック（以下、ノンイントラマクロブロックとい う、）を変換することにより得られる変換係数はすべて、イントラマクロブロッ クのＤＣ成分以外の成分の変換係数と同様の処理を行い、変換係数を奇数のみに 制限している。

このようにＩＤＣＴ処理の対象である変換係数の値を奇数に制限する処理を、奇 数化処理と呼ぶ。

このような奇数化処理を行うことにより、動画像信号圧縮装置と動画像信号伸長 装置のＩＤＣＴ処理が共通のルールで丸め処理を行い、画質の互換性を維持する ことができる。

しかし、上述の奇数化処理を行なっても、ＩＤＣＴ処理により＊。

５（本は整数）という結果が生じることがあるため、ＭＰＥＧｌの処理では、蓄 積する性質を持つ（２）のミスマツチ誤差が発生する。

＊、５という結果が生じる状況について、例えばＭＰＥＧ方式における８×８の 二次元ＩＤＣＴを用いて以下に説明する。

８Ｘ８の二次元ＩＤＣＴは以下の式で表される。

（以下金白） 上記の式において、Ｆ（ｕ、ｖ）は、二次元ＩＤＣＴが施されるＤＣＴ係数を示 す０式１において、ＩＤＣＴの各出力値は実数、すなわち有理数や無理数である 。＊、５は有理数であるので、ＩＤＣＴの出力値を無理数にすることにより、蓄 積する性質を有するミスマツチ誤差の発生を防ぐことができる。また、出方値が 有理数である場合、その出力値を＊、５にすることができる。　゛ＤＣＴ係数で あるＦ（０，０）、Ｆ（０，４）、Ｆ（４，０）、Ｆ（４，４）は、特殊なりＣ Ｔ係数である。これらのＤＣＴ係数の何れかが非零値をとる場合、ＩＤＣＴの出 力値は有理数となる。ここのように、特殊なりＣＴ係数Ｆ　（０，Ｏ）、Ｆ　（ ０，４＞、Ｆ（４，Ｏ）、Ｆ（４，４）の１つでも、４の倍数であって、８の倍 数でない非零値をとる場合、出力値は＊、５となる。

上記４つの特殊ＤＣＴ係数のみが非零値をとる係数である場合、Ｉ　ＤＣＴの出 力値は式３により表わさせる。

Ｘとｙの組合せが異なれば、式３中のｆ（ｘ、ｙ）は以下の値をとる。

工［Ｆ（０，Ｏ）　−Ｆ（０，４）　−Ｆ（４，Ｏ）　＋Ｆ（４，４）　］この ように、４つの特殊係数が、式４で表わす値の何れかが４の倍数であり８の倍数 でないという値をとれば、結果は＊、５となる。

すなわち、４つの特殊係数が非零値をとれば、ＩＤＣＴの出力値が＊、５となる 可能性が高い。

また、上述の４係数以外にも、非零値をとるＤＣＴ係数を対称的に種々に組み合 わせることにより、＊、５という結果が得られる。

例えば、 （１）係数の組Ｘ　（２ｎ＋１．２ｍ＋１）、Ｘ　（２ｍ＋１．２ｎ＋１）が同 一の非零値をとり、その値が４の倍数であり８の倍数でない場合。

（２）係数の組Ｘ　（２ｎ＋１．２ｎ＋１）、Ｘ（８−２ｎ−１゜８−２ｎ−１ ）が同一の非零値をとり、その値が４の倍数であり８の倍数でない場合。

上記の表現において、Ｘ（ｉ、ｊ）は、８×８の二次元ＤＣＴの成分である変換 係数である。

実際の動画像信号がＭＰＥＧ方式に準拠した動画像信号圧縮装置により圧縮され る場合、非零ＤＣＴ係数は上記のパターンで得られることが多く、これによりＩ Ｉ）ＣＴ出力値は＊、５となる。しかも、４つの特殊係数の値は、はとんどの場 合が非零である。

上述したように、最も頻繁に本、５を発生させるＤＣＴ係数のパターンは、上記 ４係数が非零の値を持つときであるので、これらの場合に対策を施すことにより 、ミスマツチ誤差の発生ｉ″４を下げることができる。

ＭＰＥＧｌにおける、イントラマクロブロック及びノンイントラマクロブロック の逆量子化方法を図５に示す０図５において、ＱＡＣ（ｉ、ｊ）はＤＣＴ係数の （ｉ、ｊ）成分、ｗｔ（ｉ、ｊ）は重み行列の（ｉ、ｊ）成分、ｍｑｕａｎｔは 量子化係数、ｒｅｃ（ｉ、ｊ）は逆量子化されたＤＣＴ係数の（ｉ、ｊ）成分を 示す、逆量子化方法はＣ言語の構文で記述する。Ｃ言語の構文については、）Ｉ ｅｒｂｅｒｔ　５ｃｈｉｌｄｔ、　Ｕｓｉｎｇ　Ｔｕｒｂｏ　Ｃ，０ｓｂｏｒｎ ｅ　ＭｃＧｒａｗ　Ｈｉｌｌ　（１９８８）、　ｐ、８３−８７に記載されてい る。

量子化された各ＤＣＴ係数は逆量子化された後、ＩＤＣＴ処理が施されるが、Ｍ ＰＥＧｌでは、ＤＣＴ係数が偶数であった場合、＋１又は−１を加えてＩＤＣＴ 処理が施される値をすべて奇数となるように処理を行う、この操作によると、例 えば、４係数のうちＦ（０，０）のみが非零の値を持つ場合、Ｆ（０，０）が４ の倍数でかつ８の倍数でないときにミスマツチ誤差を起こすので、ＤＣＴ係数が すべて奇数値を持つように処理を施して、ＩＤＣＴ変換すると、その結果は＊、 ５とはなり得ない、同様に、４特殊係数の他の係数Ｆ（０，４）、Ｆ　（４，Ｏ ）　、　Ｆ　（４，４）　のどれか１つのみが非零の値を持つ場合、ミスマツチ 誤差を発生させない、しかし、図４から判るように、上記４係数の内、複数個の 係数が非零の値を持つ場合、あるいは上記（１）、（２）のように対称的な係数 の組がある場合には、全ＤＣＴ係数を奇数にしても、ミスマツチ誤差の発生を防 ぐことができない。

すなわち、ＭＰＥＧｌの奇数化処理では、非零の値を持つＤＣＴ係数が２個以上 の場合、ミスマツチ誤差の発生を防ぐことができない、しかも、ＭＰＥＧｌでは 、偶数値を持つ変換係数が存在してはならないので、ＭＰＥＧｌの奇数化処理は 、量子化変換係数の分解能を劣化する。これにより、画質が低下し、高画質がめ られる場合に問題となる。すなわち、蓄積する性質を有するミスマツチ誤差の防 止方法であって、ＭＰＥＧｌの規格で提案されているものより優れた方法が切望 される。

発　明　の　開　示 こうした従来技術の問題に解決するために、本発明の目的は、変換係数を逆直交 変換する際に、蓄積する性質を持つミスマツチ誤差の発生を効果的に防ぐことが でき、かつ、変換係数の分解能を劣化させない方法及び装置を提供することであ る。

特に、本発明の目的は、ミスマツチ誤差の問題を効果的に解決することができる 変換係数の逆直交変換方法及び装置を提供することである。

また、本発明の目的は、変換係数のブロックが逆変換されたときの丸め誤差を防 止するように、変換係数のブロックの逆直交変換以前に、変換係数に前処理を施 す方法及び装置を提供することである。

また、本発明の目的は、ミスマツチ誤差のない動画像信号圧縮装置、動画像信号 伸長装置、圧縮動画像信号用の記録媒体、及びミスマツチ誤差を防ぎ画像劣化を 最低限に抑える手段を提供することである。

さらに、本発明の目的は、従来の方式では解決できなかったミスマツチ誤差の発 生を効果的かつ容易に解決することである。

本発明は、誤差のない変換係数の組を生成し、これに逆直交変換を行なう変換係 数処理方法を提供する。誤差のない変換係数の組には、逆直交変換されたときの 丸め誤差は発生しない、この方法では、上記組の変換係数の総和がとられ、この 総和のパリティ（すなわち、総和が奇数であるか偶数であるか）が判定される。

この総和のパリティが偶数であると判定されたとき、変換係数のうち１つのパリ ティが反転されて、パリティ反転変換係数が生成される。このパリティ反転変換 係数により、総和パリティが奇数になる。そして、このパリティ反転変換係数を 含む変換係数の組は、誤差のない組とじて供給される。

また、本発明は、誤差のない変換係数の組を生成し、これに逆直交変換を行なう 変換係数の前処理ｖＬＭを提供する。誤差のない変換係数の組には、逆直交変換 されたときの丸め誤差は発生しない、この処理装置はアキュムレータを備え、こ のアキュムレータは上記組の各変換係数を受け取り、総和をめる。パリティ判定 回路は、アキュムレータからこの総和を受け取り、総和のパリティを判定する。

パリティ反転回路は、パリティ判定回路により総和パリティが偶数であると判定 されたとき作動し、変換係数のうち１つのパリティを反転して、パリティ反転変 換係数を生成する。このパリティ反転変換係数により、総和パリティが奇数にな る。そして、このパリティ反転変換係数を含む変換係数の組は、誤差のない組と して供給される。

さらに、本発明は、丸め誤差を生じない変換係数の逆直交変換方法を提供する。

各変換係数は２進数により表わされる。この方法では、各変換係数の最下位ビッ トが検出され、値が１の最下位ビットを持つ変換係数がカウントされる。このカ ウント値は、偶数であかを判定される。カウント値が偶数であると判定されたと き、変換係数のうち１つを変更して、変更変換係数を生成する。この変更変換係 数により、カウント値が奇数になる。そして、この変更変換係数を含む変換係数 の組は、逆直交変換される。

また、本発明は、丸め誤差を生じない変換係数の逆直交変換装置を提供する。こ の装置は、変換係数の総和をめる回路と、この総和のパリティを判定するパリテ ィ判定回路とを有する。総和奇数化回路は、パリティ判定回路によりパリティが 偶数であると判定されたときに作動し、変換係数のうち１つのパリティを反転し てパリティ反転変換係数を生成する。このパリティ反転変換係数により、総和が 奇数になる。そして、逆直交変換回路は、総和奇数化回路から、パリティ反転変 換係数を含む変換係数を受け取る。

また、本発明は、丸め誤差を生じない変換係数の逆直交変換装置を提供する。こ の装置は、各変換係数の最下位ビットの状態を判定する最下位ビット判定回路を 備えている。カウンタ回路は、最下位ビット判定回路が値が１の最下位ビットを 持つと判定するこれらの変換係数をカウントする。カウント判定回路は、カウン タ回路からのカウント値が偶数であるかを判定する。そして、カウント奇数化回 路は、カウント判定回路によりカウント値が偶数であると判定されたときに作動 し、変換係数のうち１つを変更して変更変換係数を生成する。この変更変換係数 により、カウント値は奇数になる。そして、逆直交変換回路は、カウント奇数化 回路から、変更変換係数を含む変換係数を受け取る。

また、本発明は、動画像信号圧縮装置を提供する。動画像信号は画像からなり、 各画像はブロックに分割されている。この動画像信号圧縮装置は、参照画像のマ ツチングブロックを用いて動画像信号のブロックを予測符号化して、差分ブロッ クを生成する予測符号化ロックを圧縮し、圧縮動画像信号を生成する。差分ブロ ック符号化器は、予測符号化器からの差分ブロックを直交変換して変換係数ブロ ックを生成する直交変換回路と、この直交変換回路からの変換係数ブロックを量 子化して圧縮信号ブロックを生成する量子化器とを備えている。この圧縮信号ブ ロックから、圧縮動画像信号が得られる。

また、この動画像信号圧縮装置は、差分ブロック符号化器からの圧縮信号ブロッ クを伸長して、圧縮信号ブロックが逆直交変換されるときの丸め誤差を生じずに 復元差分ブロックを生成する局部復号化器を有する。この局部復号化器は、差分 ブロック符号化器からの圧縮信号ブロックを逆量子化して、復元変換係数ブロッ クを生成する逆量子化器を備えている。アキュムレータは、この逆量子化器から の各変換係数ブロックの復元変換係数の総和をめ、この総和のパリティがパリテ ィ判定回路により判定される。総和奇数化器は、パリティ判定回路により総和パ リティが偶数であると判定されたときに作動し、ブロック内の復元変換係数のう ち１つのパリティを反転させて、パリティ反転変換係数を生成する。このパリテ ィ反転変換係数により、総和が奇数になる。そして、逆直交変換回路は、この総 和奇数化器からのパリティ反転変換係数を含む復元変換係数のツクを逆直交変換 して、復元差分ブロックを生成する。

また、この動画像信号圧縮装置は、局部復号化器からの復元差分ブロックを予測 復号化して、動画像信号のブロックに対応する画像ブロックを再生する予測復号 化器を備えている。そして、この動画像信号圧縮装置は、この予測復号化器から の再生画像ブロックを、動画像の他の画像を予測符号化するための参照画像に使 用する再生画像ブロックとして記憶するピクチャメモリを有する。

上述の動画像信号圧縮装置において、局部復号化器内のアキュムレータ、パリテ ィ判定回路及び総和奇数化器の代わりに、各復元変換係数の最下位ビットを決定 する最下位ビット決定回路、値が１の最下位ビットを持つ各ブロック内の復元変 換係数をカウントするカウンタ、カウンタからのカウントが偶数であるかを判定 するカウント判定回路、及びこのカウント判定回路によりカウント値が偶数であ ると判定されたときに作動し、ブロック内の復元変換係数のうち１つを変更して 、カウント値を奇数にする変更変換係数を生成するカウント奇数化器を用いても よい。

また、本発明は、動ｒＪｊｎ像出力信号を再生する圧縮動画像信号伸長装置を提 供する。圧縮動画像信号は、動画像出力信号の画像をそれぞれ表わす信号成分か らなり、これらの信号成分は可変長符号化圧縮信号ブロックからなる。この動画 像信号伸長装置は、可変長符号化圧縮信号ブロックに対して逆回変長符号化を施 して、圧縮信号ブロックを生成する逆回変長符号化器を備えている。

復号化器は、逆回変長符号化器からの圧縮信号ブロックを伸長して、圧縮信号ブ ロックが逆直交変換されたときに丸め誤差を生じさせない復元差分ブロックを生 成する。この復号化器は、差分ブロック符号化器からの各圧縮信号ブロックを逆 量子化して復元変換係数ブロックを生成する逆量子化器を備えている。アキュム レータは、この逆量子化器からの変換係数ブロック内の復元変換係数の総和をめ 、この総和のパリティはパリティ判定回路により判定される。

総和奇数化器は、パリティ判定回路により総和パリティが偶数であると判定され ときに作動し、ブロック内の復元変換係数のうち１つのパリティを反転して、総 和パリティが奇数であるパリティ反転変換係数を生成する。逆直交変換回路は、 総和奇数化器からパリティ反転変換係数を含む復元変換係数のブロックを受け取 り、復元差分ブロックを生成する。

また、この動画像信号伸長装置は、復号化器からの復元差分ブロックを予測復号 化して画像ブロックを再生する予測復号化器と、この予測復号化器からの再生画 像ブロックを再生画像のブロックとして記憶するピクチャメモリとを備えている 。また、この動画像信号伸長装置は、このピクチャメモリから動画像出力信号を 読み出す回路を有する。

上述の動画像信号伸長装置において、復号化器内のアキュムレータ、パリティ判 定回路及び総和奇数化器の代わりに、各復元変換係数の最下位ビットを決定する 最下位ビット決定回路、最下位ビットを持つ各ブロック内の復元変換係数をカウ ントしてカウント値を生成するカウンタ、カウンタからのカウント値が偶数であ るかを判定するカウント判定回路、及びこのカウント判定回路によりカウントが 偶数であると判定されたときに作動し、ブロック内の復元変換係数のうち１つを 変更して、カウント値を奇数にする変更変換係数を生成するカウント奇数化器を 用いてもよい。

さらに、本発明は、圧縮動画像信号を生成する動画像信号圧縮方法を提供する。

この動画像信号圧縮方法においては、動画像信号ブロックに対して予測符号化及 び直交変換処理が施され、変換係数ブロックを生成し、この変換係数ブロックか ら圧縮動画像信号が得られる。変換係数ブロックは、逆直交変換及び予測復号化 を施す以前に総和奇数化され、動画像信号の他の画像を予測符号化する際に参照 画像として用いる再生画像のブロックを生成する。

また、本発明は、圧縮動画像信号を生成する動画像信号圧縮方法を提供する。こ の動画像信号圧縮方法においては、動画像信号の１画像のブロックと、参照画像 としての再生画像信号のブロックとの間の動きが検出され、検出された動きに応 じて参照画像に動き補償が施されて、参照画像のマツチングブロックが生成され る。参照画像のマツチングブロックは、動画像信号のブロックに対して予測符号 化を行なうのに用いられ、差分ブロックを生成する。この差分ブロックは直交変 換されて、変換係数ブロックが生成される。量子化及び可変長符号化を行なうこ とにより、この変換係数ブロックから圧縮信号が生成される。各変換係数ブロッ クを総和奇数化して逆直交変換処理における丸め付は誤差を防ぎ、その後、変換 係数ブロックに逆直交変換処理を施して、復元差分ブロックが再生される。そし て、復元差分ブロックが予測復号化され、動画像信号の他の画像に予測符号化を 施す際の参照画像として用いる再生画像のブロックを生成する。

さらに、本発明は、動画像を表わす圧縮動画像信号が記録される直交変換処理を 行ない、変換係数ブロックを得ることにより、この変換係数ブロックから圧縮動 画像信号が得られる。変換係数ブロックは総和奇数化され、その後、変換係数ブ ロックに対して逆直交変換処理及び予測復号化を行ない、動画像信号の他の画像 を予測符号化する際に参照画像として用いる再生画像のブロックが得られる。

以下、本発明による、蓄積する性質のミスマツチ誤差の防止方法を説明する。

式４を検討することにより、結果が（２ｎ＋１）／２　（ｎは！１数）である場 合にミスマツチ誤差が発生することが判る。

式４は、以下のように要約できる。

ｆ（ｘ、ｙ）　＝１／８　ＡＣに こで、　ＡＣＣは全係数の総和である。最も多いミスマツチのパターンは、 ｆ（ｘ、ｙ）　＝１／８　ＡＣＣ＝　＜２ｎ＋１）／２　＝　１／８（４＊（２ ｎ＋１）である。

これにより、ＡＣＣが奇数とされた場合、ミスマツチ誤差は発生しないことが判 る。

したがって、本発明は、ＤＣＴ係数を逆量子化し、ＤＣＴ係数の総和を計算し、 その後、ＩＤＣＴ処理を行なう方式をとっている。

ＤＣＴ係数の総和が偶数（すなわち、総和パリティが偶数）である場合、ＤＣＴ 係数のうち１つのパリティを変更して、ＤＣＴ（ｇ数の総和を奇数（すなわち、 総和パリティを奇数）にする、ＤＣＴ係数の総和を奇数化するには、１つのＤＣ Ｔ係数のパリティを変更するだけで十分である。しかも、ＩＤＣＴの出力値に最 小の影響しか与えない係数パリティであるから、変更することができる。つまり 、本発明によれば、ＩＤＣＴ処理前にＤＣＴ係数の総和パリティをチェックする ことにより、そして、総和パリティが偶数である場合、１）ＣＴ係数の１つのパ リティを変更してＤＣＴ係数の総和を奇数化することにより、ミスマツチ誤差の 発生を効果的に防ぐことができる。

重要なことは、本発明によれば、ＤＣＴ係数の総和を奇数化するのに、１つのＤ ＣＴ係数のパリティを変更するだけで十分であるということである。ＭＰＥＧｌ は、全ＤＣＴ係数を奇数化し、その結果、ＩＤＣＴ処理が施されるＤＣＴ係数の 分解能を劣化させてしまう、これに対し、本発明によるミスマツチ誤差防止法は 、ＩＤＣＴの入出力値の精度をあまり低下させずにＤＣＴ係数の総和を奇数化す る０本発明の方法を動画像信号圧縮装置、圧縮動画像信号伸長装置、あるいは圧 縮動画像信号伝送装置に適用すれば、画質の低下を最小限に抑えることができる 。

さらに、本発明の方法をＭＰＥＧ方式に適用すれば、最小量子化ステップが２で ある従来技術に対し、最小量子化ステップを１にすることができる。

図面の簡単な説明 図１は従来のＭＰＥＧ方式の動画像信号圧縮装置の構成を示すブロック図である 。

図２は従来のＭＰＥＧ方式の圧縮動画像信号伸長装置の構成を示すブロック図で ある。

図３はＭＰＥＧ方式において動画像信号が圧縮されるシーケンスを説明するため の図である。

図４はＤＣＴ係数の具体例を示す図である。

図５は従来のＭＰＥＧ１方式のイントラマクロブロック及びノンイントラマクロ ブロックの逆量子化処理を説明するための図である。

図６は本発明に係る動画像信号圧縮装置の第１の実施例の構成を示すブロック図 である。

図７はＤＣＴ係数のジグザグスキャンを示す図である。

図８は図６に示す総和奇数化回路１４の具体的な第一の実施例を示すブロック図 である。

図９は図８に示す総和奇数化回路の動作を説明するためのフローチャートである 。

図１０Ａは図６に示す総和奇数化回路の第２の実施例を示すブロック図である。

図１０Ｂは図６に示す総和奇数化回路の第２の実施例の変形を示す図である。

図１１は図８に示すパリティインバータの第１の実施例を示すブロック図である 。

図１２は上記パリティインバータの動作を説明するためのフローチャートである 。

図１３は上記パリティインバータの第２の実施例を示すブロック図である。

図１４は上記パリティインバータの第３の実施例の動作を説明するためのフロー チャートである。

図１５は上記パリティインバータの第３の実施例を示すブロック図である。

図１６は上記パリティインバータの第４の実施例の動作を説明するためのフロー チャートである。

図１７は上記パリティインバータ第４の実施例を示すブロック図である。

図１８は図６に示す総和奇数化回路の第３の実施例を示すブロック図である。

図１９は本発明に係る圧縮動画像信号伸長装置の第１の実施例の構成を示す図で ある。

図２０は図１９に示す圧縮動画像信号伸長装置における逆量子化器及び総和奇数 化器を示すブロック図である。

図２１は上記逆量子化器及び総和奇数化器の動作を説明するためのタイミングチ ャートである。

図２２は本発明に係る動画像信号圧縮装置の第２の実施例の構成を示すブロック 図である。

図２３は図２２に示す動画像信号圧縮装置の第２の実施例における総和奇数化回 路の第１の実施例をブロック示す図である。

図２４は図２２に示す動画像信号圧縮装置の第２の実施例における総和奇数化回 路の第２の実施例を示すブロック図である。

図２５は図２２に示す動画像信号圧縮装置の第２の実施例における総和奇数化回 路の第３の実施例を示すブロック図である。

図２６は図２３乃至２５に示す総和奇数化回路におけるパリティインバータの一 実施例を示すブロック図である。

図２７は図２６に示すパリティインバータの第１の変形を示す図である。

図２８は図２６に示すパリティインバータの第２の変形を示す図面２９は図２６ に示すパリティインバータの第３の変形を示す図である。

図３０は本発明に係る圧縮動画像信号伸長装置の第２の実施例の構成を示すブロ ック図である。

発明を実施するための最良の形態 以下、逆離散コサイン変換方法、逆離散コサイン変換装置、動画像信号圧縮装置 、圧縮動画像信号伸長装置、記録媒体及び伝送装置の実施例について、図面を参 照しながら説明する。

二の実施例は、本発明を、動き補償予測符号化と離散コサイン変換（Ｄ　ＣＴ　 ：　Ｄｉｓｃｒｅｔｅ　Ｃｏ５１ｎｅ　ＴｒａｎＳｆｏｒＩｌｌ）を組み合わせ たハイブリッド（ｈｙｂｒｉｄ）符号化方式に適用したものである。このハイブ リッド符号化方式は、動画像の符号化規格のための国際的な委員会である、ＣＣ ＩＴＹ（国際電信電話諮問委員会）の）１．２６１の１３０−ＩＥＣ／ＪＴＣＩ ／ＳＣ２／ＷＧ１１　（通称ＭＰＥＧという）で検討されており、蓄積メディア 用の動画像信号の圧縮などにおいても採用されており、広く知られた方式である 。ＷＧＩＩの報告には、ここで用いられる語の用語集が記載されている。

動き補償予測符号化は、動画像信号の時間軸方向の相関を利用して動画像信号が 有する冗長度を削減する方法である。既に復号化されている別の動画像を参照画 像として、現在の符号化対象である画像信号を動き補償予測し、得られる動き補 償予測誤差が動きベクトル、予測モードなどと共に圧縮信号に含まれる。これに より、現在の画像を表わすのに必要な圧縮動画像信号の情報量を大幅に削減する 。

そして、上記動き補償予測誤差信号は、動画像を構成する各画像の空間軸方向の 相関を利用する信号圧縮器により圧縮される。この差分信号圧縮器の一例として は、ＤＣＴ回路などの直交変換回路と量子化器を組み合わせたものが代表的であ る。ＤＣＴは、直交変換の一種で、画像信号の有する画像内（フレーム内又はフ ィールド内）２次元相関性により、特定の周波数成分に信号電力を集中させる。

この集中分布した係数のみは、そのままあるいは追加圧縮後、圧縮信号に含まれ る。これにより、現在の画像を表わすのに必要な圧縮動画Ｃ像信号の情報量をさ らに削減する。

画像間動き補償予測符号化は、動画像信号のフレーム間で行うこともできる。ま たインクレース画像信号のような場合には、フィールド間で行うこともできる。

また、フレーム間符号化とフィールド間符号化を動画像信号の性質に応じて、適 応的に切替えることも可能である。

１１立１１１ 図６に、本発明を適用した動画像信号圧縮装置の具体的な構成を示す０図６に示 す動画像信号圧縮装置においては、動画像信号が画像に分割され、画像単位で圧 縮される。各画像は画像ブロックに分割され、ブロック単位で圧縮される。圧縮 された画像ブロックは現画像ブロックと呼ばれる。現画像ブロックは現画像と呼 ばれる画像のブロックである。

動画像信号（通常、ビデオ信号）は、第１のピクチャメモリ群２へ供給され、複 数の画像が一旦記憶される。メモリコントローラ３は、第１のピクチャメモリ群 ２及び第２のピクチャメモリ群４の読出を制御する。また、メモリコントローラ ３は、スライススタート信号ＳＳ及びマクロブロックスタート信号ＢＳをスライ ス／マクロブロック・カウンタ５に供給する。メモリコントローラ３は、現在符 号化対象である第１のピクチャメモリ群２から読み出される画像のスライス又は マクロブロックに同期して、これらの信号を供給する。

スライスは、画像の幅にわたるブロックの水平列である。

動き予測器６は、第１のピクチャメモリ群２に記憶されている現画像ブロックと 、過去の画像と未来の画像の各ブロックとのブロックマツチングを行なうことに よって、動き予測を行なう、ブロックマツチングは、例えばＬ６Ｘ１６ｉ！ｉｉ 素のブロックを用いて行なう。

現画像とブロックマツチされる過去のＩｍ偉と未来の画像の各ブロックは、メモ リコントローラ３から出力される動き予測参照画像指示信号に従って、第１のピ クチャメモリ群２の中から選択される。そして、動き予測器６は、ブロックと現 画像ブロックとの差、すなわち動き予測誤差が最小となる第１のピクチャメモリ 群２内の過去又は未来の画像中のブロック位置を、動きベクトルＭＹとして動き 補償器７に供給する。

動き補償回路７は、動きベクトルＭｌ／に応じて、第２のピクチャメモリ群４に 蓄えられている各再生画像のブロックを潜在的なマツチングブロックとして読み 出させる。これらの潜在的なマツチングブロックが読み出される再生画像の位置 は、動きベクトルＭＹにより指定される。そして、第２のピクチャメモリ群４か ら読み出された潜在的なマツチングブロックのうち１つが、メモリトローラ３か ら出力される動き補償参照画像指示信号に従って、現ブロックのマツチングブロ ックとして選択される。第２のピクチャメモリ群４に蓄積されている再生画像は 、後述するように、差分ブロック符号化器９から出力される量子化ＤＣＴ係数を 局部復号化することにより再生される画像である。

動き補償参照画像指示信号によりマツチングブロックが選択される再生画像は、 現画像の予測モードによって異なる。前方向予測モードでは、マツチングブロッ クが過去の再生画像から選択される。

両方付予測モードでは、マツチングブロックは、過去の再生画像、未来の再生画 像から選択されるか、あるいは過去の再生画像と未来の再生画像の各ブロックに 対して線形演算（例えば、平均値計算）を行なうことにより得ることができる。

そして、現画像が画像内符号化モードで符号化される場合、すなわち画像が予測 なしで符号化される場合、全画素値が零である零ブロックがマツチングブロック として用いられる。第２のピクチャメモリ群４から読み出されるマツチングブロ ックは適応的であり、これにより、動画像信号の各ブロックついて最適なマツチ ングブロックの選択が行われる。

動き補償器７は、まず、現画像ブロックと、異なる予測モードで得られる潜在的 なマツチングブロックとの画素毎の差分の絶対値総和を計算することにより、各 画像の予測モードを選択する。そして、この総和が最小である予測モードを選択 する。動き補償器７は、選択された予測モードを示す動き補償モード信号量を、 後述する可変長符号化器１７に供給する。また、動き補償器７は、第２のピクチ ャメモリｇ￥４に、選択された予測モードのマツチングブロック＄２を差分発生 回路８に供給させる。

この差分発生回路８は、第１のピクチャメモリ群２から読み出された動画像信号 の現画像ブロックＳ１を受け取り、現画像ブロックＳｌとマツチングブロックＳ ２との差分を画素単位で計算する。差分発生回路８は、得られる差分ブロックＳ ３を差分ブロック符号化器９に供給する。差分ブロック符号化器９は、差分ブロ ックＳ３を圧縮して、量子化変換係数ＳＣのブロックを形成する。量子化変換係 数ＳＣのブロックは、局部復号化器１０に供給され、伸長されて再生差分ブロッ クＳ４が生成される。この動画像信号圧縮装置内の局部復号化器１０は、後述す る圧縮動画像信号伸長ｖｔＷ１と類似した構成を有するが、詳細においては区別 される。

ここで、上記差分ブロック符号化器９、局部復号化器１０について説明する。

差分ブロック号化器９は、図６に示すように、ＤＣＴ回路１１と量子化器１２と を備える。ＤＣＴ回路１１は、差分ブロック発生回路８から供給されるブロック 差分Ｓ３をＤＣＴ変換して、ＤＣＴ係数を量子化器１２に供給する。ｊ量子化器 １２は、ＤＣＴ係数を量子化して、量子化ＤＣＴ係数のブロックＳＣを出力する 。

局部復号化器１０は、図６に示すように、逆量子化：ａ１３と、総和奇数化回路 １４と、ＩＤＣＴ回路１５とを備えている。逆量子化器１３は、量子化器１２か らの量子化ＤＣＴ係数ＳＣを量子化テーブルを用いて逆量子化する。奇数化回路 １４は、ＤＣＴ係数の総和が奇数でないときに、ＤＣＴ係数に対してパリティ反 転を行なう、これにより、総和奇数化されたＤＣＴ係数のブロックを逆直交変換 する際に、ミスマツチ誤差が生じない、ＩＤＣＴ回路１５は、奇数化回路１４か らのＯＣＴ係数の総和奇数化ブロックに対して逆離散コサイン変換（ＩＩ）ＣＴ 変ｔａ）を行なって、再生差分ブロックを生成する。

つぎに、量子化器１２での具体的な量子化について説明する。量子化は８ｘ８Ｄ ＣＴ係数からなるブロック単位で行われる０画像内符号化モードで圧縮された画 像（エビクチャ）の各ブロックはイントラマクロブロックと呼ばれる６画像間符 号化モードで圧縮された各ブロックは、ノンイントラマクロブロックと呼ばれる 。イントラマクロブロックが直交変換されると、（０，Ｏ）成分のＤＣＴ係数は ＤＣ係数となる。ＤＣ係数は、四捨五入により、８ビット精度での量子化の際に はＤＣ係数を８で割り、９ビット精度での量子化の際にはＤＣ係数を４で割り、 １０ビット精度での量子化の際にはＤＣ係数を２で割り、１１ビット精度での量 子化の際にはＤＣ係数を１で割ることにより、量子化される。イントラマクロブ ロックのＤＣ係数は、以下の式に従って量子化される。なお、以下の式はＣプロ グラミング言語の構文で表わされる。

ＱＤＣ＝　ｄａ　／／　８　（８ｂｉｔｓ）ＱＤＣ＝　ｄｃ　／／　４　（９ｂ ｉｔｓ）ＱＤＣ：　ｄｃ　／／　２　（１０ｂｉｔｓ）　（５）ＱＤＣ：ｄｃ　 ／／　１　（１１ｂｉｔｓ）ここで、ｄｃはＤＣ係数、ＱＤＣは量子化されたＤ Ｃ係数を、それぞれ表わす。

イントラマクロブロックを直交変換することにより得られるＤＣＴ係数であって 、ＤＣ成分以外の成分である各ＤＣＴ係数（以下、ＡＣ係数という、）は、以下 の式に従い、重み付は行列ＷｉによってＯＣＴ係数ａｃ（ｉ、ｊ）を重み付けし て、量子化ファクタａＣ（ｉ、ｊ）をめることにより、量子化する。

ａｃ　（ｉ、ｊ）　＝　（１６＊ａｃ（ｉ、ｊ））　／／　Ｗｉ（ｉ、ｊ）　（ ６）重み付は行列Ｗｉの係数を以下に示す。

Ｗｉ　＝　８１６１９２２２８２７２９３４つぎに、以下の式により、量子化フ ァクタａｃ　（ｉ、ｊ）を量子化して、各ＡＣ係数の量子化レベルＱＡＣ（ｉ、 ｊ）をめる。

ａＡｃ（ｉ、ｊ）＝　［ａｃ−（ｉ、ｊ）＋ｓｉｇｎ（ａｃ−（ｉ、コ））本（ （ｐ＊ｍｑｕａｎｔ）／／ｑ）］／（２本ｍｑｕａｎｔ）ＱＡＣ・量子化後のＡ Ｃ係数 ここで、ｐ、ｑは固定の任意の整数であり、例えばｐ＝３、ｑ−４を用いる０ｍ ｑｕａｎｔは量子化係数である。

画像間符号化マクロブロック（ノンイントラマクロブロック）の直交変換により 得られるＤＣＴ係数は、以下の式に従い、ノンイントラマクロブロックを変換し て得られる全てのＤＣＴ係数を、重み付は行列Ｗｎによって重み付けして、量子 化ファクタａｃ　（ｉ、ｊ）をめることにより、量子化する。

ａｃ　（ｉ、ｊ）　＝　（１６零ａｃ（ｉ、ｊ））　／／　Ｗｈ（ｉ、ｊ＞　（ ９）重み付は行列Ｗｎの係数を以下に示す。

Ｗｈ　＝　１６１７１８１９２０２１２２２３つぎに、以下の式により、量子化 ファクタａｃ　（Ｌｊ）を量子化して、各ＡＣ係数の量子化レベルＱＡＣをめる 。

ｍｑｕａｎｔ＝＝ｏｄｄならば、 ＱＡＣ（ｉ、ｊ）　＝　ａｃ　（ｉ、ｊ）　／　（２零ｍｑｕａｎｔ）ｍｑｕａ ｎｔ＝＝ｅｖｅｎかつ　ａｃ−＜Ｏならば、＝　（ａｃ　（ｉ、ｊ）＋１）　／ 　（２零ｍｑｕａｎｔ）ｍｑｕａｎｔ＝＝ｅｖｅｎかつ　ａｃ−＞Ｏならば、＝ 　（ａｃ　（ｉ、ｊ）−１）　／　（２零ｍｑｕａｎｔ）　（１１）このように して得られる量子化レベルＱＡＣ（ｉ、ｊ）は、上述した量子化ＤＣＴ係数ＳＣ のブロックとして可変長符号化器１７と局部復号化器１０に供給される。

可変長符号化器１７は、このＤＣＴ係数のブロックを量子化して得られる量子化 ＤＣＴ係数のブロックを可変長符号化する。可変長符号化器１７は、各マクロブ ロックを構成する４つの輝度ブロックにおける量子化変換係数と、各イントラマ クロブロックのＤＣ係数との差分をめ、得られる差分値を可変長符号化テーブル を用いて可変長符号化する。これは、隣接する４つの輝度ブロックでは、相関が 高く、ＤＣ係数が殆ど同じ値も持つからである。また、可変長符号化器１７は、 ２つの色差ブロックの量子化係数の差分をめ、得られる差分値を可変長符号化テ ーブルを用いて可変長符号化する。

なお、輝度係数用の可変長符号化テーブルと色差用の可変長符号化テーブルは異 なるテーブルである。

可変長符号化器１７は、図７に示すように、（０，Ｏ）成分のＤＣＴ係数を先頭 とするジグザグスキャンにより、量子化ＤＣＴ係数を読み出して、里子化ＤＣＴ 係数ブロックを可変長符号化する。ＤＣＴ変換により得られる非零ＤＣＴ係数は 、一般的に、（０，Ｏ）成分近傍に値が集中することから、■子化ＤＣＴ係数ブ ロックはジグザグスキャンにより読み出される。すなわち、量子化ＤＣＴ係数ブ ロックをジグザグスキャンによって読み出すことにより、各非零ＤＣＴ係数間の 連続した零ＤＣＴ係数の個数（ラン）が増加し、可変長符号化の効率が向上する 。

可変長符号化器１７は、ＤＣＴ係数をジグザグスキャンの順で読み出し、各非零 ＤＣＴ係数の値（レベル）と、それに先行する零ＤＣＴ係数の個数（ラン）をめ て、ＤＣＴ係数ブロックを２次元可変長符号化する。符号化の後、ブロック内の 係数はランとレベルとの組合せにより表わされる。また、可変長符号化器１７は 、最後の非零ＤＣＴ係数を示す２ビット符号ＥＯＢを付加する。可変長符号化器 １７は、またジグザグスキャンの順の最後の非零係数のアドレスを、アドレス変 換器（図示せず）に供給し、アドレス変換器は、ジグザグスキャンでのアドレス をラスクスキャンにおけるアドレスＥＯＢ　ａｄｒＳに変換する。可変長符号化 器１７は、このアドレスＥＯＢ　ａｄｒｓを総和奇数化回路１４に供給する。

総和奇数化回路１４は、ラスクスキャンでのアドレスＥＯＢ　ａｄｒｓを、例え ば図８に示す後述のレジスタ２５に記憶させる。

つぎに、逆量子化器１３について説明する。逆量子化器１３は、差分ブロック符 号化器９からの量子化ＤＣＴ係数ｓｃのブロックを受け取り、逆量子化して、Ｄ ＣＴ係数のブロックを生成する。具体的には、逆量子化器１３は、イントラマク ロブロックを直交変換して得られる量子化ＤＣ係数を、式１２により逆量子化し て、各ＤＣ係数を生成する。また、逆量子化器１３は、ノンイントラマクロブロ ックを直交変換して得られるＡｃｖｆ、１１を、式１３により逆量子化する。ま た、逆量子化器１３は、ノンイントラマクロブロックを直交変換して得られるの 全ての量子化係数を、式１４により逆量子化する。

ｒｅｃ（０，０）　＝　８本ＱＤＣ ｒｅｃ（０，０）　＝　４本ＱＤＣ（９ｂｉｔｓ）ｒｅｃ（０，０）　＝　２京 ＱＤＣ（１０ｂｉｔｓ）ｒｅｃ（０，０）　＝　１本ＱＤＣ（１１ｂｉｔｓ）　 （１２）ｒｅｃ（ｉ、Ｊ）　＝　（ｍｑｕａｎｔ章２零ｑＡｃ（ｉ、ｊ）本Ｗｉ （ｉｊ））　／　ｔｓＱＡＣ（ｉ、ｊ）　”　Ｏならば、 ｒｅｃ（ｉ、ｊ）　＝　Ｏ（１３） ＱＡＣ（ｉ、ｊ）　＞　Ｏならば、 ｒｅｃ（ｉ、ｊ）　＝　（（２＊ＱＡＣ（ｉ、ｊ）＋１）ｍｑｕａｎｔ本Ｗｎ（ ｉ、ｊ））　／　１６ＱＡＣ（ｉ、ｊ）　＜　０　ならば、 ｒｅｃ（ｉ、ｊ）　＝　（（２＊ＱＡＣ（ｉ、Ｊ）−１）ネｍｑｕａｎｔ＊Ｗｎ （ｉｊ））　／　１６ＱＡＣ（ｉ、ｊ）　”　Ｏならば、 ｒｅｃ（ｉ、ｊ）　二〇　（１４） このようにして得られるＤＣＴ係数は、逆量子化器１３から総和奇数化回路１４ に供給される。具体例を図８に示す。

総和奇数化回路１４は、アキュムレータ２３Ａと、パリティ判定回路２１と、パ リティインバータ２８とを備えている。アキュムレータ２３Ａは、逆量子化３１ ３からのＤＣＴ係数ブロックにおけるＤＣＴ係数の和をめる。パリティ判定回路 ２１は、アキュムレータ２３ＡからのＤＣＴ係数の和が偶数又は奇数の何れが、 すなわち、ＤＣＴ係数の和のパリティが偶数又は奇数の何れかを判定する。ＤＣ Ｔ係数の和のパリティが偶数であるとパリティ判定回路が判定したときのみ、ブ ロック内のＤＣＴ係数の少なくとも１つのパリティを変更して、ＤＣＴ係数の和 のパリティを奇数にする。すなわち、ＤＣＴ係数の和を奇数化する。これにより 、総和奇数化回路１４からの総和奇数化されたＤＣＴ係数のブロックがＩＤＣＴ 回路１５により逆直交変換された場合に、ミスマツチ誤差の発生を防止する。

カウンタ２０は、逆量子化器１３がら供給されるＤＣＴ係数の数をカウントし、 得られるカウント値ｃｏｅｆｆ　ａｄｒｓをパリティ判定回路２１、メモリセレ クタ２２に供給する。

アキュムレータ２３Ａは、加算器２３とレジスタ２４を備える。

加算器２３は、逆量子化器１３から供給されるＤＣＴ係数のブロックの各ＤＣＴ 係数と、レジスタ２４中に保存されているブロック内の先行するＤＣＴ係数の和 とを加算する。各ＤＣＴ係数ブロックの和がめられると、レジスタ２４はリセッ トされる。得られるＤＣに供給される。アキュムレータ２３Ａは、ブロック内の ＤＣＴ係数の最下位ビットのみの総和をとるので、ＤＣＴ係数の和のパリティが 偶数又は奇数であるとパリティ判定回路が判定するのに適当である。

パリティ判定回路２１は、カウンタ２ｏから供給されるカウント値ｃｏｅｆｆ− ａｄｒｓに応じて、ＤＣＴ係数ブロック内のＤＣＴ係数の和のパリティが奇数で あるか偶数であるかを判定する。アキュムレータ２３Ａにブロック内の全てのＤ ＣＴ係数が供給されたとき、カウント値ｃｏｅｆｆ−ａｄｒｓは、アキュムレー タ２３Ａがブロック内の全てのＤＣＴ係数を判定したことを示す、カウント値ｃ ｏｅｆｆ−ａｄｒｓに応じて、パリティ判定回路２１は、アキュムレータ２３Ａ からのＤＣＴ係数の和のパリティが奇数であるか偶数であるかを判定する０例え ば、８×８の２次元ＤＣＴ変換の場合、カウント値ｃｏｅｆｆ−ａｄｒｓがブロ ック内の６４個のＤＣＴ係数の和がアキュムレータ２３Ａに供給されたことを示 すとき、パリティ判定回路２１はアキュムレータ２３ＡからのＤＣＴ係数の和の パリティが偶数であるか奇数であるかを判定する。

具体的には、例えばＤＣＴ係数が２進数表現されていると、パリティ判定回路２ １は、アキュムレータ２３Ａから供給されるＤＣＴ係数の和の最下位ビット（Ｌ ＳＢ）を判定する。ＬＳＢが零のとき。

和のパリティが偶数であることを示す、この場合、パリティ判定回路２１は、パ リティ反転を行うために処理要求信号ＲＥＱＩをパリティインバータ２８に出力 する。この処理要求信号ＲＥＱＩに応じて、パリティインバータ２Ｂは、ＤＣＴ 係数の少なくとも１つ（すなわち、奇数）のパリティを変更してＤＣＴ係数の和 を奇数化する。一方、最下位ビットが１であるとき、和のパリティは奇数である 。この場合、パリティ判定回路２１は処理要求信号ＲＥＱＩを出力せず、パリテ ィインバータ２８はブロック内の全てのＤＣＴ係数のパリティをそのままにして おく。

具体的には、逆量子化器１３からのＤＣＴ係数は、メモリセレクタ２２を介して 第１のメモリ２６又は第２のメモリ２７に記憶される。すなわち、メモリセレク タ２２は、カウンタ２０から供給されルカウン）　値ｃｏｅｆ　ｆ−ａｄｒｓに 基づいて作動する０例えばメモリセレクタ２２は、第１のメモリ２６に全てのＤ ＣＴ係数が記憶されたと判断したとき、第２のメモリ２７に次のブロックのＤＣ Ｔ係数が記憶されるようにメモリを指定する。このようにして、ＤＣＴ係数の連 続したブロックが交互に第１のメモリ２６、第２のメモリ２７に記憶される。ブ ロック内の全てのＤＣＴ係数が第１のメモリ２６又は第２のメモリ２７の何れか に記憶された場合、全てのＤＣＴ係数が記憶されたメモリはメモリフル信号ＦＵ ＬＬＩ又はメモリフル信号ＦｔｌＬＬ２をパリティインバータ２８に出力する。

パリティインバータ２８は、メモリフル信号ＦＵＬＬＩ又はメモリフル信号Ｆ［ ＩＬＬ２を受け取ると、そのメモリフル信号を発生したメモリにリードイネーブ ル信号ＲＤｊＮ１又はリードイネーブル信号ＲＤ−ＥＮ２を供給する。これによ り、ＤＣＴ係数ブロックが、メモリフル信号を発生したメモリからパリティイン バータ２８に供給される。パリティインバータ２８は、パリティ判定回路２１か らの処理要求信号ＲＥＱ１の有業に基づいて、メモリから読み出されたＤＣＴ係 数ブロックを処理する。パリティインバータ２８は、処理要求信号ＲＥＱＩを受 け取ると、ブロック内のＤＣＴ係数のうち１つ、例えば、ジグザグスキャンにお ける最後の非零の係数の最下位ビットを反転する。パリティインバータ２８は、 レジスタ２５に記憶されているパリティ反転が可能なりＣＴ係数のアドレスを用 いて、パリティ反転が可能なりＣＴ係数を識別する。倒えは、図１１は、比較器 ６２に供給される最後の非零の係数のアドレスＥＯＪａｄｒｓを示す、したがっ て、パリティ反転が可能なり　ＣＴ　（Ｐ、数は、最後の非零の係数となる。パ リティインバータ２８がパリティ反転が可能なりＣＴ係数のパリティを反転する と、ブロック内の先頭から最後までの非零の係数の和のパリティが奇数となる。

パリティインバータ２８は、ＬＳＢが反転されたＤＣＴ係数以外の全てのＤＣＴ 係数を、ＬＳＢはそのままの状態で、ＩＤＣＴ回路１５に供給する。また、この パリティインバータ２８は、パリティ反転が可能なりＣＴ係数を、パイティイン バータ２８が処理要求信号ＲＥＱＩを受け取ったか否かでＬＳＢが異なる状態で 、ＩＤＣＴ回路１５に供給する。

パリティインバータ２８は、例えば図９に示すフローチャートに従って動作する コンピュータ又はディジタル信号処理器を備えてもよい、この例では、パリティ 反転可能なりＣＴ係数は最後の非零の係数とする。ステップＳ１において、パリ ティインバータ２８は、アドレスＥＯＢ　ａｄｒｓに基づいて、そのＤＣＴ係数 がＬＳＢ反転によりパリティ反転が可能であるかを判定し、該当する（ＹＥＳの ）ときはステップＳ２に進み、該当しない（Ｎｏの）ときは後述するステップＳ ５に進む。

ステップ＄２において、パリティインバータ２８は、処理要求信号ＲＥＱＩの有 無を判定し、処理要求信号ＲＥＱＩが有ることを示すＹＥＳのときはステップＳ ３に進み、処理要求が無いときはステップｓ５に進む。

ステップＳ３において、パリティインバータ２８は、パリティ反転可能なりＣＴ 係数のＬＳＢを反転してパリティを反転し、ＤＣＴ係数の和のパリティを変更す る。そして、ステップｓ４に進み、パリティ反転したＤＣＴ係数をＩＤＣＴ回路 １５（図８）に供給するやその後、ステップＳ１に戻り、次のＤＣＴ係数を処理 する。

処理したＤＣＴ係数がパリティ反転可能なりＣＴ係数でないとき、あるいはパリ ティ反転すべきＤＣＴ係数がパリティ反転されていないとき、すなわち処理要求 信号ＲＥＱ１が受け取られていないときは、ステップＳ５に進む、ステップｓ５ において、Ｄ　ＣＴ　１．！＋数はそのままＩＤＣＴ回路１５に供給される。そ の後、ステップｓ１に戻り、次のＤＣＴ係数を処理する。

ＤＣＴ係数が２の補数表現で表わされる場合、ＬＳＢも２の補数表現のＬＳＢと なる。また、ＤＣＴ係数が符号と絶対値に分けて表現される場合、そのＬＳＢは 絶対値のＬＳＢとなる。

ところで、総和奇数化回路１４の構成は、上述の図８に示す構成に限定されるも のではなく、例えば図１０Ａに示すように、図８に示す総和奇数化回路１４にお いて、ＬＳＢ検出器２９を付加し、加算器２３の代わりに排他的論理和ゲート３ ｏを用いてもよい、そして、図８に示す回路の構成要素に対応する図１ＯＡに示 す回路の構成要素には、同じ指示符号を付して、説明は割愛する。

図１０Ａにおいて、ＬＳＢ検出器２９は、ＤＣＴ係数のブロック内の各ＤＣＴ係 数のＬＳＢを検出する。排他的論理和ゲート３ｏは、ブロック内の各ＤＣＴ係数 と、レジスタ２４に記憶されいる処理済みのＤＣＴ係数のＬＳＢの排他的部゛理 和との排他的論理和演算を行なう、排他的論理和ゲート３０とレジスタ２４は、 各ブロックのＤＣＴ係数のＬＳＢの排他的論理和を算出する。排他的論理和ゲー ト３０とレジスタ２４との組合せにより、値が１のＬＳＢを持つＤＣＴ係数をカ ウントすることにもなる。そして、ブロック内の全てのＤＣＴ係数が受け取られ たとき、排他的論理和ゲート３ｏの出力の状態は、値が１のＬＳＢを持つＤＣＴ 係数のカウント値が偶数であるか奇数であるかを示す、そして、パリティ判定回 路２１は、値が１のＬＳＢを持つＤＣＴ係数のカウント値が偶数である場合、処 理要求信号ＲＥＱＩを発生する。

図１０Ｂは、排他的論理和ゲート３ｏとレジスタ２４の代わりに用いることがで きる別の回路構成を示す、ここで、逆量子化器１３から供給された各ＤＣＴ係数 のＬＳＢは、ＬＳＢ検出器２９がらＡＮＤ’７’−ト８８に供給される。ＡＮＤ ゲート８日は同一のＬｓＢのみをカウンタ８９に送る。カウンタ８９は、ＤＣＴ 係数の各ブロックの初めにリセットされ、受は取った同一の各ＬＳＥをカウント する。カウンタ８９からのカウント値Ｃ０ＵＮＴのＬＳＢは、パリティ判定回路 ２１に供給される。各ブロックの終わりで、パリティ判定回路２１は、カウンタ ８９からのカウント値Ｃ０ＵＮＴのＬＳＢのパリティをめる。カウント値ＣＯ［ ＩＮＴのＬＳＢのパリティが奇数（例えば、−ＣＯＬＩＮＴのＬＳＢが１）であ る場合、ブロック内の同一のＬＳＢを持つＤＣＴ係数が奇数個有り、ブロック内 のＤＣＴ係数の和のパリティが奇数であることを示す、一方、カウント値Ｃ０Ｕ ＮＴのＬＳＢのパリティが偶数（例えば、Ｃ０ＵＮＴのＬＳＢが０）である場合 、ブロック内の同一のＬＳＢを持つＤ　ＣＴ　（１，数が偶数個有り、ブロック 内のＤＣＴ係数の和のパリティが偶数であることを示す。

図８及びＩＯＡに示す総和奇数化回路１４におけるパリティインバータ２８の第 １の実施例の具体的な構成を、図１１を参照して説明する。パリティインバータ ２８は、読出カウンタ６１、比較器６２、ＬＳＢインバータ６３、ＡＮＤゲート ６４．６５．６７．６８、ＯＲゲート６６．６９、インバータ７１．７２を備え ている。

そして、パリティインバータ２８は以下のように作動する。読出カウンタ６１が 第１のメモリ２６又は第２のメモリ２７がらメモリフル信号ＦＵＬＬを受け取る と、第１のメモリ２６又は第２のメモリ２７にリードエネーブル信号ＲＤＪＮを 送る。このリードエネーブル信号ＲＤｊＮにより、蓄積されたＤＣＴ係数ブロッ クのＤＣＴ係数は順次、線路ＲＤＡＴＡを介して第１のＡＮＤゲート６７へ供給 される。

また、メモリフル信号ＦＵＬＬにより、読出カウンタ６１は、受は取ったＤＣＴ 係数のカウントを開始すると共に、このＤＣＴ係数の数を示すカウント値を比較 器６２に供給する。比較器６２は、カウント値とレジスタ２５から供給されるア ドレスを比較して、第１のＡＮＤゲート６７に供給されているＤＣＴ係数がパリ ティ反転を行う係数であるか、すなわち、ＬＳＢ反転を行なうＤＣＴ係数である がを判定をする１図１１に示す例では、パリティ反転を行なうＤＣＴ係数が、レ ジスタ６２に記憶されたアドレスＥＯ３ａｄｒｓにより認識された最後の非零の ＤＣＴ係数である。比較器６２は、カウント値がパリティ反転を行なうＤＣＴ係 数のアドレスに一致したとき、すなわちこの例ではアドレスＥＯ３ａｄｒｓに一 致したとき、パリティ反転を行うＤＣＴ係数と判定して、その出力を０から１へ 変更する。

比較器６２の出力は、直接筒２のＡＮＤゲート６８に供給されると共に、インバ ータ７２を介して第１のＡＮＤゲート６７に供給される。そして、カウント値が アドレスＥＯＢ−ａｄｒｓと一致しないとき、第１のＡＮＤゲート６７が開き、 第２のＡＮＤゲート６８が閉じる。

これにより、ＤＣＴ係数が、そのまま第１のＡＮＤゲート６７とＯＲゲート６９ を介してＩＤＣＴ回路１５に出力される。

一方、パリティインバータ２８に供給されたＤＣＴ係数がパリティ反転を行なう ＤＣＴ係数であり、カウント値がパリティ反転を行なう係数のアドレス、例えば ＥＯＢ−ａｄｒｓと一致したときは、比較器６２の出力が上記にように変化する 。これにより、第１のＡＮＤゲート６７が閉じ、第２のＡＮＤゲート６８が開き 、ＯＲゲート６６を介して供給されるＬＳＥ反転されたＤＣＴ係数が、第２のＡ ＮＤゲ−トロ８とＯＲゲート６９を介してＩ　ＤＣＴ回路１５に出力される。

ＬＳＢ反転されたＤＣＴ係数は、ＤＣＴ係数を線路ＲＯ＾Ｔ＾を介して第３のＡ ＮＤゲート６４とＬＳＢインバータ６３に供給することにより、処理要求信号Ｒ ＥＱＩに応じて１選択的にＩＤＣＴ回路１５に供給される。処理要求信号ＲＥＱ Ｉは、パリティ判定回路２１から直接第４のＡＮＤゲート６５に供給されると共 に、インバータ７１を介して第３のＡＮＤゲート６４に供給されている。ＬＳＢ インバータ６３は、線路ＲＤＡＴＡを介して供給される各ＤＣＴ係数のＬＳＢを 反転し、得られるＬＳＢ反転されたＤＣＴ係数を第４のＡＮＤゲート６５に併給 する。

そして、処理要求信号ＲＥＱＩが無いとき、すなわち処理要求信号ＲＥＱ１がＯ のとき、パリティ反転を行なうＤＣＴ係数は、ＬＳＢ反転されずにＩＤＣＴ回路 １５に送られる。このＯの処理要求信号ＲＥＱＩにより、第３のＡＮＤゲート６ ４が開き、第４のＡＮＩ）ゲート６５が閉じ、ＬＳＢが反転されない、パリティ を変更しないＤＣＴ係数は、線路ＲＤＡＴＡから第３のＡＮＤゲート６４、ＯＲ ゲート６６、第２のＡＮＤゲート６８及びＯＲゲート６９を介してＩＤＣＴ回路 １５に供給される。

一方、処理要求信号ＲＥＱＩが有るとき、すなわち処理要求信号ＲＥＱＩが１の とき、パリティ反転を行なうＤＣＴ係数は、ＬＳＢ反転されてＩＤＣＴ回路１５ に供給され、ＤＣＴ係数の和のパリティを変更する。この１の処理要求信号によ り、第３のＡＮＤゲート６４が閉じ、第４のＡＮＤゲート６５が開き、ＬＳＢ反 転されたパリティ反転を行なうＤＣＴ係数が、ＬＳＢインバータ６３から第４の ＡＮＤゲート６５、ＯＲゲート６６、第２（７）ＡＮＤゲート６８及びＯＲゲー ト６９を介してＩＤＣＴ回路１５に供給される。

つぎに、このパリティインバータ２８の第２の実施例について、図１２を参照し ながら説明する。このパリティインバータ２８の第２の実施例は、処理要求信号 ＲＥＱＩが入力されると、パリティ反転を行なうＤＣＴ係数に１を付加してＤＣ Ｔ係数の和を奇数化するものである。

パリティインバータ２８の第２の実施例には、図１２に示すフローチャートにし たがって作動するコンピュータ又はディジタル信号処理器を設けてもよい６図１ ２に示すフローチャートは、ステップＳ３での処理を除けば、図９に示すフロー チャートと同様である。

ステップＳ３では、パリティインバータ２日の第２の実施例では、パリティ反転 を行なうＤＣＴ係数のＬＳＢを反転する代わりに、パリティ反転を行なうＤＣＴ 係数に１を付加してＤＣＴ係数の和を奇数化する。パリティ反転を行なうＤＣＴ 係数は１例えば、ブロック内の最後の非零の係数であるか、最高周波数成分のＤ ＣＴ係数であってもよい。

具体的には、パリティインバータ２８の第２の実施例の具体的な回路構成は、パ リティ反転を行なうＤＣＴ係数に１を付加してブロック内のＤＣＴ係数の和を奇 数化するもので、図１３を参照して説明する１図１３に示すパリティインバータ ２８の第２の実施例は、図１１に示すパリティインバータ２８の第１の実施例と 同様である。

図１１に示す回路の構成要素に対応する図１３に示す回路の構成要素は、同一符 号を付して、説明は割愛する。

図１３に示すパリティインバータ２８は、図１１に示すＬＳＢインバータ６３の 代わりに＋１加算器７３を備える。この＋１加算器７３は、第１のメモリ２６又 は第２のメモリ２７から読み出され、線路ＲＤＡＴ＾を介して供給された各ＤＣ Ｔ係数に１を加算する。１が加算されたＤＣＴ係数のうち１つが、処理要求信号 ＲＥＱＩに応じて選択され、ＤＣＴ係数の和を奇数化する。

図１３に示すパリティインバータ２８の行なう処理は、＋１加算器７３が線路Ｒ ＤＡＴＡを介して得られる各ＤＣＴ係数に１を付加すること以外は、図１１に示 す回路の処理と同様である。また、処理要求信号ＲＥＱＩがあり、パリティ反転 を行なうＤＣＴ係数が検出されると、１が付加されたＤＣＴ係数は、＋１加算器 ７３から第４のＡＮＤゲート６４、ＯＲゲート６６、第２のＡＮＤゲート６８及 びＯＲゲート６９を介してＩＤＣＴ回路１５に供給される。

以下、パリティインバータ２８の第３の実施例について、図１４及び１５を参照 して説明する。

このパリティインバータ２８の第３の実施例は、処理要求信号ＲＥＱ１が入力さ れると、パリティ反転を行なうＤＣＴ係数の代わりに、ＤＣＴ係数の符号が正で あるとき１を引算し、負であるとき１を加算してパリティ反転されたＤＣＴ係数 を用いて、ブロック内のＤＣＴ係数の和を奇数化する。この処理により、パリテ ィ反転を行なうＤＣＴ係数のパリティを反転するのみならず、このＤＣＴ係数の 大きさを削減する。すなわち、パリティ反転を行なうＤＣＴ係数を０に近づける 。パリティ反転を行なうＤＣＴ係数に施す処理は以下の式によりめられる。

ｒｅｃ　＞　Ｏならば、 ｒｅｃ　＝　ｒｐｃ　−１ ｒｅｃ　＜　Ｏならば、 ｒｅＣ：　ｒｅＣ÷　１　（１５） ここで、ｒｅｃはパリティ反転を行なうＤＣＴ係数を示す。

パリティインバータ２８の第３の実施例には、例えば図１４に示すフローチャー トに従って動作するコンピュータ又はディジタル信号処理器を設けてもよい、ス テップＳ１において、パリティインバータ２８は、アドレスＥＯＩｊａｄｒｓに 基づいて、そのＤＣＴ係数がパリティ反転すべき係数かを判定する１例えば、パ リティインバータ２８は、ＤＣＴ係数が最後の非零のＤＣＴ係数であるか否かを 判定する。結果がＹＥＳであり、ＤＣＴ係数がパリティ反転を行なうＤＣＴ係数 であるときはステップＳ２に進む、これに該当せず、ＤＣＴ係数がパリティ反転 を行わないＤＣＴ係数であるときはステップＳ８に進む。

ステップＳ２において、パリティインバータ２８は、処理要求信号ＲＥＱＩの有 焦を判定し、処理要求信９号ＲＥＱ１が有る（ＹＥＳの）ときはステップＳ３に 進み、無いときはステップＳ８に進む、ステップＳ２におけるＹＥＳの結果は、 ステップＳ１でＹＥＳとなるときのみ得られるので、ＤＣＴ係数がパリティ反転 を行なうＤＣＴ係数であることを示す。

ステップＳ３において、パリティインバータ２８は、パリティ反転を行なうＤＣ Ｔ係数の極性を判定する。結果が、正であることを示すＹＥＳのときはステップ Ｓ４に進み、０又は負のときはステップＳ６に進む。

ステップＳ４において、パリティインバータ２８は、パリティ反転を行なうＤＣ Ｔ係数から１を減算（−１を加算）した後、ステップ＄５に進み、パリティ反転 したＤＣＴ係数をＩ　ＤＣＴ回路１５（図１ＯＡ）に出力する。その後、ステッ プＳ１に戻り、次のＤＣＴ係数を処理する。

一方、ステップＳ６において、パリティインバータ２８は、パリティ反転を行な うＤＣＴ係数に１を加算した後、ステップｓ７に進み、パリティ反転したＤＣＴ 係数をＩ　ＤＣＴ回路１５に出力する。

その復、ステップＳ１に戻り、次のＤＣＴ係数を処理する。

ＤＣＴ係数がパリティ反転すべきものでないとき、又はパリティ反転すべきＤＣ Ｔ係数がパリティ反転されていないとき、すなわち処理要求信号ＲＥＱＩが無い ときは、ステップｓ８に進む、ステップＳ８では、ＤＣＴ係数はそのままよりＣ Ｔ回路１５に供給される。その壕、ステップＳ１に戻り、次のＤＣＴ係数を処理 する。

図１５に、パリティ反転を行ないＤＣＴ係数の大きさを削減する、すなわちＤＣ Ｔ係数をＯにするパリティインバータ２８の第３の実施例の回路構成についての 具体例を示す。

インバータ２８と同様である０図１１に示す回路の構成要素に対応する図１５に 示す回路構成要素には、同一の指示符号を付し、説明は割愛する０図１５に示す パリティインバータ２８は、ＬＳＢインバータ６３に代えて規模削減回路８０を 備える点で、図１１のパリティインバータ２８と異なる。

そして、この規模削減回路８０において、線路ＲＤＡＴＡを介して第１のメモリ ２６又は第２のメモリ２７から供給された各ＤＣＴ係数の極１１が判断される。

この規模削減回路８ｏは、ＤＣＴ係数の極性が正のときはＤＣＴ係数から１を減 算し、０又は負のときは１を加算する０図１５に示すパリティインバータ２８は 、規模削減回路８０からのパリティ反転されたＤＣＴ係数を選択し、パリティ反 転を行なうＤＣＴ係数の代わりに、大きさが削減されると共に、パリティ反転さ れたＤＣＴ係数を用いることにより、ブロック内のＤＣＴ係数の和を奇数化する 。

規模削減回路８０は、直接筒５のＡＮＤゲート８４を制御すると共に、インバー タ８７を介して第６のＡＮＤゲート８５を制御する極性判定回路８１を備えてい る。また、規模削減回路８０は、線路ＲＤＡＴＡ上のＤＣＴ係数から１を減算す る一１減算器８２と、１を加算する＋１加算器８３を備える。−１減算器８２又 は＋１加算器８３の出力が、極性判定回路８１の出力に応じて第５のＡＮＤゲー ト８４又は第６のＡＮＤゲート８５により選択される。ＡＮＤゲート８４．８５ の出力はＯＲゲート８６に送られ、大きさが削減され、選択されたＤＣＴ係数が 第４のＡＮＤゲート６５に供給される。ブロック内のＤＣＴ係数の和のパリティ ・を反転する必要がある場合、第４のＡＮＤゲート６５は、大きさが削減され、 パリティ反転された規模削減回路８０の出力を選択して、パリティ反転を行なう ＤＣＴ係数の代わりにＩＤＣＴ回路１５に供給する。

極性判定回路８１は、線路ＲＤＡＴＡ上を介して供給されるＤＣＴ係数のブロッ ク内の各ＤＣＴ係数の極性を判定し、その極性の正負により、出力を１又は０と する。極性判定回路８１が、ＤＣＴ係数の極性が正であると判断した場合、極性 判定回路８１の出力は第５のＡＮＤゲート８４を開き、第６のＡＮＤゲート回路 ８５を閉じる。

これにより、−１減算器８２の出力、すなわち１が減算されたＤＣＴ係数が、第 ５のＡＮＤゲート８４及びＯＲゲート８６を介して第４のＡＮＤゲート６５に供 給される。

一方、ＤＣＴ係数の極性が負又はＯであると判断したときは、極性判定回路８１ の出力により第５のＡＮＤゲート８４が閉じ、第６のＡＮＤゲート８５が開く、 これにより、＋１加算器８３の出力、すなわち１が加算されたＤＣＴ係数が、第 ６のＡＮＤゲート８５及びＯＲゲート８６を介して第４のＡＮＤゲート６５に供 給される。

第４のＡＮＤゲート６５は、処理要求信号ＲＥＱＩに応じて、パリティ反転され 、大きさが縮小されたＤＣＴ係数を、規模削減回路８０から第２のＡＮＤゲート ６８に供給する。比較器６２が、線路ＲＤＡＴＡ上のＤＣＴ係数をパリティ反転 を行なうＤＣＴ係数であると判断したとき、大きさが縮小され、パリティ反転さ れたＤＣＴ係数が、図１１に示すように、規模削減回路８０からＩＤＣＴ回路１ ５（図１ＯＡ）に送られる。一方、図１５に示すパリティインバータ２８の第３ の実施例で処理要求信号ＲＥＱＩが無い場合、パリティ反転を行なうＤＣＴ係数 はそのままＫＤＣＴ回路１５に送られる。

ＤＣＴ係数の和が奇数化すべきものであるとき、図１５に示すパリティインバー タ２８の第３の実施例では、極性が正のとき１を減算してパリティ反転し、負の ときには１を加算してパリティ反転したＤＣＴ（ｆｔ数が、ＩＤＣＴ回路１５に 供給される。この処理により、パリティを反転し、パリティ反転を行なうＤＣＴ 係数の大きざを削減して、ＤＣＴ係数の和を奇数化する。

以下、パリティインバータ２８の第４の実施例について、図１６及び１７を参照 して説明する。

このパリティインバータ２８の第４の実施例は、処理要求信号ＲＥＱｌが入力さ れると、パリティ反転を行なうＤＣＴ係数の代わりに、極性が正のとき１を付加 し、負のとき１を減算してパリティ反転を行なうＤＣＴｖｌ、数を用いて、ＤＣ Ｔ係数の和を奇数化している。この処理により、パリティ反転を行なうＤＣＴ係 数のパリティを反転するのみならず、このＤＣＴ係数の大きさを増大する。すな わち、パリティ反転するＤＣＴ係数をＯからさらに反転する。このパリティ反転 を行なうＤＣＴ係数に施す処理は、以下の式によりめられる。

ｒｅｃ　＞　ｏ　ならば、 ｒｅｃ　＝　ｒｅｃ　＋　１ ｒｅｃ　＜　Ｏならば。

ｒｐｃ　＝　ｒｅｃ　−１（１６） ここで、ｒｐｃはパリティ反転を行なうＤＣＴ係数を示す。

パリティインバータ２８の第４の実施例は、図１６に示すフローチャートに従っ て動作するコンピュータ又はディジタル信号処理器を設けてもよい、ステップＳ １において、パリティインバータ２８は、アドレスＥＯＢ−ａｄｒｓに基づいて 、そのＤＣＴ係数がパリティ反転すべき係数かを判定する１例えば、パリティイ ンバータ２８は、ＤＣＴ係数が最後の非零のＤＣＴ係数であるか否かを判定する 。結果がＹＥＳであり、ＤＣＴ係数がパリティ反転を行なうＤＣＴ係数であると きはステップＳ２に進む、これに該当せず、ＤＣＴ係数がパリティ反転を行わな いＤＣＴ係数であるときはステップＳ８に進む。

ステップＳ２において、パリティインバータ２８は、処理要求信号ＲＥＱＩの有 無を判定し、処理要求信号ＲＥＱＩが有る（ＹＥＳの）ときはステップＳ３に進 み、無いときはステップＳ８に進む、ステップＳ２におけるＹＥＳの結果は、ス テップＳ１でＹＥＳとなるときのみ得られるので、ＤＣＴ係数がパリティ反転を 行なうＤＣＴ係数であることを示す。

ステップＳ３において、パリティインバータ２８は、パリティ反転を行なうＤＣ Ｔ係数の極性を判定する。結果が、正であることを示すＹＥＳのときはステップ ｓ４に進み、０又は負のときはステップＳ６に進む。

ステップＳ４において、パリティインバータ２８は、パリティ反転を行なうＤＣ Ｔ係数から１を加算した後、ステップｓ５に進み、パリティ反転したＤＣＴ係数 をＩＤＣＴ回路１５（図１０Ａ）に出力する。その後、ステップｓ１に戻り、次 のＤＣＴ係数を処理する。

一方、ステップＳ６において、パリティインバータ２８は、パリティ反転を行な うＤＣＴ係数に１を減算（−１を加算）した後、ステップＳ７に進み、パリティ 反転したＤＣＴ係数をＩＤＣＴ回路１５に出力する。その後、ステップｓ１に戻 り、次のＤＣＴ係数を処ＤＣＴ係数がパリティ反転すべきものでないとき、又は パリティ反転すべきＤＣＴ係数がパリティ反転されていないとき、すなわち処理 要求信号ＲＥＱＩが無いときは、ステップｓ８に進む、ステップＳ８では、ＤＣ Ｔ係数はそのままＩＤＣＴ回路１５に供給される。その後、ステップＳ１に戻り 、次のＤＣＴ係数を処理する。

図１７に、パリティ反転を行ないＤＣＴ係数の大きさを増大する、すなわちＤＣ Ｔ係数を０からさらに反転するパリティインバータ２８の第４の実施例の回路構 成について具体例を示す。

図１７に示すパリティインバータ２８は、図１１に示すパリティインバータ２８ と同様である。図１１に示す回路の構成要素に対応する図１７に示す回路構成要 素には、同一の指示符号を付し、説明は側受する０図１７に示すパリティインバ ータ２８は、ＬＳＢインバータ６３に代えて規模増大回路９０を備える点で、図 １１のパリティインバータ２８と異なる。

そして、この規模増大回路９０において、線路ＲＤＡＴＡを介して第１のメモリ ２６又は第２のメモリ２７から供給された各ＤＣＴ係数の極性が判断される。こ の規模増大回路９ｏは、ＤＣＴ係数の極性が正のときはＤＣＴ係数に１を加算し 、０又は負のときは１を減算する０図１７に示すパリティインバータ２８は、規 模増大回路９゜からのパリティ反転されたＤＣＴ係数を選択し、パリティ反転を 行なうＤＣＴ係数の代わりに、大きさが増大されたＤＣＴ係数を用いることによ り、ブロック内のＤＣＴ係数の和を奇数化する。

規模増大回路９０は、直接第５のＡＮＤゲート９４を制御すると共に、インバー タ９７を介して第６のＡＮＤゲート９５を制御する極性判定回路９１を備えてい る。また、規模増大回路９ｏは、ＤＣＴ係数に１を加算する＋１加算器９２と、 １を減算する一１減算器９３を備える。＋１加算器９２又は−１減算器９３の何 れが出力が、極性判定回路９１の出力に応じて第５のＡＮＤゲート９４又は第６ のＡＮＤゲート９５により選択される。ＡＮＤゲート８４．８５の出力はＯＲゲ ート８６に送られ、大きさが増大され、選択されたＤＣＴ係数が第４のＡＮＤゲ ート６５に供給される。ブロック内のＤＣＴ係数の和のパリティを反転する必要 がある場合、第４のＡＮＤゲートは、パリティ反転され、大きさが増大された規 模増大回路９０の出力を選択し、パリティ反転を行なうＤＣＴ係数の代わりによ りＣＴ回路１５に供給する。

極性判定回路９１は、線路ＲＤＡＴＡを介して供給されるＤＣＴ係数のブロック 内の各ＤＣＴ係数の極性を判定し、その極性の正負により、出力を１又は０とす る。極性判定回路９１が、ＤＣＴ係数の極性が正であると判断した場合、極性判 定回路９１の出力は、第５のＡＮＤゲート９４を開き、第６のＡＮＤゲート回路 ９５を閉じる。

これにより、＋１加算器９２の出力、すなわち１が加算されたＤＣＴ係数が、第 ５のＡＮＤゲート９４及びＯＲゲート９６を介して第４のＡＮＤゲート６５に供 給される。

一方、ＤＣＴ係数の極性が負又は０であると判断したときは、極性判定回路９１ の出力により第５のＡＮＤゲート９４が閉じ、第６のＡＮＤゲート９５が開く、 これにより、−１減算器９３の出力、すなわち１が減算されたＤＣＴ係数が、第 ６のＡＮＤゲート９５及びＯＲゲート９６を介して第４のＡＮＤゲート６５に供 給される。

第４のＡＮＤゲート６５は、処理要求信号ＲＥＱＩに応じて、バリテから第２の ＡＮＤゲート６８に供給する。比較器６２が、線路ＲＤＡＴＡ上のＤＣＴｖｆ、 数をパリティ反転を行なうＤＣＴ係数であると判断したとき、ＤＣＴ係数が、図 １１に示すように、規模増大回路９゜からＩＤＣＴ回路１５（図１　ＯＡ）に送 られる。

一方、図１７に示すパリティインバータ２８の第４の実ａ例において、処理要求 信号ＲＥＱＩが無い場合、パリティ反転を行なうＤＣＴ係数はそのままＩＤＣＴ 回路１５に送られる。

ＤＣＴ係数の和が奇数化すべきものであるとき、図１７に示すパリティインバー タ２８の第４の実施例では、極性が正のとき１を加算し、負のときには１を減算 してパリティ反転したＤＣＴ係数が、ＩＤＣＴ回路１５に供給される。この処理 により、パリティを反転し、パリティ反転を行なうＤＣＴ係数の大きさを増大さ せて、ＤＣＴ係数の和を奇数化する。

図１１．１３．１５．１７に示すパリティインバータ２８と、図９．１２．１４ ．１６に示す演算処理は、ジグザグスキャンにより読み出される最後の非零のＤ ＣＴ係数以外のＤＣＴ係数のパリティを変更することにより、ＤＣＴ係数を和の 奇数化するように修正してもよい、倒えば、８×８の２二次元ＤＣＴ変換におい て、ＤＣ成分のＤＣＴ係数、最高周波数成分である（７．７）成分のＤＣＴ係数 、左下隅の（７，Ｏ）成分のＤＣＴ係数、又は左下隅の（０，７）成分のＤＣＴ 係数としてもよい、特に最高周波数成分である（７゜７）成分のＤＣＴ係数は画 質に与える影響が小さいため、パリティ変更を行う係数としては最良である。

図１１．１３．１５．１７に示すパリティインバータ２８において、比較器６２ に供給されたアドレスＥＯＢ−ａｄｒｓに代えてＤＣＴ係数のアドレスを用いる ことにより、別のＩ）ＣＴ係数を選択することも可能である。また、最高周波数 成分のＤＣＴ係数のパリティが変更すべきものである場合、読出カウンタ６１と 比較器６２は省略してもよく、パリティ変更を行なうＤＣＴ係数として最高周波 数成分のＤＣＴ係数を認識するのに、メモリフル信号ＦＵＬＬを用いてもよい。

また、図６．８．１０に示す総和奇数化回路１４は、ある特定のＤＣＴ係数、例 えば（０，Ｏ）成分、（４，Ｏ）成分、（０，４）成分、（４，４）成分のＤＣ Ｔ係数の和をめ、この和が奇数になるようにパリティ反転を行うこともできる０ 図１８に、図８に示す総和奇数化回路１４の変更例を示す、ここでは、特定のＤ ＣＴ係数の和をめて、パリティ反転が必要であるかを判断する０図８に示す回路 の構成要素に対応する図１８に示す回路の構成要素には同一の指示符号を付し、 説明は割愛する。

図１８に示す総和奇数化回路１４は、逆量子化器１３とアキュムレータ２３Ａと の間にセレクタ５１を備える。セレクタ５１は、カウンタ２０から、逆量子化器 １３に供給されたブロック内のＤＣＴ係数の数を示すカウント値ｃｏｅｆｆ−ａ ｄｒｓを受け取る。

そして、セレクタ５１は、カウンタ２０から供給されるカウント値ｃｏｅｆｆ− ａｄｒｓに基づいて、逆量子化器１３から供給されている各ＤＣＴ係数が特定の ＤＣＴ係数であるか、及びアキュムレータ２３Ａによりめられる和に含まれるべ きかを判定する。したがって、例えばセレクタは、カウント値ｃｏｅｆ　ａｄｒ ｓが（ｏ、ｏ）成分、　（４，Ｏ）成分、（０，４）成分、あるいは（４，４） 成分に相当する値であるかを判定する。セレクタ５１は、ＤＣＴ係数が特定のＤ ＣＴ係数であると判定したとき、ＤＣＴ係数をアキュムレータ２３Ａに供給する 。これにより、図１８に示すこの総和奇数化回路１４は、ブロック内の特定のＤ ＣＴ係数の和をめ、この和のパリティが偶数である場合、奇数となるように、少 なくとも１つのＤＣＴ係数のパリティを変更する０図１８に示す総和奇数化回路 １４は、このパリティが操作されたＤＣＴ係数のブロックをＩＤＣＴ回路１５に 供給する。

図１８に示す実施例は、図１．ＯＡに示すのと同様に変更することができ、その 回路により特定のＤＣＴ係数のＬＳＨの排他的論理和をめるような構成にしても よい、すなわち、図１８に示す総和奇数化回路を、加算器２３を図１ＯＡに示す ＬＳＢ検出器２９及び排他的ＯＲゲート３０に置き換えた構成とする。。

図６に戻り、ＤＣＴ係数ブロック内のＤＣＴ係数は、上述のように、総和奇数化 回路１４からＩＤＣＴ回路１５に供給される。総和奇数化回路１４からのＤＣＴ 係数の和は奇数である。逆量子化器１３からのＤＣＴ係数の和が偶数のとき、総 和奇数化回路１４はＤＣＴ係数の少なくとも１つのパリティを変更して、ＩＤＣ Ｔ回路１５に供給するＤＣＴ係数の和を奇数化する。ＩＤＣＴ回路１５は、ブロ ック内のＤＣＴ係数にＩＤＣＴ処理を施し、再生差分ブロックｓ４を生成する。

再生差分ブロックＳ４は加算器１６に供給される。

加算器１６は、再生差分ブロックＳ４と第２のピクチャメモリ群４から供給され るマツチングブロックＳ２とを１画素毎に加算する。得られる再生画像ブロック Ｓ５は、第２のピクチャメモリ群４に供給され、メモリコントローラ３により指 定されるピクチャメモリの１つに記憶されて、再生画像のブロックを生成する。

可変長符号化器１７は、差分ブロック符号化器９からの量子化されたＤＣＴ係数 ＳＣの各ブロックや、その動きベクトルＭＹ、動き補償モードＯＭ及び量子化テ ーブルのデータに対して、ハフマン符号化などの可変長符号化を行なう、また、 可変長符号化器１７は、可変長符号化データを、ＭＰＥＧ基準のスタートコード や各層のヘッダ情報と共に組み合わせて、圧縮動画像信号を形成する。

スライス／マクロブロック・カウンタ５は、第１のピクチャメモリ群２から読み 出される画像の各スライス及び各マクロブロックのスタートに同期して、メモリ コントローラ３から出力されるスライス・スタート信号ＳＳ及びマクロブロック スタート信号ＢＳをカウントする。スライス／マクロブロック・カウンタ５は、 そのカウント値が予め決められた値となったら、スタート信号ＳＯを可変長符号 化器】７に出力する。

このスタート信号を受けて、可変長符号化器１７は、圧縮動画像信号を出力バッ ファ１９に出力し、出力バッファ１９は、圧縮動画像信号を一時的に記憶する。

この圧縮動画像信号は、所定のビットレートでピットストリームとして出力バッ ファ１９から読み出される。圧縮動画像信号のピットストリームは、伝送路を介 して、あるいは光ディスク等の適当な記録媒体に記録することにより、相補型の 圧縮動画像信号伸長装置に供給される。

すなわち、記録媒体は、予測符号化されるとともに離散コサイン変換された動画 像信号から得られる圧縮動画像信号が記録されている記録媒体である。予測符号 化において参照画像として使用される再生画像の各ブロックは、圧縮動画像信号 を構成する量子化ＤＣＴ係数のブロックを逆量子化し、ＩＩ！られるＤＣＴ係数 ブロックのＤＣＴ係数の和を奇数化して、総和奇数化されたＤＣＴ係数ブロック を逆直交変換することにより再生される。

ここで、本発明に係る伝送装置は、上述した本発明に係る動画像信号圧縮装置を 備えている。

ところで、動画像信号圧縮装置の差分ブロック符号化器９において総和奇数化を 行なう方が好適であると考えられる。総和奇数化により、圧縮動画像信号を構成 する各量子化ＤＣＴ係数ブロックのＤＣＴ係数の和が奇数となる。このように圧 縮動画像信号を処理することにより、圧縮動画像信号伸長装置においてＤＣＴ係 数の和を奇数化する必要がなくなると考えられる。しかし、このような構成では 、ＤＣＴ係数が動画像信号圧縮装置において量子化され、圧縮動画像信号伸長装 置において逆量子化された後、圧縮動画像信号伸長装置のＩＤ０７回路に入力さ れるＤＣＴ係数の和は奇数でなくなる。

よって、総和奇数化処理は、圧縮動画像信号伸長装置のＩＤＣＴ処理以前に行な い、ミスマツチ誤差が発生しないようにしなければならない。

つぎに、本発明を適用した圧縮動画像信号伸長装置について、図１９を用いて説 明する０図１９において、圧縮動画像信号は、圧縮器から伝送ラインを介して、 あるいは光ディスク等の適当な記録媒体から圧縮動画像信号を再生することによ り、ピットストリームとして受信される。このピットストリームは入力バッファ ３１に供給され、一時的に記憶された後、読み出されて、画像毎に逆回変長符号 化器（ＩＶＬＣ）３２に供給される。逆回変長符号化器３２は、ＭＰＥＧ符号の それぞれの層のヘッダ情報を圧縮動画像信号から抽出し、このヘッダ情報から画 像復号化制御情報ＰＩ（をメモリコントローラ３３に供給する。

また、逆回変長符号化器３２は、可変長符号化されたＤＣＴ係数のブロックを逆 回変長符号化して、量子化ＤＣＴ係数の現ブロックＣｂを含む量子化ＤＣＴ係数 のブロックを再生し、この量子化ＤＣＴ係数ブロックｃｂを差分ブロック復号化 器３４に供給する。差分ブロック復号化器３４は、量子化ＤＣＴブロックｃｂを 復号化して、再生差分ブロックＢＳを再生し、この再生差分ブロックＢＳを加算 器３９に供給する。

また、逆回変長符号化器３２は、圧縮動画像信号から動きベクトルＭＶ及び量子 化ＤＣＴ係数ブロックｃｂの動き補償モード聞を抽出して、動き補償器３７に供 給する。この動き補償器３７により、ピクチャメモリ群３８から、再生差分ブロ ックＢＳのマッチングブロックが読み出される。

ピクチャメモリ群３８は複数のピクチャメモリがらなり、ピクチャメモリはそれ ぞれ既に再生された画像を記憶する。マツチングブロックは、動きベクトルＭＹ で指定されたアドレスに位置するピクチャメモリの１つに記憶されている再生画 像のブロックである。このマツチングブロックが読み出される再生画像が記憶さ れているピクチャメモリは、メモリコントローラ３３によってピクチャメモリ群 ３８の中から指定される。

上述のように、先行する再生画像からの予測、後行する再生画像からの予測、及 び先行する再生画像と後行する再生画像に対する画素毎の線形演算を行なうこと により得られるブロックからの予測により、画像が符号化される。また、画像を 予測なしで符号化することもできる。この場合、ピクチャメモリ群３８がら供給 されるマツチングブロックは、零ブロック、すなわち全画素値が零となっている ブロックである。ピクチャメモリ群３８から出力される動き補償されたマツチン グブロックは、適応的なものとなっており、ブロック単位で最適なものが選択さ れる。なお、ここでのブロックの大きさは１６ｘ１６画素である。

ピクチャメモリ群３８から読み出された各マツチングブロックは、加算器３９に 供給される。加算器３９は、差分ブロック復号化器３４から供給される再生差分 ブロックＢＳとピクチャメモリ群３８がら供給されるマツチングブロックとを１ 画素毎に加算する。この結果、再生画像ブロックが再生され、この再生画像ブロ ックは、メモリコントローラ３３により指定されたピクチャメモリ群３８の中の ピクチャメモリに記憶される。加算器３９から供給される再生画像ブロックは、 先にピクチャメモリに記憶された再生画像に上書きして、選択されたピクチャメ モリに１つずつ記憶され、新たな再生画像を形成する。

ピクチャメモリ群３８に蓄えられた再生画像は、メモリコントローラ３３からの 出力画像指示信号に制御される順で読み出される。

読み出された画像は、再生動画像信号として、ビデオモニターのような画像表示 装置に供給される０画像表示装置は、この再生動画像信号に応じた動画像を表示 する。

ここで、上記差分ブロック復号化器３４・につぃて図１９を参照して説明する。

差分ブロック復号化器３４は、逆量子化器４ｏと、総和奇数化回路３５と、逆離 散コサイン変換回路３６とを備える。逆量子化器４０は、逆回変長符号化器３２ がら供給される量子化変換係数ブロックＣｂを量子化テーブルを用いて逆量子化 する。総和奇数化回路３５は、逆量子化器４ｏからのＤＣＴ係数ブロックを受け 取り、ＩＤＣＴ回路３６でのＩＤＣ’Ｔ処理におけるミスマツチ誤差の発生を防 ぐ、ＩＤＣＴ回路３６は、総和奇数化回路３５がらの総和奇数化されたＤＣＴ係 数ブロックをＩＤＣＴ変換する。

図２０に、逆量子化器４０の構成例を示す、この逆量子化器４゜は、主として、 ラン／レベル復号化器４１と、アドレスカウンタ４７と、アドレス変換器４８と 、セレクタ４９と、第１のブロックメモリ４２と、第２のブロックメモリ４３と 、逆量子化回路（以下、ＩＱ回路という、）４６により構成される。

ラン／レベル復号化器４１は、逆回変長符号化器３２から量子化ＤＣＴ係数ブロ ックｃｂを受け取り、動画像信号圧縮装置の可変長符号化器１７において量子化 ＤＣＴ係数に施されたラン／レベル符号化を復号化する。得られる量子化ＤＣＴ 係数ブロックは、ジグザグスキャンの順で、第１のブロックメモリ４２又は第２ のブロックメモリ４３に供給される。第１のブロックメモリ４２又は第２のブロ ックメモリ４３は、量子化ＤＣＴ係数ブロックを記憶する。

アドレスカウンタ４７とアドレス変換器４８は、それぞれ、第１のブロックメモ リ４２と第２のブロックメモリ４３の書込アドレスと続出アドレスとを出力する 。ｊ量子化ＤＣＴ係数ブロックは、第１のブロックメモリ４２と第２のブロック メモリ４３に対し交互に書き込まれ、読み出される。各量子化ＤＣＴ係数ブロッ クは、アドレスカウンタ４７から供給される書込アドレスに応じて、ジグザグス キャンの順でブロックメモリの１つに書き込まれ、アドレスカウンタ４８から供 給される読出アドレスに応じてラスクスキャンの順でブロックメモリから読み出 される。書き込みと読み出しのアドレス順の違いにより、ブロック内の量子化Ｄ ＣＴ係数の順がジグザグスキャンからラスクスキャンに変換さ九る。

アドレスカウンタ４７は、ジグザグスキャンの順で書込アドレスを発生する。ア ドレス変換器４８は、アドレスカウンタ４７からジグザグスキャンの順の書込ア ドレスを受け取り、これをアドレス変換テーブルを用いてラスクスキャンの順の 続出アドレスに変換する。

アドレスカウンタ４７とアドレス変換器４８が発生したアドレスは、セレクタ４ ９により選択され、アドレスａｄｒｓｌ、ａｄｒｓ２として第１のブロックメモ リ４２及び第２のブロックメモリ４３に供給される。

ラン／レベル復号化器４１からの量子化ＤＣＴ係数ブロックが第１のブロックメ モリ４２又は第２のブロックメモリ４３に書き込まれると、各アドレスａｄｒｓ ｌ、ａｄｒｓ２は、アドレスカウンタ４７によりセレクタ４９を介してジグザグ スキャンの順で供給される。ｆｆｉ子化ＤＣＴ係数ブロックが第１のブロックメ モリ４２又は第２のブロックメモリ４３から逆量子化器４６に読み出されると、 各アドレスａｄｒｓ１及びａｄｒｓ２は、アドレス変換器４８からセレクタ４９ を介してラスクスキャンの順で供給される。

第１のメモリ４２又は第２のメモリ４３に全ての量子化ＤＣＴ係数が記憶される と、ＤＣＴ係数ブロックはラスクスキャンの順で逆量子化器（ＩＱ）４６へと読 み出される。ＩＱ４６は、ブロック内の量子化ＤＣＴ係数を逆量子化し、得られ るＤＣＴ係数ブロックを総和奇数化回路３５に供給する。このＩＱ４６での逆量 子化は、図６に示す動画像信号圧縮装置の局部復号化器を構成する逆量子化器１ ３での逆量子化と同じである。

総和奇数化回路３５は、逆量子化器４０からのＤＣＴ係数ブロックのＤＣＴ係数 の和のパリティが偶数であると判断したときは、ＤＣＴ係数の和が奇数となるよ うに、°少なくとも１つのＤＣＴ係数に操作を行う、総和奇数化回路３５は、こ の総和奇数化されたＤＣＴ係数のブロックをＩＤＣＴ回路３６に供給する。なお 、この総和奇数化回路３５での奇数化操作は１図６に示す動画像信号圧縮装置の 局部復号化器を構成する総和奇数化回路１４での奇数化操作と同じである。

ＩＤＣＴ回路３６は、総和奇数化されたＤＣＴ係数ブロックをよりＣＴ変換して 、再生差分ブロックＢＳを再生し、この再生差分ブロックＢＳを加算器３９に供 給する。

図２０に示す逆量子化器４０の具体的な操作を、図２１Ａ乃至２１工に示すタイ ミングチャートを用いて説明する。逆可変長符号化器３２は、圧縮動画像信号か ら量子化されたＤＣＴ係数のブロックＣｂを取り出し、ラン／レベル復号化器４ １に対して量子化ＤＣＴ係数ブロックを読み出すように指示するイベントイネー ブル信号ＥＶＪＮ　（図２１Ａに示す）を発生する。量子化ＤＣＴ係数ブロック のＤＣＴ係数は、ラン／レベル符号化されている。

また、逆回変長符号化器Ｃ３２は、図２１Ｂに示すように、イベント数信号ＥＶ ＥＮＴＪＯをラン／レベル復号化器４１に出力する。イベント数信号ＥＶＥＮＴ −ＮＯは、量子化ＤＣＴ係数ブロックＣｂ内のラン／レベルの組合せの数、すな わちランとレベルを示すデータの組合せの数を示すものである。

ラン／レベル復号化３４１は、このイベント数信号ＥＶＥＮＴ−ＮＯを受け取る と、図２１Ｃに示すように、各ラン／レベルの組合せについて読出要求信号Ｒｊ ＲＥＱを逆回変長符号化器３２に出力する。逆回変長符号化器３２は、この読出 要求信号ＲＬＲＥＱが入力されると、図２１Ｄ、２１Ｅに示すように、ラン／レ ベルの１組をラン／レベル復号化器４１に出力し、これを受信した読出要求信号 ＲＥＪＥＱの数だけ繰り返す。

ラン／レベル復号化器４１は、ラン／レベル符号化された量子化ＤＣＴ係数を復 号化し、図２１Ｇに示すように、量子化されたＤＣＴ係数のブロックをＷＤＡＴ Ａとしてジグザグスキャンの順に第１のメモリ４２に供給する。これと同時に、 図２１Ｆに示すように、アドレスカウンタ４７はラン／レベル復号化器４１から の量子化ＤＣＴ係数をカウントし、各量子化ＤＣＴ係数の書込アドレスを示すア ドレス（Ｍ号ａｄｒｓｌを、セレクタ４９を介してジグザグスキャンの順で第１ のメモリ４２に供給する。

そして、ラン／レベル復号化！Ｓ４１は、最後の非零のＤＣＴ係数を受信したこ とを示す符号ＥＯＢを逆回変長符号器３２から受け取ると、符号ＥＯＨに対応す る量子化ＤＣＴ係数を設定し、符号ＥＯＢ以降のＤＣＴ係数データは全て０とし て、この０の係数データを第１のブロックメモリ４２に供給する。

また、ラン／レベル復号化器４１は、符号ＥＯＢを受け取ると、図２１　Ｈ＋、 ｍ示スヨウニ、信号ＥＯＢ−ＥＮを位置（ＰＯ３）レジスタ４４．４５に出力す る。この信号ＥＯＢＪＮは、符号ＥＯＢが受け取られたことをＰＯＳレジスタ４ ４．４５に示す、ＰＯＳレジスタ４４．４５は、第１と第２のブロックメモリ４ ２．４３に供給された各量子化ＤＣＴ係数のアドレスを、アドレスカウンタ４７ からアドレス変換器４８を介して受け取る。ラン／レベル復号化器４１が符号Ｅ ＯＢを受け取ると、アドレスカウンタ４７により出力されたアドレスは最後の非 零の係数のアドレスとなる。信号ＥＯＢＪＮにより、変換器４８にょスＥＯＢＪ ＯＳは、量子化ＤＣＴ係数ブロックが書き込まれているブロックメモリのＰＯＳ レジスタに書き込まれる。このようにして、ＰｏＳレジスタ４４．４５の何れが が量子化ＤＣＴ係数ブロックの最後の非零の係数のアドレスを記憶する。

ラン／レベル復号化器４１が量子化ＤＣＴ係数ブロックを全て第１のブロックメ モリ４２又は第２のブロックメモリ４３に供給すると、アドレスカウンタ４７は 、バンク切換信号ＢＡＮＫを第１のブロックメモリ４２と第２のブロックメモリ ４３に供給する。バンク切換信号ＢＡＮＫは、ブロックメモリのモードを切り換 えて、書込モードであった第１のブロックメモリ４２が読出モードへ、第２のブ ロックメモリ４３が書込モードへ切り換えられる。したがって、ラン／レベル復 号化器４１が次の量子化ＤＣＴ係数ブロックを復号化すると、得られる量子化Ｄ ＣＴ係数は第２のブロックメモリ４３に書き込まれることになる。また、バンク 切換信号ＢＡＮＫはセレクタ４９を切り換えて、書込モードでブロックメモリに 供給されたアドレスをアドレスカウンタ４７からのジグザグスキャンの順のアド レスとし、読出モードでブロックメモリに供給されたアドレスをアドレス変換器 ４８からのラスクスキャンの順のアドレスとする。

また、ラン／レベル復号化器４１が量子化ＤＣＴ係数ブロックを全て第１のブロ ックメモリ４２に供給すると、第１のブロックメモリ４２はメモリフル信号ＦＵ ＬＬＩを逆量子化器４６に出力する。メモリフル信号ＦＵＬＬＩは、全ての量子 化ＤＣＴ係数が記憶されたことを示す、逆量子化器４６は、メモリフル信号ＦＵ ＬＬＩを受けとると、読出要求信号ＲＤＪＮＩを第１のブロックメモリ４２に送 る。この読出要求信号ＲＤＪＮＩにより、第１のブロックメモリ４２は、記憶さ れている量子化ＤＣＴ係数を、アドレス変換ｆ９４８がらセレクタ４９を介して ラスクスキャンの順で供給されるアドレスａｄｒｓｌに応じて読み出す、したが って、ブロック内の量子化ＤＣＴ係数は第１のブロックメモリ４２から読み出さ れる。各アドレスに応じて読み出された量子化ＤＣＴ係数は逆量子化器４６に供 給される。ブロック内の量子化ＤＣＴ係数が第１のブロックメモリ４２がら読み 出されるのと同時に、次のブロックの量子化ＤＣＴ係数が、アドレスカウンタ４ ７からのアドレスに応じてジグザグスキャンの順で第２のブロックメモリ４３に 書き込まれる。

逆量子化器４６は、ｒ２６に示す動画像信号圧縮装置の逆量子化器１３と同様に 、ブロックの量子化ＤＣＴ係数を逆量子化して、得られるＤＣＴ係数を総和奇数 化回路３５に供給する。

ブロックのＤＣＴ係数の和のパリティが偶数のとき、総和奇数化回路３５は、上 述の動画像信号圧縮装置の総和奇数化回路１４と同様に、ＤＣＴ係数の少なくと も１つを操作して、ＤＣＴ係数の和を奇数化し、総和奇数化されたＤＣＴ係数の ブロックをＩＤＣ７回路３６に供給する。

例えば、総和奇数化回路３５は、ＰＯＳレジスタ４４．４５を参照し、ジグザグ スキャン類での最後の非零の係数かどうかの判定を行ない、最後の非零のＤＣＴ 係数のパリティを操作してブロックのＤＣＴ係数の和を奇数化する。また、総和 奇数化回路３５は、最高周波数成分のＤＣＴ係数を操作して、ＤＣＴ係数の和を 奇数化することもできる。最高周波数成分は画質に与える影響が小さく、また、 最後の非零の係数を探索する必要がないため、最高周波数成分のＤＣＴ係数のパ リティを反転することが最良である。また、スキャン類がジグザグスキャン以外 の場合も同様である。

なお、ミスマツチ誤差を防ぐため、動画像信号圧縮装置と圧縮動画像信号伸長装 置での奇数化操作は同一でなければならないことは言うまでもない。

第２の実施例 動画像信号圧縮装置の第２の実施例の構成を図２２に示す、この第２の実施例は 、本発明の好適な実施例である０図２２に示す動画像信号圧縮装置を構成する総 和奇数化回路５０の構成を図２３に示す０図６に示す動画像信号圧縮装置の第１ の実施例の構成要素に対応する第２の実施例の構成要素には、同一の指示符号を 付して、説明を割愛する。第２の実施例における動画像信号圧縮装置は、総和奇 数化回路５０を除いて、第１の実施例と同じ構成を有する。

総和奇数化回路５０では、図２３に詳細に示すように、カウンタ２０が、逆量子 化器１３から供給されるＤＣＴ係数の数をカウントし、得られるカウント値ｃｏ ｅｆｆ−ａｄｒｓをパリティ判定回路２１に供給する。

アキュムレータ２３Ａは、加算器２３とレジスタ２４とを備える。

加算器２３は、逆量子化器１３から供給されるＤＣＴ係数ブロックの各ＤＣＴ係 数と、レジスタ２４中に保存されている先行するＤＣＴ係数の和とを加算する。

各ＤＣＴ係数ブロックについての和がめられると、レジスタ２４はリセットされ る。得られるＤＣＴ係数の和が加算器２３からレジスタ２４とパリティ判定回路 ２１に供給される。アキュムレータ２３Ａは、パリティ判定回路２１がＤＣＴ係 数の和の遇奇を判定するのためには、ブロックのＤＣＴ係数の最下位ビットのみ の総和をとればよい。

パリティ判定回路２１は、以下のようにしてカウンタ２０から供給されるカウン ト値ｃｏｅｆｆ−ａｄｒｓに応じて動作する。アキュムレータ２３Ａにより全て のＤＣＴ係数が加算されたことをカウント値が示すとき、パリティ判定回路２１ 番よ、アキュムレータ２３Ａから供給されたＤＣＴ係数の和のパリティが偶数か 奇数かを判定する１例えば８×８の２次元ＤＣＴ変換の場合、ブロックの６４個 のＤＣＴ係数の和がめられたことをカウント値が示すとき、パリティ判定回路２ １は、アキュムレータ２３Ａから供給されるＤＣＴ係数の和のパリティが偶数で あるか、奇数であるかを判定する。

具体的には、ＤＣＴ係数が２進数表現されていると、パリティ判定回路２１は、 アキュムレータ２３Ａから供給されるＤＣＴ係数の和の最下位ビット（ＬＳＢ） を判定する。ＬＳＢが０であるとき、和のパリティは偶数である。この場合、パ リティ判定回路２１は、パリティ反転を行うために処理要求信号Ｒ，ｌ：Ｑｌを パリティインバータ５３に出力する。この処理要求信号ＲＥＱＩに応じて、パリ ティインバータ５３は、ブロックのＤＣＴ係数の少なくとも１つ（例えば、奇数 ）のパリティを変更して、ＤＣＴ係数の和を奇数化する。一方、ＬＳＢが１であ るとき、和のパリティは奇、数である。この場合、ＤＣＴ係数の和のパリティが 奇数なので、パリティ判定回路２１は処理要求信号ＲＥＱＩを出力せず、パリテ ィイン、バーク５３はブロックの全てのＤＣＴ係数のパリティをそのままにする 。

逆量子化器１３からのＤＣＴ係数ブロックは、アキュムレータ２３Ａに送られる 他に、遅延回路５２を介してパリティインバータ５３にも送られる。この遅延回 路５２は、処理要求信号ＲＥＱＩがパリティインバータ５３に入力されるときに 、最′後のＤＣＴ係数、すなわち最高周波数成分の係数（例えば８Ｘ８ＤＣＴ変 換では、（７，７）成分のＤＣＴ係数）がパリティインバータ５３に入力される ように、アキュムレータ２３Ａ及びパリティ判定回路２１での処理時間に相当す る時間、ＤＣＴ係数を遅延する。

したがって、パリティインバータ５３は、最高周波数成分の係数以外のすべての ＤＣＴ係数を、そのままＩＤＣＴ回路１５に送る。

パリティ判定回路２１が処理要求信号ＲＥＱＩを発生しないとき、パリティイン バータ５３は最高周波数成分のＤＣＴ係数をもそのまま出力する。パリティ判定 回路２１が処理要求信号ＲＥＱＩを発生したときのみ、パリティインバータ５３ は、最高周波数成分のＤＣＴ係数のＬＳＢを反転し、パリティ反転した最高周波 数成分のＤＣＴ係数をＩＤＣＴ回路１５に送る。

すなわち、ＤＣＴ係数の和のパリティが偶数であることをパリティ判定回路２１ が示すとき、パリティインバータ５３は、ブロックに最高周波数成分のＤＣＴ係 数（８Ｘ８ＤＣＴ変換では、（７，７）成分のＤＣＴ係数）を操作する。パリテ ィインバータ５３は、最高周波数成分のＤＣＴ係数のパリティを反転し、これに より、ＩＤＣＴ回路１５に送るブロックのＤＣＴ係数の和を奇数化する。かくし て、ＤＣＴ係数ブロックのＤＣＴ係数の和が常に奇数となる。（７゜７）成分の ＤＣＴ係数はＩＤＣＴの出力値に与える影響が最も小さい係数である。

以下、本発明の好適な実施例における総和奇数化回路５０の具体例について説明 する。

図２３に示す加算器２３の代わりに、ＬＳＢ検出器２９と排他的論理和ゲート３ ０を用いた例を、図２４に示す０図２３の回路の構成要素に対応する図２４の回 路の構成要素には、同一の指示符号を付して、説明は割愛する。ＬＳＢ検出器２ ９は、ブロック内のＤＣＴ係数のＬＳＢを検出し、排他的論理和ゲート３０はレ ジスタ２４と共に、ブロック内のＤＣＴ係数のＬＳＥの排他的論理和をめる。

図１０Ａ及び２３を参照して上述のように、この排他的論理和のパリティは、パ リティ判定回路２１によりめられる。

また、図２４に示す排他的論理和ゲート３０及びレジスタ２４に代えて、図１０ Ｂに示すＡＮＤゲート８８及びカウンタ８９を用いることもできる。

また、他の例を図２５に示す、ここでは、逆量子化ｉｔ！１３と、図２３に示す 総和奇数化回路５０を構成するアキュムレータ２３Ａと　゛の間にセレクタ５１ を備える構成とする０図２３の回路の構成要素に対応する図２５の回路の構成要 素には、同一の指示符号を付し、説明は割愛する０図２５に示す総和奇数化回路 ５０は、例えばある特定の係数、例えば（０，０）成分、（４，０）成分、（０ ，４）成分、（４，４）成分のみのＤＣＴ係数の和をめ、　総和奇数化が必要で あるかを判断する。セレクタ５１は、カウンタ２０からカウント値ｃｏｅｆｆ− ａｄｒｓを受け取り、逆量子化器１３から供給されている各ＤＣＴ係数が加算す べき特定のＤＣＴ係数かを判定する。セレクタ５１は、ＤＣＴ係数が加算すべき 係数であると判定したとき、すなわちカウント値ｃｏｅｆ　ｆ−ａｄｒｓが例え ば（０，Ｏ）成分、（４，Ｏ）成分、　（０，４）成分、　（４，４）成分に相 当する値のとき、ＤＣＴ係数をアキュムレータ２３Ａに供給する０図２５の総和 奇数化回路５０は、セレクタ５１の制御により、特定の係数の和をめる。

そして、パリティインバータ５３は、必要に応じてこの特定のＤＣＴ係数の和が 奇数となるように、少なくとも１つのＤＣＴ係数を操作して、特定のＤＣＴ係数 の和を奇数にする。総和奇数化されたＤＣＴ係数のブロックは、ＩＤＣＴ回路１ ５に供給される。

また、図２５に示すセレクタ５１を、図２４に示す総和奇数化回路５ｏの逆量子 化器１３とＬＳＢ検出器２９の間に設けるようにしてもよい、このように変形す ることで、図２４に示す総和奇数化回路５０は、セレクタ５１により選択される 特定ＤＣＴ係数のＬＳＨの排他的論理和をめることになる。

ざらに、総和奇数化回路５０の他の実施例としては、逆量子化器１３から供給さ れる最後のＤＣＴ係数がＤＣ成分のＤＣＴ係数の場合、すなわちラスクスキャン の順が上述の実施例と逆の場合、パリティ反転が行われるＤＣＴ係数は、最高周 波数成分ではなくＤＣ成分のＤＣＴ係数となる。

つぎに、パリティインバータ５３の具体的な回路構成について図２６を参照しな がら説明する。パリティインバータ５３は、図１１に示すパリティインバータ２ ８を簡素化したものである。パリティインバータ５３は、ＬＳＢインバータ６３ と、第３及び第４のＡＮＤゲート６４．６５と、ＯＲゲート６６と、インバータ ７１とがら構成される。

このパリティインバータ５３では、逆量子化器１３がら供給されたＤＣＴ係数ブ ロックの各ＤＣＴ係数のＬＳＢを反転する。これにより、各ＤＣＴ係数のパリテ ィが反転する０通常、処理要求信号ＲＥＱｌはなく、パリティインバータ５３は 、供給された各ＤＣＴ係数を第３のＡＮＤゲート６４とＯＲゲート６９を介して よりｃＴ回路１５（図２３）に送る。

総和奇数化回路５０（図２３）がブロック内の最高周波数成分のＤＣＴ係数を受 け取ると、カウンタ２０がらのカウント値ｃｏｅｆｆ、、−ａｄｒｓは、パリテ ィ判定回路２１に対して、このパリティ判定回路が受け取った値は全てのＤＣＴ 係数の和であることを示す、これに応じて、パリティ判定回路２１は、ＤＣＴ係 数の和のパリティが奇数が偶数かを判定する。

パリティ判定回路２１は、ブロック内のＤＣＴ係数の和のパリティが偶数である と判定すると、処理要求信号ＲＥＱＩをパリティインバータ５３に送る。処理要 求信号ＲＥＱＩは、最高周波数成分のＤＣＴ係数と同時に、遅延回路５２を介し てパリティインバータ５３に供給される。この処理要求信号ＲＥＱＩにより、第 ３及び第４のＡＮＤゲート６４．６５の状態が変化する。これにより、ＬＳＢ反 転された最高周波数成分のＤＣＴ係数が、ＬＳＢインバータ６３から第４のＡＮ Ｄゲ−）６５と０Ｒ１−トロ９を介り、てＩＤｃＴ回路１５ｉ：供給される。こ のＬＳＢ反転された最高周波数成分のＤＣＴ係数は、通常の最高周波数ＤＣＴ係 数の代わりにＩＤＣＴ回路１５に供給され、Ｉ　ＤＣＴ回路１５に送られるＤＣ Ｔ係数の和を奇数化する。

一方、パリティ判定回路２１＋よ、ブロック内のＤＣＴ係数の和のパリティが奇 数であると判定すると、処理要求信号ＲＥＱＩを発生しない、ＤＣＴ係数ブロッ クの総和奇数化は必要ないので、パリティインバータ５３は、通常の最高周波数 成分のＤＣＴ係数をＡＮＤゲート６４とＯＲゲート６９を介１．ＴＩＤＣＴ回路 １５に送る。

また、このパリティインバータ５゛３を変形した具体例を、図２７乃至図２９に 示す。

図２６に示すパリティインバータ５３を構成するＬＳＢインバータ６３の代わり に用いる、図１３に示す＋１加算器７３と同様の＋１加算器７３を図２７に示す 、それ以外は、このパリティインバータ５３は変わらない０図２７に示すように 変形されたパリティインバータ５３は、１を付加することによりブロック内の各 ＤＣＴ係数のパリティを反転する。したがって、パリティ判定回路２１が処理要 求信号ＲＥＱＩをパリティインバータ５３に送ると、パリティインバータ５３は 、通常の最高周波数成分のＤＣＴ係数の代わりに、最高周波数成分のＤＣＴ係数 に１を付加したものをＩＤＣＴ回路１５に供給する。これにより、ブロック内の ＤＣＴ係数の和が奇数化され図２８に示すように、図２６に示すパリティインバ ータ５３のＬＳＢインバータ６３の代わりに、図１５に示す規模削減回路８ｏを 用いているようにしてもよい、それ以外では、図２６に示すパリティインバータ ５３は変わらない６図２８に示すように変形された図２６のパリティインバータ ５３は、上記の式１５に従ってＤＣＴ係数の和を奇数化する。パリティ判定回路 ２１が処理要求信号ＲＥＱＩを発生すると、ブロック内のＤＣＴ係数の和は、パ リティ反転された最高周波数成分のＤＣＴ係数をＩ　ＤＣＴ回路１５に送ること により奇数化される。最高周波数成分のＤＣＴ係数のパリティは、以下の２つの 方法の何れかで反転する。すなわち、最高周波数成分のＤＣＴ係数が正のときは 一１減算器８２により１を減算し、０または負のときは＋１加算器８３により１ を加算して、ＤＣＴ係数の和の奇数化を行なうになっている。

また、図２９に示すように、図２６に示すＬＳＢインバータ６３の代わりに、図 １７に示す規模増大回路９ｏを用いているようにしてもよい、それ以外は、図２ ６に示すパリティインバータ５３は変わらない０図２９に示すように変形された 図２６のパリティインバータ５３は、上記の式１６に基づいてＤＣＴ係数の和を 奇数化する。

パリティ判定回路２１が処理要求信号ＲＥＱＩを発生すると、ブロック内のＤＣ Ｔ係数の和は、パリティ反転された最高周波数成分のＤＣＴ係数をＩ　ＤＣＴ回 路１５に送ることにより奇数化される。最高周波数成分のＤＣＴ係数のパリティ は、以下の２つの方法の何れがで反転する。すなわち、最高周波数ＤＣＴ係数が ０又は負のときは一１減算器９３により１を減算し、正のときは＋１加算器９２ により１を加算して、ＤＣＴ係数の和の奇数化を行なうになっている。

つぎに、圧縮動画像信号伸長装置の第２の実施例について説明する。

この第２の実施例における圧縮動画像信号伸長装置は、上述の図１９に示す圧縮 動画像信号伸長装置の第１の実施例の総和奇数化回路３５の代わりに、総和奇数 化回路５０を用いて構成される。それ以外は、図１９に示す圧縮動画像信号伸長 装置とは変わらない、この動画像信号伸長装置の第２の実施例では、ＤＣＴ係数 の和を奇数化する操作は、上述の図２２に示す第２の実施例の動画像信号圧縮装 置と同様に行われる。したがって、逆回変長符号化１％３２から奇数化回路５０ ヘアドレスＥＯＩｊａｄｒｓを送る必要がなくなる。

上述のように、本発明によれば、逆離散コサイン変換を行なう際のミスマツチ誤 差が生じる確率が低く、実用的にはミスマツチ誤差のない逆離散コサイン変換方 法、逆離散コサイン変換装置、動画像信号圧縮装置、圧縮動画像信号伸長装置、 及び圧縮動画像信号の伝送装置を実現することができる。また、圧縮動画像信号 が媒体から再生される際や、逆直交変換等の処理により伸長される際にミスマツ チ誤差を発生させない情報記録媒体を実現することができる。

すなわち、本発明は、動画像信号の圧縮において離散コサイン変換を用い、圧縮 動画像信号の伸長において逆離散コサイン変換を用いる場合、逆離散コサイン変 換ミスマツチ誤差の発生を防止することができ、画質の劣化を小さくすることが できる。したがって、本発明を適用した動画像信号圧縮装置及び圧縮動画像信号 伸長装置では、動画像信号圧縮装置のローカルデコード画像と、圧縮動画像信号 伸長装置の再生画像とが異なることがなく、高品位の画像を提供することができ る。

以上、本発明の実施例について詳細に説明したが、本発明はこれらの実施例に限 定されることなく、請求の範囲による発明の範囲内で種々の変更が可能である。

［図１１ 【図２１ ［図３１ ［図４１ ［図５１ 工ｎｊｒａ　Ｍａｃｒｏ　Ｂｌｏｃｋ ｒｅｃ　（ｉ、ｊ　）＝　（ｍｑｕａｎヒ１１２楽ＱＡＣ（ｉ、ｊｌ＊Ｗｉ（ｉ 、ｊＨ／１６ｉｆ（ＱＡＣ（ｉ、ｊｌ＝二〇） ｒｅｃ（ｉ、コ）二〇 Ｔｈｅ　ＤＣｊｅｒｍ　ｉｓ　５ｐｅｃｉａｌ　ｃａｓｅｒｅｃ（１，１１＝８ 楽ＱＤＣ Ｎｏｎ−Ｉｎしｒａ　Ｍａｃｒｏ　Ｂｌｏｃｋｉｆ（ＱＡＣ（ｉ、ｊ＋＞０１ ｒｅｃ（ｉ、ｊｌ＝（（２楽ＱＡＣ（ｉ、ｊｌ＋１１帯ｍｑｕａｎｅ＊Ｗｎ（ｉ 、ｊ））／１６エｆ（ＱＡＣ（ｉ、コ）く０） ｒｅｃ　ｔｉ、ｊ）＝　（ｔ２＊ＱＡｃ　ｔｉ、ｊ　）−１）＊ｍｑｕａｎｌＪ Ｗｎ　（ｉ、ｊ）３　／１６（図６１ （図７１ ８ｘＢＤＣＴ係数 ［図８１ （図９１ （図１１１ ［図１２１ （図１３１ （図１４１ （図１５１ ［図１６１ （図１８１ 【図１９１ ［図２２１ （図２１１ 「Ｉ￥１９３１ （図２４１ ［図２５１ 【図２６１ 【図２７１ （図２８］ （図２９１ （図３０１ ｐａｇ＠２　ｏｆ　２ フロントページの続き （５１）　Ｉｎｔ、　Ｃ１，’　識別記号　庁内整理番号ＨＯ３Ｍ　７／３０　 Ａ　８８４２−５ＪＨＯ４Ｎ　１／４１　Ｂ　９０７０−５Ｃ８４２０−５Ｌ ９３６４−５Ｌ （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＰＴ、ＳＥ） 、０Ａ（ＢＦ、ＢＪ、ＣＦ、ＣＧ、　ＣＩ、　ＣＭ、　ＧＡ、　ＧＮ、　ＭＬ、 　ＭＲ，ＮＥ、　ＳＮ。

ＴＤ、ＴＧ）、ＡＵ、ＢＢ、ＢＧ、ＢＲ，ＣＡ、ＣＮ。

ＣＺ、ＦＩ、ＨＵ、ＪＰ、ＫＲ，ＬＫ、ＭＮ、ＭＷ、ＮＯ，ＮＺ、ＰＬ、ＲＯ， ＲＵ、ＳＤ、ＳＫ、ＵＡＩ ＧＯ６Ｆ　１５／６６　３３０　Ｈ （７２）発明者　岡崎　透 東京部品用区北品用６丁目７番３５号　ソニー株式会社内

Claims (50)

【特許請求の範囲】
1. １．各変換係数がパリティを有し、誤差の無い変換係数の組合せを供給して逆直 交変換処理を行ない、上記誤差の無い変換係数の組合せは逆直交変換する際の丸 め誤差を発生しない、変換係数処理方法であって、 上記変換係数を加算して、パリティを有する和をとる工程と、上記和のパリティ を判定する工程と、 上記和のパリティが偶数のとき、上記変換係数のうちの１つのパリティを反転し て、上記パリティの和を奇数にするパリテイ反転変換係数を得る工程と、 上記パリティ反転変換係数を含む変換係数を誤差の無い組合せとして供給する工 程を有することを特徴とする変換係数処理方法。
2. ２．上記方法は、２次元の離散コサイン変換により得られる変換係数の処理を行 なう方法であって、 上記変換係数の組合せは、ＤＣ成分の変換係数を有し、上記変換係数のうちの１ つのパリティを反転する工程において、上記ＤＣ成分の変換係数以外の変換係数 のうちの１つのパリティを反転することを特徴とする請求項１記載の方法。
3. ３．上記変換係数の組合せは最高周波数成分の変換係数を有し、上記変換係数の うちの１つのパリティを反転する工程において、上記最高周波数成分の変換係数 のパリティを反転することを特徴とする請求項２記載の方法。
4. ４．上記組合せの各変換係数は最下位ピットを有する２進数表現され、 上記変換係数のうちの１つのパリティを反転する工程において、上記変換係数の うちの１つの最下位ピットを反転することを特徴とする請求項３記載の方法。
5. ５．上記組合せの各変換係数は極性を有し、上記変換係数のうちの１つのパリテ ィを反転する工程は、上記変換係数のうちの１つの極性を決定する工程と、上記 極性が負のとき、上記変換係数のうちの１つに所定の奇数値を加算する工程と、 上記極性が正のとき、上記変換係数のうちの１つから所定の奇数値を減算する工 程とを有することを特徴とする請求項２記載の方法。
6. ６．最後の変換係数を含んだ組合せの変換係数を順番に受け取る工程を有し、 上記変換係数のうちの１つのパリテイを反転する工程において、上記最後の変換 係数のパリティを反転することを特徴とする請求項２記載の方法。
7. ７．上記組合せの変換係数の全てが、０以外の値を有することを特徴とする請求 項１記載の方法。
8. ８．上記組合せの各変換係数は、最下位ピットを有する２進数表現され、 上記変換係数の和をとる工程において、各変換係数の最下位ピットのみの和をと ることを特徴とする請求項１記載の方法。
9. ９．変換係数ブロックから上記組合せの変換係数を選択する工程を有することを 特徴とする請求項１記載の方法。
10. １０．各変換係数がパリティを有し、誤差の無い変換係数の組合せを供給して逆 直交変換処理を行ない、上記誤差の無い変換係数の組合せは逆直交変換する際の 丸め誤差を発生しない、変換係数前処理装置であって、 上記組合せの各変換係数を受け取り、パリティを有する和をとるアキュムレータ と、 上記アキュムレータから和を受け取り、この和のパリテイを判定するパリティ判 定手段と、 上記パリティ判定手段が上記和のパリティを偶数と判定したとき動作し、上記変 換係数のうちの１つのパリティを反転して、上記和のパリティを奇数にするパリ ティ反転変換係数を得るパリティ反転手段と、 上記パリティ反転変換係数を含む変換係数を、誤差の無い組合せとして供給する 手段とを有することを特徴とする変換係数前処理装置。
11. １１．上記装置は、２次元の離散コサイン変換により得られる変換係数の組合せ を処理する装置であり、上記変換係数の組合せは、ＤＣ成分の変換係数を有し、 上記パリティ反転手段は、上記ＤＣ成分の変換係数以外の変換係数のうちの１つ のパリテイを反転することを特徴とする請求項１０記載の装置。
12. １２．上記変換係数の組合せは、最高周波数成分の変換係数を有し、 上記パリティ反転手段は、上記最高周波数成分の変換係数のパリテイを反転する ことを特徴とする請求項１１記載の装置。
13. １３．上記組合せの各変換係数は、最下位ピットを有する２進数表現され、 上記パリティ反転手段は、上記変換係数のうちの１つの最下位ピットを反転する ことを特徴とする請求項１２記載の装置。
14. １４．上記組合せの各変換係数は、最下位ピットを有する２進数表現され、 上記アキュムレータは、各変換係数の最下位ピットのみの和をとる手段を有する ことを特徴とする請求項１０記載の装置。
15. １５．変換係数ブロックから上記組合せの変換係数を選択する手段を有すること を特徴とする請求項１０記載の装置。
16. １６．各変換係数が最下位ピットを有する２進数表現され、丸め誤差を発生しな い変換係数の組合せの逆直交変換方法であって、上記各変換係数の最下位ピット を決定する工程と、同一の最下位ピットを有する変換係数をカウントして、カウ ント値を供給する工程と、 上記カウント値が偶数である場合を判定する工程と、上記カウント値が偶数であ る場合、上記変換係数のうちの１つを変更して、上記カウント値を奇数にする変 更変換係数を供給する工程と、 上記変更変換係数を含む変換係数の組合せを逆直交変換する工程とを有すること を特徴とする逆直交変換方法。
17. １７．各変換係数がパリティを有し、丸め誤差を発生しない変換係数の組合せの 逆直交変換装置であって、上記変換係数を加算して、パリティを有する和をとる 手段と、上記和のパリティを判定するパリティ判定手段と、上記パリティ判定手 段が上記和のパリティを偶数と判定したときに動作し、上記変換係数のうちの１ つのパリティを反転して、上記和を奇数にするパリティ反転変換係数を供給する 総和奇数化手段と、上記総和奇数化手段から、上記パリティ反転変換係数を含む 変換係数の組合せを受け取る逆直交変換回路とを有することを特徴とする逆直交 変換装置。
18. １８．上記総和奇数化手段は、上記パリティ判定手段が上記和のパリティを偶数 と判定した場合、上記変換係数のうちの１つに１を加算することを特徴とする請 求項１７記載の装置。
19. １９．各変換係数が極性を有し、 上記総和奇数化手段は、 各変換係数の極性を決定する極性決定手段と、上記極性決定手段が上記変換係数 の極性を正と判断したとき、上記変換係数に１を加算し、上記極性決定手段が上 記変換係数の極性を負と判断したとき、上記変換係数から１を減算する手段とを 有することを特徴とする請求項１７記載の装置。
20. ２０．各変換係数は、最下位ピットを有する２進数表現され、上記パリティ判定 手段は、 各変換係数の最下位ピットを検出するＬＳＢ検出手段と、上記ＬＳＢ検出手段か ら各変換係数の最下位ピットを受け取る第１の入力と、第２の入力と、出力とを 有する排他的論理和ゲートと、上記排他的論理和ゲートの出力に接続する入力と 、上記排他的論理和ゲートの第２の入力に接続する出力とを有するレジスタと、 上記レジスタの出力に接続するパリティ判定回路とを有することを特徴とする請 求項１７記載の装置。
21. ２１．各変換係数が、ある状態の最下位ピットを有する２進数表現され、丸め誤 差を発生しない変換係数の逆直交変換装置であって、上記各変換係数の最下位ピ ットの状態を判定する最下位ピット判定手段と、 上記最下位ピット判定手段により、最下位ピットが上記のある状態にあると判定 される変換係数をカウントすることによりカウント値を供給するカウント手段と 、 上記カウント手段からのカウント値が偶数である場合を判定するカウント判定手 段と、 上記カウント判定手段がカウント値を偶数と判定したとき作動し、上記変換係数 のうちの１つを変更して、上記カウント値を奇数にする変更変換係数を供給する カウント奇数化手段と、上記カウント奇数化手段から、上記変更変換係数を含む 変換係数の組合せを受け取る逆直交変換回路とを有することを特徴とする逆直交 変換装置。
22. ２２．ブロックに分割された画像を有する動画像信号圧縮装置であって、 参照画像のマッチングブロックを用いて動画像信号のブロックを予測符号化し、 差分ブロックを形成する予測符号化手段と、上記予測符号化手段からの差分ブロ ックを直交変換して変換係数ブロックを供給する直交変換手段と、上記直交変換 手段からの変換係数ブロックを量子化して、圧縮動画像信号が得られる圧縮信号 ブロックを供給する量子化手段とを有し、上記予測符号化手段からの差分ブロッ クを圧縮して圧縮動画像信号を形成する差分ブロック符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロックを逆量子化してパリティを 有する再生変換係数のブロックを供給する逆量子化手段と、上記逆量子化手段か らの各変換係数ブロック内の再生変換係数を加算してパリティを有する和をとる 手段と、上記和のパリテイを判定するパリティ判定手段と、上記パリティ判定手 段が上記和のパリティを偶数と判定したとき動作し、上記ブロック内の再生変換 係数のうちの１つのパリティを反転して、上記和を奇数にするパリテイ反転変換 係数を供給する総和奇数化手段と、上記総和奇数化手段から上記パリティ反転変 換係数を含む再生変換係数のブロックを受け取り、再生差分ブロックを供給する 逆直後交変換回路とを有し、上記差分ブロック符号化手段からの圧縮信号ブロッ クを伸長して、この圧縮信号ブロックが逆直交変換される際に丸め誤差を発生せ ずに再生差分ブロックを供給する局部復号化手段と、上記局部復号化手段からの 再生差分ブロックを予測復号化して、動画像信号のブロックに対応する画像ブロ ックを再生する予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、動面像信号の他の画像の予測符 号化のための参照画像として用いる再生画像のブロックとして記憶する面像メモ リとを有することを特徴とする動面像信号圧縮装置。
23. ２３．上記装置は、記録媒体に上記圧縮動画像信号を記録する装置であって、 上記圧縮信号ブロックを可変長符号化して圧縮動画像信号を得る手段と、 上記圧縮動画像信号から記録信号を得る手段と、上記記録媒体に上記記録信号を 記録する手段とを有する請求項２２記載の装置。
24. ２４．上記装置は上記圧縮動画像信号を伝送媒体を介して伝送する装置であって 、 上記圧縮信号ブロックを可変長符号化して圧縮動画像信号を得る手段と、 上記圧縮動面像信号から伝送信号を得る手段と、上記伝送信号を上記伝送媒体を 介して伝送する手段とを有することを特徴とする請求項２２記載の装置。
25. ２５．上記画像メモリは第２の画像メモリであり、上記動画像信号を一時的に記 憶する第１の画像メモリと、上記第１の画像メモリから読み出した上記動画像信 号のブロックを予測符号化する予測符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロックを可変長符号化することに よって上記圧縮動画像信号を得る可変長符号化手段と、 上記第２の画像メモリに記憶されている再生画像と上記第１の画像メモリに記憶 されている動画像信号との動きを検出し、検出した動きに応じて既に再生された 第２の画像メモリに記憶されている画像を動き補償して、参照画像として選択さ れた再生画像のうちの１つのブロックを得るとともに、上記予測符号化手段に参 照画像のブロックを供給する動き補償手段とを有することを特徴とする請求項２ ２記載の装置。
26. ２６．上記装置は上記圧縮動画像信号を記録媒体に記録する装置であって、 上記圧縮動画像信号から記録信号を得る手段と、上記記録信号を上記記録媒体に 記録する手段とを有することを特徴とする請求項２５記載の装置。
27. ２７．上記装置は上記圧縮動画像信号を伝送媒体を介して伝送する装置であって 、 上記圧縮動画像信号から伝送信号を得る手段と上記伝送信号を上記伝送媒体を介 して伝送する手段とを有することを特徴とする請求項２５記載の装置。
28. ２８．ブロックに分割された画像を有する動画像信号圧縮装置であって、 参照画像のマッチングブロックを用いて動画像信号のブロックを予測符号化して 、差分ブロックを形成する予測符号化手段と、上記予測符号化手段からの差分ブ ロックを直交変換して変換係数ブロックを供給する直交変換手段と、上記直交変 換手段からの変換係数ブロックを量子化して、上記圧縮動画像信号が得られる圧 縮信号ブロックを供給する量子化手段とを有し、上記予測符号化手段からの差分 ブロックを圧縮して圧縮動画像信号を形成する差分ブロック符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロックを逆量子化して、最下位ピ ットを有する２進数表現の再生変換係数のブロックを供給する逆量子化手段と、 上記各再生変換係数の最下位ピットを決定する最下位ピット決定手段と、各ブロ ック内の同一の最下位ピットを有する再生変換係数をカウントしてカウント値を 供給するカウント手段と、上記カウント手段からのカウント値が偶数である場合 を判定するカウント判定手段と、上記カウント判定手段が上記カウント値を偶数 と判定したとき動作し、上記ブロック内の再生変換係数のうちの１つを変更して 、上記カウント値を奇数にする変更変換係数を供給するカウント奇数化手段と、 上記カウント奇数化手段から上記変更変換係数を含む各再生変換係数ブロックを 受け取り、再生差分ブロックを供給する逆直交変換回路とを有し、上記差分ブロ ック符号化手段からの圧縮信号ブロックを伸長して、上記圧縮信号ブロックが逆 直交変換される際に丸め誤差を発生せずに再生差分ブロックを供給する局部復号 化手段と、上記局部復号化手段からの再生差分ブロックを予測復号化して、上記 動画像信号ブロックに対応する画像ブロックを再生する予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、上記動画像信号の他の画像の予 測符号化のための参照画像として用いる再生画像のブロックとして記憶する画像 メモリとを有することを特徴とする動画像信号圧縮装置。
29. ２９．上記装置は、上記動画像信号を記録媒体に記録する装置であって、 上記圧縮信号ブロックを可変長符号化して上記圧縮動画像信号を得る手段と、 上記圧縮動画像信号から記録信号を得る手段と上記記録信号を上記記録媒体に記 録する手段とを有することを特徴とする請求項２８記載の装置。
30. ３０．上記装置は、上記圧縮動画像信号を伝送媒体を介して伝送する装置であっ て、 上記圧縮信号ブロックを可変長符号化して上記圧縮動画像信号を得る手段と 上記圧縮動画像信号から伝送信号を得る手段と、上記伝送信号を上記伝送媒体を 介して伝送する手段とを有することを特徴とする請求項２８記載の装置。
31. ３１．上記画像メモリは第２の画像メモリであり、上記動画像信号を一時的に記 憶する第１の画像メモリと、上記第１の画像メモリから読み出された動画像信号 のブロックを予測符号化する予測符号化手段と、 上記差分ブロック符号化手段からの圧縮信号ブロックを可変長符号化することに より上記圧縮動画像信号を得る可変長符号化手段と、上記第２の画像メモリに記 憶されている再生画像と上記第１の画像メモリに記憶されている動画像信号との 動きを検出し、検出した動きに応じて既に再生されている第２の画像メモリに記 憶されている画像を動き補優し、参照画像として選択された再生画像のうちの１ つのブロックを得て、この参照画像のブロックを上記予測符号化手段に供給する 動き補償手段とを有することを特徴とする請求項２８記載の装置。
32. ３２．上記装置は、上記圧縮動画像信号を記録媒体に記録する装置であって、 上記圧縮画像信号から記録信号を得る手段と、上記記録信号を上記記録媒体に記 録する手段とを有することを特徴とする請求項３１記載の装置。
33. ３３．上記装置は、上記圧縮動画像信号を伝送媒体を介して伝送する装置であっ て、 上記動画像信号から伝送信号を得る手段と、上記伝送信号を上記伝送媒体を介し て伝送する手段とを有することを特徴とする請求項３１記載の装置。
34. ３４．圧縮動画像信号が動画像出力信号の画像をそれぞれ示す信号成分を有し、 この信号成分が可変長符号化された圧縮信号ブロックを有する、動画像出力信号 を供給する圧縮動画像信号伸長装置であって、 上記可変長符号化された圧縮信号ブロックを逆可変長符号化して圧縮信号ブロッ クを供給する逆可変長符号化手段と、差分ブロック符号化手段からの各圧縮信号 ブロックを逆量子化してパリティを有する再生変換係数のブロックを供給する逆 量子化手段と、上記逆量子化手段からの変換係数のブロック内の再生変換係数を 加算してパリティを有する和をとる手段と、上記和のパリティを判定するパリテ ィ判定手段と、上記パリティ判定手段が上記和のパリティを偶数と判定したとき 動作し、上記ブロック内の再生変換係数のうちの１つのパリティを反転して、上 記和のパリテイを奇数にするパリティ反転変換係数を供給する総和奇数化手段と 、上記総和奇数化手段から上記パリティ反転変換係数を含む再生変換係数のブロ ックを受け取り、再生差分ブロックを供給する逆直交変換回路とを有し、上記逆 可変長符号化手段からの圧縮信号ブロックを伸長して、上記圧縮信号ブロックが 逆直交変換される際に丸み付誤差を発生せずに再生差分ブロックを供給する復号 化手段とを有することを特徴とする圧縮動画像信号伸長装置。
35. ３５．上記可変長復号化手段は、動きベクトルと動き補償モードデータとを供給 し、 上記復号化手段からの再生差分ブロックを予測復号化して画像ブロックを再生す る予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、上記動画像信号の他の画像の予 測復号化のために参照画像として用いる再生画像のブロックとして記憶する画像 メモリと、上記逆可変長符号化手段からの動きベクトルと動き補償モードに応じ て動作し、既に再生された画像メモリに記憶されている画像を動き補償して、参 照画像として選択された再生画像のうちの１つから参照画像のブロックを得て、 この参照画像のブロックを上記予測復号化手段に供給する手段と、 上記画像メモリから上記動画像出力信号を読み出す手段とを有することを特徴と する請求項３４記載の装置。
36. ３６．圧縮動画像信号が動面像出力信号の画像をそれぞれ示す信号成分を有し、 この信号成分が可変長符号化された圧縮信号ブロックを有する、動画像出力信号 を供給する圧縮動画像信号伸長装置であって、 上記再変長符号化された圧縮信号ブロックを逆可変長符号化して圧縮信号ブロッ クを供給する逆可変長符号化手段と、差分ブロック符号化手段からの各圧縮信号 ブロックを逆量子化してある状態の最下位ピットを含む２進数表現される各再生 変換係数のブロックを供給する逆量子化手段と、上記各再生変換係数の最下位ピ ットの状態を判定する最下位ピット判定手段と、上記最下位ピット判定手段によ り最下位ピットが上記のある状態にあると判定されるブロック内の変換係数をカ ウントすることによってカウント値を供給するカウント手段と、上記カウント手 段からのカウント値が偶数である場合を判定するカウント判定手段と、上記カウ ント判定手段が上記カウント値を偶数と判定したとき動作し、上記再生変換係数 のうちの１つを変更して、上記カウント値を奇数にする変更変換係数を供給する カウント奇数化手段と、上記カウント奇数化手段から上記変更係数を含む再生変 換係数のブロックを受け取り、再生差分ブロックを供給する逆直交変換回路とを 有し、上記逆可変長符号化手段からの圧縮信号ブロックを伸長して、上記圧縮信 号ブロックが逆直交変換される際に丸め誤差を発生せずに再生差分ブロックを供 給する復号化手段とを有することを特徴とする圧縮動画像信号伸長装置。
37. ３７．上記可変長復号化手段は、動きベクトルと動き補償モードデータとを供給 し、 上記復号化手段からの再生差分ブロックを予測復号化して画像ブロックを再生す る予測復号化手段と、 上記予測復号化手段からの再生画像ブロックを、上記動画像信号の他の画像の予 測復号化のための参照画像として用いる再生画像のブロックとして記憶する画像 メモリと、上記逆可変長符号化手段からの動きベクトルと動き補償モードデータ に応じて動作し、既に再生された上記画像メモリに記憶されている画像を動き補 償し、参照画像として選択された再生画像のうちの１つから参照画像のブロック を待て、この参照画像のブロックを上記予測復号化手段に供給する手段と、上記 画像メモリから動画像出力信号を読み出す手段とを有する請求項３６記載の装置 。
38. ３８．動画像信号のブロックを予測符号化及びび直交変換し、圧縮動画像信号が 得られる変換係数のブロックを供給する工程と、上記変換係数のブロックを総和 奇数化した後、逆直交変換及び予測復号化し、上記動画像信号の他の画像の予測 符号化において参照画像として用いられる再生画像のブロックを供給する工程と を有することを特徴とする、圧縮動画像信号を供給する動画像信号圧縮方法。
39. ３９．上記変換係数のブロックを総和奇数化する工程は、各ブロックのそれぞれ パリティを有する変換係数を加算してパリティを有する和を供給する工程と、 上記和のパリティが偶数である場合を判定する工程と、上記和のパリティが偶数 と判定された場合に、上記ブロックの変換係数のうちの１つのパリティを反転し て上記和のパリティを奇数にする工程とを有することを特徴とする請求項３８記 載の方法。
40. ４０．各変換係数は最下位ピットを含む２進数表現され、上記変換係数のブロッ クを総和奇数化する工程は、各変換係数の最下位ピットを決定する工程と、 同一の最下位ピットを有する上記ブロックの変換係数をカウントしてカウント値 を供給する工程と、 上記カウント値が偶数のとき、上記ブロックの変換係数のうちの１つを１で変更 する工程とを有することを特徴とする請求項３８記載の方法。
41. ４１．上記方法は、上記圧縮動画像信号を記録媒体に記録する方法であって、 記録媒体を供給する工程と、 上記圧縮動画像信号から記録信号を得る工程と、上記記録信号を上記記録媒体に 記録する工程とを有することを特徴とする請求項３８、３９又は４０記載の方法 。
42. ４２．上記方法は、上記圧縮動画像信号を伝送媒体を介して伝送する方法であっ て、 伝送媒体を供給する工程と、 上記圧縮動画像信号から伝送信号を得る工程と、上記伝送信号を上記伝送媒体に 送る工程とを有することを特徴とする請求項３８、３９又は４０記載の方法。
43. ４３．動画像信号の画像のブロックと参照画像としての再生画像信号のブロック との動きを検出する工程と、検出した動きに応じて上記参照画像を動き補償して 、上記参照画像のマッチングブロックを得る工程と、上記再生画像のマッチング ブロックを用いて、上記動画像信号のブロックを予測符号化し、差分ブロックを 供給する工程と、上記差分ブロックを直交変換して変換係数のブロックを供給す る工程と、 量子化及び可変長符号化により、上記変換係数のブロックから圧縮信号を得る工 程と、 逆直交変換処理における丸め誤差を防ぐために各変換係数を総和奇数化した後、 上記変換係数のブロックを逆直交変換して再生差分ブロックを供給する工程と、 上記再生差分ブロックを予測復号化し、上記動画像信号の他の画像の予測符号化 における参照画像として用いられる再生画像のブロックを供給する工程とを有す ることを特徴とする、圧縮動画像信号を供給する動画像信号圧縮方法。
44. ４４．上記変換係数のブロックを総和奇数化する工程は、各ブロックのそれぞれ パリティを有する変換係数を加算してパリティを有する和をとる工程と、 上記和のパリティが偶数である場合を判定する工程と、上記和のパリティが偶数 と判定された場合に、上記ブロックの変換係数のうちの１つのパリテイを反転し て上記和のパリテイを奇数にする工程とを有する請求項４３記載の方法。
45. ４５．各変換係数は、最下位ピットを含む２進数表現され、各変換係数ブロック を総和奇数化する工程は、上記各変換係数の最下位ピットを決定する工程と、 上記ブロックの同一の最下位ピットを有する変換係数をカウントしてカウント値 を供給する工程と、 上記カウント値が偶数のとき、上記ブロックの変換係数のうちの１つを１で変更 する工程とを有することを特徴とする請求項４３記載の方法。
46. ４６．上記方法は、上記圧縮動画像信号を記録媒体に記録する方法であって、 記録媒体を供給する工程と、 上記圧縮動画像信号から記録信号を得る工程と、上記記録信号を上記記録媒体に 記録する工程とを有することを特徴とする請求項４３、４４又は４５記載の方法 。
47. ４７．上記方法は、上記圧縮動画像信号を伝送媒体を介して伝送する方法であっ て、 伝送媒体を供給する工程と、 上記圧縮動画像信号から伝送信号を得る工程と、上記伝送信号を上記伝送媒体に 送る工程とを有することを特徴とする請求項４３、４４又は４５記載の方法。
48. ４８．動画像を構成する動画像信号から得られる圧縮動画像信号が、 動画像信号を予測符号化及び直交変換して、上記圧縮動画像信号が得られる変換 係数ブロックを供給し、上記変換係数ブロックを総和奇数化した後、逆直交変換 及び予測復号化して、上記動画像信号の他の画像の予測符号化における参照画像 として用いられる再生画像のブロックを供給することにより記録される記録媒体 。
49. ４９．上記変換係数ブロックは、 それぞれパリティを有する変換係数を加算してパリティを有する和をとり、 上記和のパリティが偶数である場合を判定し、上記和のパリティが偶数のとき、 上記ブロックの変換係数のうちの１つのパリティを反転して上記和のパリティを 奇数にすることにより総和奇数化される請求項４８記載の記録媒体。
50. ５０．各変換係数は最下位ピットを含む２進数表現され、上記変換係数ブロック は、 各変換係数の最下位ピットを決定し、 同一の最下位ピットを有する上記ブロックの変換係数をカウントしてカウント値 を供給し、 上記カウント値が偶数のとき、上記ブロックの変換係数のうちの１つを１で変更 することにより総和奇数化される請求項４８記載の記録媒体。