JPH0851626A - 動画像信号の変換係数量子化方法及び装置、並びに動画像信号圧縮装置 - Google Patents

Abstract

(57)【要約】 【目的】 反復性があるミスマッチ誤差の発生を防止す
るように、動画像信号を表わすＤＣＴ係数の係数ブロッ
クを量子化する方法及び装置を提供する。 【構成】 係数ブロックは、現画像中のある位置にある
現画像ブロックから得られる現係数ブロックと、前画像
において現画像中の現画像ブロックの位置にある前画像
ブロックから得られる前係数ブロックとからなる。現画
像はＰピクチャであり、前画像は現画像の直前に処理さ
れたＰピクチャあるいはＢピクチャである。前係数ブロ
ックは、第１のステップサイズを用いて量子化される。
現係数ブロックの量子化のための第２のステップサイズ
は、第１のステップサイズとは異なるように設定され
る。そして、現係数ブロックはこの設定された第２のス
テップサイズを用いて量子化される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動画像信号の変換係数
量子化方法及び装置、並びに動画像信号圧縮装置に関
し、特に、動画像信号から得られる変換係数を、ランダ
ム誤差が蓄積されないように量子化する動画像信号の変
換係数量子化方法及び装置、並びに動画像信号圧縮装置
に関する。

【０００２】

【従来の技術】直交変換は、様々なディジタル信号処理
システムにおいて、種々の用途に用いられている。直交
変換は周波数領域での信号処理を可能とするものであ
る。直交変換としては、高速フーリエ変換（ＦＦＴ：Fa
st Fourier Transform）、離散コサイン変換（ＤＣＴ：
Discrete Cosine Transform）などが広く知られてい
る。直交変換は、例えば、時間領域の信号成分を、時間
領域の元の信号成分のスペクトル（すなわち、エネルギ
ーの周波数に対する分布）を示す周波数成分（直交変換
関数によって異なる）に分解する。信号成分を直交変換
することによって得られる周波数成分（一般に変換係数
と呼ばれる）に種々の処理を施すことによって、元の信
号成分の冗長度を削減することができる。すなわち、直
交変換は、元の信号成分を直交変換し、得られる変換係
数に処理を施すことにより、変換係数を元の信号成分を
表すビット数よりも少ないビット数で表すことができ
る。また、変換係数を逆直交変換することにより、元の
信号成分を得ることができる。

【０００３】直交変換処理を利用したディジタル信号処
理システムの一例として、動画像信号の圧縮装置及び伸
長装置がある。相関性の強い信号は、周波数軸上では低
周波数領域に信号電力が集中することが知られている。
ある特定の座標軸（例えば周波数軸）への信号電力の集
中度が高ければ高いほど、冗長度の削減が可能であり、
信号圧縮効率が向上する。

【０００４】動画像信号は一般に空間的及び時間的に強
い相関性を有するので、直交変換を行って特定の座標軸
に電力を集中させることにより、動画像信号の高能率圧
縮を実現することができる。従来、例えばＮＴＳＣ方式
のビデオ信号に代表される動画像信号は、情報量が極め
て多く、動画像信号を長時間記録するには、大容量の記
録媒体が必要であった。さらに、このような記録媒体に
対して動画像信号を記録再生する際の情報レートも非常
に高かった。このため、動画像信号の記録には、大型の
磁気テープや光学ディスクが必要であった。

【０００５】より小型の記録媒体に動画像信号を長時間
記録する場合には、動画像信号に信号圧縮を施して記録
情報量を削減することが不可欠である。さらに、小型の
記録媒体から再生される圧縮された動画像信号（以下、
圧縮動画像信号という。）を伸長する装置が必要であ
る。

【０００６】このような要求に応えるため、各画像を構
成する動画像信号間や、動画像信号の各部分間の相関を
利用した様々な動画像信号圧縮方式が提案されている。
例えば、ＭＰＥＧ（Moving Picture Experts Group）に
より提案された動画像信号圧縮方式が広く知られてい
る。このＭＰＥＧ方式については、各種文献にて広く紹
介されているので、ここでは詳細な説明は割愛する。

【０００７】以下の説明は「画像」についてである。こ
こで説明する信号処理技術は、動画像を表わす動画像信
号の処理に関するものであり、一般にここで言う「画
像」とは、動画像の１つの画像を表わす動画像信号の部
分のことである。しかも、１つの動画像信号は、動画像
の１つの画像をフレームあるいはフィールドとして表わ
すことができる。特に記述の無い場合、「画像」とはフ
ィールドあるいはフレームのことである。

【０００８】このＭＰＥＧ方式は、まず、動画像信号を
構成する画像間の差分を取り、動画像信号の時間軸方向
の冗長度を落とす。その後、ＭＰＥＧ方式は、複数の画
素から成るブロック単位で、画像間差分に空間軸方向の
直交変換処理を施すことにより、動画像信号の空間軸方
向の冗長度を落とす。ＭＰＥＧ方式は、この直交変換処
理として離散コサイン変換（ＤＣＴ）処理を用いてい
る。時間軸及び空間軸の両方向の冗長度を落とすことに
より、動画像は極めて効率よく圧縮される。このような
圧縮処理によって得られる圧縮動画像信号は、記録媒体
に記録され、あるいは伝送媒体を介して伝送される。

【０００９】圧縮動画像信号を記録媒体から再生し、あ
るいは伝送媒体を介して受信する場合には、ＤＣＴ変換
によって得られる変換係数のブロックを圧縮動画像信号
から抽出する。そして、変換係数を逆直交変換（ＭＰＥ
Ｇ方式における逆離散コサイン変換（ＩＤＣＴ：Invers
e Discrete Cosine Transform）を用いて処理し、画像
間差分のブロックを再生して、元の画像の動画像信号を
再生する。

【００１０】ＭＰＥＧ方式に基づいた動画像信号圧縮装
置の構成例を図２８に示す。この図２８に示す動画像信
号圧縮装置では、ディジタル動画像信号がブロック化回
路２０１に入力され、このディジタル動画像信号が、例
えばＮＴＳＣ方式などの標準ビデオフォーマットからブ
ロックフォーマットに変換されて、ブロック化された動
画像信号が生成される。ここで、各画像の動画像信号
は、空間軸方向、すなわち水平方向及び垂直方向に１６
×１６画素のマクロブロックに分割される。マクロブロ
ックはさらに８×８画素のブロックに細分される。

【００１１】図２８に示す動画像信号圧縮装置は、画像
を構成するブロック全てが処理されるまで、各画像の動
画像信号をブロック単位で圧縮する。次に、この動画像
信号圧縮装置は、別の画像の動画像信号を処理するが、
この別の画像は、動画像を構成する一連の画像における
次の画像であってもよいし、そうでなくてもよい。以下
に、図２８に示す動画像信号圧縮装置における１つの画
像内の画素の１ブロックの圧縮について説明する。ここ
で、圧縮される複数の画素からなるブロックを現画像ブ
ロックと称する。ブロック化動画像信号は動き予測器２
０２に供給される。動き予測器２０２は、現画像ブロッ
クＳ１を含む現画像をブロック単位で差分ブロック算出
回路２０３に供給する。

【００１２】差分ブロック算出回路２０３は、動き予測
器２０２から現画像ブロックＳ１を受信するときに、動
き予測器２０２からの現画像ブロックＳ１に対応するマ
ッチングブロックＳ２を受信する。このマッチングブロ
ックＳ２は、ピクチャメモリ群２１２に記憶された再生
画像から予測器２１３によって得られる。差分ブロック
算出回路２０３は、現画像ブロックＳ１と、これに対応
するマッチングブロックＳ２との画素単位の差分を求め
る。得られる差分ブロックＳ３は直交変換回路２０４に
供給される。

【００１３】直交変換回路２０４は、通常ＤＣＴ回路で
あり、差分ブロックＳ３を直交変換し、得られる変換係
数ブロックを量子化器２０５に供給する。量子化器２０
５は、変換係数ブロックを量子化して量子化変換係数ブ
ロックを出力する。可変長符号化器（ＶＬＣ）２０６
は、量子化器２０５からの量子化変換係数ブロックに、
ハフマン符号化、ランレングス符号化等の可変長符号化
を施す。そして、得られる符号化変換係数ブロックは出
力バッファ２０７を介して、例えばディジタル伝送路に
出力される。

【００１４】出力バッファ２０７に記憶されたビット数
を示す制御信号は、量子化器２０５にフィードバックさ
れる。量子化器２０５は、この制御信号に応じて量子化
ステップサイズを調整して、出力バッファ２０７のオー
バフローやアンダーフローを防止する。すなわち、量子
化ステップサイズの増減により、出力バッファ２０７に
供給されるビット数が増減する。

【００１５】また、量子化変換係数ブロックは、量子化
器２０５から逆量子化器２０８に供給される。逆量子化
器２０８は、この動画像信号圧縮装置での予測符号化の
際に用いられる再生画像を量子化変換係数から再生する
局部復号化器の一部である。逆量子化器２０８は、量子
化器２０５による量子化処理と補完的な処理を行なうこ
とにより、量子化変換係数ブロックを逆量子化する。得
られる変換係数ブロックは、逆直交変換回路（ＩＤＣ
Ｔ）２０９に供給され、そこで直交変換回路２０４によ
る直交変換処理と補完的な処理を施されることにより、
逆直交変換される。得られる再生差分ブロックＳ４は加
算器２１０に供給される。

【００１６】また、この加算器２１０には、ピクチャメ
モリ群２１２のうちの予測器２１３によって選択された
１つのピクチャメモリから、現画像ブロックＳ１に対応
したマッチングブロックＳ２が供給される。加算器２１
０は、逆直交変換回路２０９からの再生差分ブロックＳ
４と、ピクチャメモリ群２１２からのマッチングブロッ
クＳ２との画素単位の加算を行ない、再生画像ブロック
Ｓ５を出力する。再生画像ブロックＳ５は、セレクタ２
１１により選択されたピクチャメモリ２１２Ａ乃至２１
２Ｄのうちのいずれか１つに供給されて、記憶される。

【００１７】再生画像ブロックは、選択されたピクチャ
メモリにブロック単位で記憶されて、選択されたピクチ
ャメモリ内において再生画像（現画像に対応する）を形
成する。その後、再生画像は、他の画像の動画像信号を
圧縮する予測符号化のためのマッチングブロックを得る
のに用いられる。

【００１８】動き予測器２０２は、現画像のマクロブロ
ック毎に、現画像のマクロブロックと、記憶されている
他の画像の動画像信号の異なるマクロブロックとの間の
動きベクトルを決定する。また、動き予測器２０２は、
現画像の各マクロブロック内の画素と、他の画像の異な
るマクロブロック内の画素との差分の絶対値和（絶対値
差分和）を出力する。各絶対値差分和は、現画像の各マ
クロブロックと、他の画像のマクロブロックとのマッチ
ングの度合を示す。動き予測器２０２は、各動きベクト
ルとそれに対応する絶対値差分和を予測モード決定回路
２１５に供給する。

【００１９】予測モード決定回路２１５は、動き予測器
２０２からのデータを用いて、１以上の他の再生画像に
基づいて現画像を予測符号化するのに用いられる予測モ
ードを決定する。現画像は、以下の予測モードのいずれ
か１つを用いて予測符号化することができる。

【００２０】（１）画像が、他の画像を参照せずその画
像自体で符号化される画像内（イントラ）モード。この
ようにして符号化された画像はＩピクチャと称せられ
る。 （２）動画像において時間的に先行する再生画像を参照
して予測符号化を行う前方予測モード。このようにして
符号化された画像はＰピクチャと称せられる。

【００２１】（３）動画像において時間的に先行する再
生画像と動画像において時間的に遅れた再生画像を参照
して、あるいは先行する再生画像と遅れた再生画像の画
素単位の線形演算（例えば、平均値計算）を行なうこと
により、ブロック単位の予測を行なう両方向予測モー
ド。このようにして符号化された画像はＢピクチャと称
せられる。

【００２２】すなわち、Ｉピクチャは、画像内で画像内
（イントラ）符号化が完結する画像である。Ｐピクチャ
は、動画像において時間的に前にある再生Ｉピクチャ又
はＰピクチャより予測符号化される。Ｂピクチャは、時
間的に前又は後にある再生Ｉピクチャ又はＰピクチャを
用いてブロック単位で予測符号化されるか、あるいは動
画像において時間的に前にある再生Ｉピクチャ又はＰピ
クチャと、時間的に後にある再生Ｉピクチャ又はＰピク
チャとから線形演算によって得られるブロックを用いて
予測符号化される。

【００２３】そして、予測モード決定回路２１５は、予
測モードとそれに対応する動きベクトルを予測器２１３
及び読出アドレス発生器２１４に供給する。読出アドレ
ス発生器２１４は、動きベクトルに応じて、ピクチャメ
モリ群２１２に読出アドレスを供給し、これにより、ピ
クチャメモリ２１２Ａ乃至２１２Ｄは、記憶している再
生画像ブロックを読み出す。再生画像ブロックの読出ブ
ロックの位置は、動きベクトルにより指定される。予測
器２１３は、予測モード決定回路２１５からの予測モー
ド信号ＰＭに基づいて、ピクチャメモリ２１２Ａ乃至２
１２Ｄから読み出されたブロックのうちの１つを選択す
る。選択された読出ブロックは、現ブロックＳ１に対す
るマッチングブロックＳ２である。現ブロックがＢピク
チャの一部である場合、予測器２１３は、ピクチャメモ
リ２１２Ａ乃至２１２Ｄからの読出ブロックに対して線
形演算を行ない、必要なマッチングブロックを出力す
る。予測器２１３は、マッチングブロックＳ２を差分ブ
ロック算出回路２０３と加算器２１０に供給する。

【００２４】ＭＰＥＧ方式による動画像信号伸長装置の
構成例を図２９に示す。この動画像信号伸長装置では、
動画像信号圧縮装置から直接供給された圧縮動画像信
号、あるいは記録媒体から再生された圧縮動画像信号
は、ビットストリームとして入力バッファ２２１に供給
され、一旦記憶される。圧縮動画象信号は、符号化変換
係数ブロック（現ブロックを表わす符号化変換係数ブロ
ックを含む）と、各ブロックの予測モード情報、量子化
ステップサイズ情報、動きベクトルとからなる。

【００２５】圧縮動画像信号は、入力バッファ２２１か
ら１画像毎に読み出されて、逆可変長符号化器（ＩＶＬ
Ｃ）２２２に供給される。この逆可変長符号化器２２２
は、圧縮動画像信号に逆可変長符号化を施して、圧縮動
画像信号を量子化変換係数ブロック、及び各ブロックの
予測モード情報、量子化ステップサイズ情報、動きベク
トルの各成分に分離する。

【００２６】量子化変換係数の各ブロックは、逆量子化
器２２３に供給され、この逆量子化器２２３は、ブロッ
ク毎の量子化ステップサイズを用いて量子化変換係数ブ
ロックを逆量子化し、変換係数ブロックを出力する。逆
直交変換回路（ＩＤＣＴ）２２４は、変換係数ブロック
に逆直交変換処理、通常ＩＤＣＴ処理を施して、再生差
分ブロックを形成する。逆量子化器２２３と逆直交変換
回路２２４はそれぞれ、図２８に示す動画像信号圧縮装
置の量子化器２０５と直交変換回路２０４による処理と
補完的な処理を行なう。

【００２７】読出アドレス発生器１３０は、逆可変長符
号化器２２２から供給される現ブロックの動きベクトル
に応じて、ピクチャメモリ２２８Ａ乃至２２８Ｄに読出
アドレスを供給する。各ピクチャメモリ２２８Ａ乃至２
２８Ｄは、読出アドレスに基づいて、記憶している再生
画像ブロックを読み出す。予測器２２９は、予測モード
信号ＰＭに応じて、ピクチャメモリ２２８Ａ乃至２２８
Ｄからの読出ブロックのいずれか１つを選択する。選択
された読出ブロックは、現ブロックを再生するためのマ
ッチングブロックである。現ブロックがＢピクチャとし
て符号化された画像の一部をなす場合、予測器２２９
は、ピクチャメモリ２２８Ａ乃至２２８Ｄからの読出ブ
ロックに対して線形演算を行って、マッチングブロック
を形成する。予測器２２９は、マッチングブロックを加
算器２２５に供給する。

【００２８】加算器２２５は、逆直交変換回路２２４か
らの再生差分ブロックと、予測器２２９からのマッチン
グブロックとの画素単位の加算を行って、現画像の現画
像ブロックを再生する。セレクタ２２６は、再生現画像
ブロックをピクチャメモリ２２８Ａ乃至２２８Ｄのいず
れか１に供給して記憶させ、そこで現画像は再生され
る。再生現画像ブロックは、選択されたピクチャメモリ
内の再生現画像の現画像ブロックの位置に記憶される。
現画像の再生ブロック全てが、選択されたピクチャメモ
リ２２８Ａ乃至２２８Ｄに記憶されると、再生現画像
は、読み出しが可能となり、動画像における時間的に前
又は後にある他の画像を再生するのに参照される。

【００２９】ピクチャメモリ２２８Ａ乃至２２８Ｄに記
憶されている再生画像は、表示アドレス発生器２２７が
発生する読出アドレスに応じて、セレクタ２２６を介
し、出力動画像信号として読み出される。すなわち、こ
の出力動画像信号は、スキャンコンバータによりピクチ
ャメモリ２２８Ａ乃至２２８Ｄから、例えばＮＴＳＣ等
の所定のビデオ信号フォーマットのラスタフォーマット
で読み出される。得られた出力動画像信号は、例えばＣ
ＲＴ等のディスプレイに表示される。この例では、同期
信号発生器１３１は、外部同期発生器にロックされ、周
期的にフレーム同期信号を発生し、これを表示アドレス
発生器２２７に供給している。表示アドレス発生器２２
７は、このフレーム同期信号に同期して読出アドレスを
発生する。

【００３０】

【発明が解決しようとする課題】直交変換回路、例えば
上述した動画像信号圧縮装置や動画像信号伸長装置で用
いられているＤＣＴ回路やＩＤＣＴ回路等は、整数で表
わされる画素値や変換係数に対して有限ビット数でそれ
ぞれ演算を行う。その結果、これらの直交変換回路での
直交変換では、ビット数の切り捨てをすることがある。
このため、実数を用いた直交変換の精度や、直交変換に
用いられる回路構成が異なり、直交変換の結果が異なっ
てしまう。これにより、動画像信号圧縮装置と動画像信
号伸長装置間や共通の圧縮信号を伸長する動画像信号伸
長装置間でミスマッチが生じる。

【００３１】例えば、動画像信号圧縮装置では、圧縮動
画像信号を形成する際に、動画像信号から得られる差分
ブロックを直交変換し、得られた変換係数に所定の処理
を施して量子化する。そして、動画像信号伸長装置にお
いては、逆直交変換回路の実数演算精度や構成が、動画
像信号圧縮装置の実数演算精度や構成に対応しない場
合、動画像信号伸長装置の出力が、動画像信号圧縮装置
の入力と異なる可能性がある。すなわち、動画像信号伸
長装置の出力は、その動画像信号伸長装置に用いられて
いる回路の精度や構成に依存する。

【００３２】逆直交変換回路の演算精度や構成は、逆直
交変換を行う回路によって異なる。例えば、変換係数の
ブロックを、２つの異なる構成の同種の逆直交変換回路
を用いて逆変換すると、結果は異なることがある。この
ような結果の差異は、逆直交変換ミスマッチ誤差（以
下、ミスマッチ誤差という。）と呼ばれる。

【００３３】ＭＥＰＧ方式は、ＤＣＴやＩＤＣＴの演算
精度を規定しているが、演算方法や構成については何も
規定していない。これは、ＭＥＰＧ方式の規格が決定さ
れる以前に、ＤＣＴやＩＤＣＴを行なう回路や方法が開
発されたためである。ＭＥＰＧ方式においては、上述の
ように、動画像信号圧縮装置は、例えば動画像信号に対
して画像間動き補償予測符号化を行なう。ここでは、動
画像信号をブロックに分割し、現画像ブロックと、再生
画像に動き補償を行なうことによって得られるマッチン
グブロックとから差分ブロックを形成し、この差分ブロ
ックをＤＣＴ処理により直交変換する。得られた変換係
数を量子化し、この量子化変換係数に可変長符号化を施
す。そして、符号化変換係数を、予測モード情報、量子
化ステップサイズ情報及び動きベクトルとともに組み込
んで、圧縮動画像信号を形成する。

【００３４】動画像信号伸長装置は、符号化変換係数に
逆可変長符号化を施し、得られた量子化変換係数に逆量
子化を行ない、そして、この逆量子化により得られた変
換係数にＩＤＣＴ処理を施す。ここで得られた再生差分
ブロックは、動きベクトルに応じて再生画像に動き補償
を施すことによって得られるマッチングブロックに加算
される。これにより再生画像ブロックが得られ、この再
生画像ブロックは、動画像出力信号を出力するための再
生画像のブロックとして記憶され、参照画像としても使
用される。

【００３５】動画像信号圧縮装置は、予測符号化を行う
ための再生画像を量子化変換係数から得る局部復号化器
を備えている。この局部復号化器は、逆量子化器と、逆
直交変換回路とを備えている。動画像信号圧縮装置の局
部復号化器のＩＤＣＴ回路と動画像信号伸長装置のＩＤ
ＣＴ回路の構成が異なると、動画像信号圧縮装置の局部
復号化器で得られる再生画像が、動画像信号伸長装置で
得られる再生画像と異なることがある。こうしたＩＤＣ
Ｔ処理の実行による差異は、ＭＰＥＧ規格に準拠した動
画像信号圧縮装置により形成した圧縮動画像信号を光デ
ィスクなどの記録媒体に記録して販売する場合に問題を
生じる。この光ディスクから再生された圧縮動画像信号
を他の製造者により製造、販売された動画像信号伸長装
置で伸長すると、再生画像が元の画像と異なる可能性が
ある。しかも、その差異は、実際に使用された動画像信
号伸長装置により様々である。同様に、圧縮動画像信号
が、地上波又は衛星放送、電話システム、ＩＳＤＮシス
テム、ケーブル、無線、あるいは光通信システム等の通
信システムにより伝送される場合、異なる動画像信号伸
長装置間で上述のような非互換性が生じる虞がある。

【００３６】ミスマッチ誤差が特に問題となるのは、画
像間予測符号化を行う場合である。この画像間予測符号
化は、フィールド間符号化やフレーム間符号化を指す
が、次第にこのミスマッチ誤差は蓄積されてしまい、再
生画像に致命的な破綻を生じる可能性がある。

【００３７】ＭＰＥＧ方式による動画像信号圧縮におい
ては、各ビデオシーケンスは、例えば８又は１２画像を
単位とする画像群（ＧＯＰ：Group Of Pictures)に分割
されている。各画像は、上述したようにＩピクチャ、Ｐ
ピクチャ、Ｂピクチャに分類される。

【００３８】Ｂピクチャは予測符号化の参照画像として
は使用されない。したがって、Ｂピクチャで生じるミス
マッチ誤差により他の画像に誤差が生じることはない。
ところが、Ｐピクチャでミスマッチ誤差が生じると、ミ
スマッチ誤差を有する画像が、次の画像の予測符号化を
行うためにピクチャメモリに記憶されることとなる。し
たがって、画像間予測符号化を行うと、ピクチャメモリ
内に記憶されたＰピクチャの誤差が次第に広がり、この
Ｐピクチャから予測符号化されるＰピクチャやＢピクチ
ャにも及ぶ。この誤差は、誤差のないＩピクチャ又はＰ
ピクチャにより置換されるまで蓄積されていく。

【００３９】同様に、Ｉピクチャにミスマッチ誤差が発
生した場合、ミスマッチ誤差のある再生画像が、予測符
号化を行うためのピクチャメモリに蓄積されることとな
る。したがって、画像間予測符号化を行うと、ピクチャ
メモリ内に蓄積されたＩピクチャの誤差が次第に広が
り、このＩピクチャから予測符号化されるＰピクチャや
Ｂピクチャにも及ぶ。この誤差は、誤差のないＩピクチ
ャにより置換されるまで蓄積されていく。

【００４０】誤差の蓄積の様子を図３０に示す。図３０
において、Ｉピクチャを復号化する際に発生したミスマ
ッチ誤差をＥＩ、ＰピクチャＰ１を復号化する際に発生
したミスマッチ誤差をＥＰ１とすると、再生されたＰピ
クチャＰ１に含まれる誤差の値はＥＩ＋ＥＰ１となる。
またＰピクチャＰ２を復号化する際に発生したミスマッ
チ誤差をＥＰ２とすれば、再生されたＰピクチャＰ２に
含まれる誤差の値はＥＩ＋ＥＰ１＋ＥＰ２となる。この
ように、個々のミスマッチ誤差は小さい値でも次第に蓄
積していくと、大きな値の誤差となる。

【００４１】このとき、動画像信号圧縮装置及び動画像
信号伸長装置のＭＰＥＧ復号化器で用いられるＩＤＣＴ
処理によって発生するミスマッチ誤差には、次の２つの
ものが存在する。 タイプ１：演算精度の不足に起因する誤差。

【００４２】タイプ２：丸め込み方法の違いに起因する
誤差。 演算精度はＭＰＥＧ規格で規定されているが、この規格
は完全にミスマッチ誤差を発生させないほど十分なもの
ではなく、この規格を満たしているＩＤＣＴ回路どうし
においてもタイプ１のミスマッチ誤差が発生する可能性
がある。

【００４３】ＩＤＣＴ処理の出力は整数であるから、Ｉ
ＤＣＴ処理の実数演算を行った後、演算結果を整数に丸
め込まなければならない。一般的には、最も近い整数に
丸められる。しかし、ここで問題となるのは演算結果が
＊．５（＊は整数）という数となった場合である。ＭＰ
ＥＧ方式では演算結果である＊．５の丸め込みの方法を
規定していない。すなわち、あるＩＤＣＴ回路ではこれ
を切り上げる処理を行い、また別のＩＤＣＴ回路ではこ
れを切り捨てる処理を行う。また、演算結果の正負の符
号により、丸め込みの方法が異なる場合もある。この丸
め込みの方法の違いによって発生するミスマッチ誤差
は、タイプ２のミスマッチ誤差である。

【００４４】これら２種類のミスマッチ誤差は、タイプ
１のミスマッチ誤差がランダムに発生するのに対し、タ
イプ２のミスマッチ誤差は体系的であるという点で異な
る。タイプ１のミスマッチ誤差はランダムに発生するの
で、正の誤差と負の誤差がほぼ同じ確立で発生する。し
たがって、長時間予測符号化を行なった場合、タイプ１
のミスマッチ誤差は平均化されていくと考えられる。

【００４５】一方、タイプ２のミスマッチ誤差は体系的
であり、そのＩＤＣＴ処理に固有のミスマッチ誤差であ
るので、一定して同一方向のミスマッチ誤差となる。し
たがって、長時間予測符号化を行なうと、一方向に蓄積
されていく。個々のミスマッチ誤差はわずか＋１又は−
１であるが、一方向に蓄積されていくと、その値は次第
に大きな値となる。なお、本願出願人は、国際公開番号
ＷＯ ９４／２１０８３号公報において上記タイプ２の
ミスマッチ誤差を防止する方法及び装置を開示してい
る。

【００４６】ところで、タイプ１のミスマッチ誤差がか
なり頻繁に発生しても、通常、この誤差は時間を経て消
滅するため問題にはならない。しかし、２つ以上の連続
処理されるＰピクチャ、あるいはＩピクチャの後の１つ
以上の連続処理されるＰピクチャ内の同じ位置にある画
像ブロックから得られるＤＣＴ係数の２つ以上のブロッ
クは同一であることがある。ＤＣＴ係数の各同一ブロッ
クが逆直交変換されるときにタイプ１のミスマッチ誤差
が発生すると、そのタイプ１のミスマッチ誤差はランダ
ムであるが、次の画像（及びそれ以降の画像）に蓄積さ
れる。蓄積されたタイプ１のミスマッチ誤差により、動
画像信号圧縮装置と動画像信号伸長装置の両方における
復号化器によって得られる再生画像が、元の画像の動画
像信号と異なってしまう。したがって、ＭＰＥＧ方式に
よって得られる画質が劣化することになる。

【００４７】上述の従来技術に鑑み、本発明は、量子化
係数ブロックが逆量子化及び逆直交変換されるときの反
復性が有るタイプ１のミスマッチ誤差を防止できるよう
に、動画像信号圧縮装置の量子化器で用いられるステッ
プサイズを決定する変換係数量子化方法及び装置、並び
に動画像信号圧縮装置を提供することを目的とする。

【００４８】

【課題を解決するための手段】本発明に係る変換係数量
子化方法は、動画像信号を表わすＤＣＴ係数の係数ブロ
ックが、Ｐピクチャである現画像の中にある現画像ブロ
ックから得られる現係数ブロックと、上記現画像の直前
に処理されたＰピクチャ又はＩピクチャである前画像に
おいて現画像中の現画像ブロックの位置にある前画像ブ
ロックから得られる前係数ブロックとからなり、上記動
画像信号を表わすＤＣＴ係数の係数ブロックを、反復ミ
スマッチ誤差を防止するように量子化する変換係数量子
化方法であって、前ステップサイズを用いて前係数ブロ
ックを量子化する前係数ブロック量子化工程と、現係数
ブロックの量子化のための現ステップサイズを決定する
現ステップサイズ決定工程と、現ステップサイズを前ス
テップサイズと異なるように設定する現ステップサイズ
設定工程と、上記設定工程で設定された現ステップサイ
ズを用いて、現係数ブロックを量子化する現係数ブロッ
ク量子化工程とを有することを特徴とする。

【００４９】また、本発明に係る変換係数量子化装置
は、動画像信号を表わすＤＣＴ係数の係数ブロックが、
Ｐピクチャである現画像の中にある現画像ブロックから
得られる現係数ブロックと、上記現画像の直前に処理さ
れたＰピクチャ又はＩピクチャである前画像において現
画像中の現画像のブロック位置にある前画像ブロックか
ら得られる前係数ブロックとからなり、動画像信号を表
わすＤＣＴ係数の係数ブロックを、反復ミスマッチ誤差
を防止するように量子化する変換係数量子化装置であっ
て、前係数ブロックの前ステップサイズと現係数ブロッ
クの現ステップサイズを決定し、各係数ブロックの量子
化のためステップサイズを決定するステップサイズ制御
手段を有し、このステップサイズ制御手段は、現ステッ
プサイズを前ステップサイズと異なるように設定するス
テップサイズ設定手段と、各係数ブロックを受け取り、
各係数ブロックのステップサイズを上記ステップサイズ
制御手段から受け取る量子化器とを有することを特徴と
する。

【００５０】さらに、本発明に係る動画像信号圧縮装置
は、現画像内に現画像ブロックがある現画像と、現画像
中の現画像ブロックの位置に前画像ブロックがある前画
像とを有し、画像ブロックからなる連続した画像で構成
される動画像信号を圧縮する動画像信号圧縮装置であっ
て、上記前画像に対して動き補償を行ない、現画像ブロ
ックと前画像の差分ブロックを得る手段と、上記差分ブ
ロックを直交変換して現係数ブロックを出力する手段
と、上記現係数ブロックの量子化のための現ステップサ
イズと決定し、前画像ブロックから得られる前係数ブロ
ックの量子化に用いられる前ステップサイズを示す情報
を受け取るステップサイズ制御手段と、上記現ステップ
サイズを前ステップサイズと異なるように設定するステ
ップサイズ設定手段と、上記現係数ブロックと前係数ブ
ロックを受け取り、各係数ブロックに対するステップサ
イズを上記ステップサイズ制御手段から受け取る量子化
器とを有することを特徴とする。

【００５１】

【作用】本発明では、動画像信号を表わすＤＣＴ係数の
係数ブロックが、Ｐピクチャである現画像の中にある現
画像ブロックから得られる現係数ブロックと、現画像の
直前に処理されたＰピクチャ又はＩピクチャである前画
像において現画像中の現画像ブロックの位置にある前画
像ブロックから得られる前係数ブロックとからなる。そ
して、前ステップサイズを用いて前係数ブロックを量子
化する。現係数ブロックの量子化のための現ステップサ
イズを、現ステップサイズを前ステップサイズと異なる
ように設定する。この設定された現ステップサイズを用
いて、現係数ブロックを量子化する。

【００５２】

【実施例】以下、本発明に係る動画像信号の変換係数量
子化方法及び装置、並びに動画像信号圧縮装置の実施例
について、図面を参照しながら説明する。この実施例
は、本発明を、動き補償予測符号化と離散コサイン変換
（ＤＣＴ：Discrete Cosine Transform)を組み合わせた
ハイブリッド（hybrid）符号化方式に適用したものであ
る。このハイブリッド符号化方式は、ＩＳＯ／ＩＥＣ規
格１１１７２（通称ＭＰＥＧという。）で述べられてお
り、また、国際電信電話諮問委員会（ＣＣＩＴＴ）の
Ｈ．２６１に準拠している。ＣＣＩＴＴは、動画像信号
の符号化規格、記録媒体に記録するため（蓄積用）の動
画像信号の符号化規格を公布する国際的な委員会であ
る。ＭＰＥＧハイブリッド符号化方式の基本的構成は、
広く知られている。ＩＳＯ／ＩＥＣ規格１１１７２に
は、ここで用いられる語の用語集が記載されている。

【００５３】動き補償予測符号化は、動画像信号の時間
軸方向の相関を利用して動画像信号が有する冗長度を削
減する方法である。既に復号化されている別の動画像を
参照画像として、現在の符号化対象である現画像を動き
補償予測し、得られる動き補償予測誤差を、動きベクト
ル、予測モード等と共に圧縮信号として、伝送したり、
記録媒体に記録する。これにより、現在の画像を表わす
のに必要な圧縮された動画像信号（以下、圧縮動画像信
号という。）の情報量を大幅に削減することができる。
画像間動き補償予測符号化は、動画像信号のフレーム間
で行うこともできる。また、動画像信号がインタレース
画像信号のような場合には、フィールド間でも行うこと
ができる。また、動画像信号の性質に応じて、フレーム
間符号化とフィールド間符号化を適応的に切り換えるこ
とも可能である。

【００５４】そして、上記動き補償予測誤差信号は、動
画像を構成する各画像の空間軸方向の相関を利用する差
分信号圧縮器により圧縮される。この差分信号圧縮器の
一例としては、ＤＣＴ回路などの直交変換回路と量子化
器を組み合わせたものが代表的である。ＤＣＴは、直交
変換の一種であり、動画像信号の有する画像内（フレー
ム内又はフィールド内）の２次元相関性により、特定の
周波数成分に信号電力を集中させる。この集中分布した
係数のみが、そのままあるいは追加圧縮されて、圧縮動
画像信号とされる。これにより、現画像を表わすのに必
要な圧縮動画像信号の情報量をさらに削減することがで
きる。

【００５５】図１に、本発明を適用した第１の実施例の
動画像信号圧縮装置の具体的な構成を示す。図１に示す
動画像信号圧縮装置においては、動画像信号が画像毎に
分割され、画像単位で圧縮される。各画像は画像ブロッ
クに分割され、ブロック単位で圧縮される。ここで、現
在圧縮されている画像ブロックを、現画像ブロックと称
する。現画像ブロックは、現画像と称される画像のブロ
ックである。Ｉピクチャあるいは現画像の直前に処理さ
れたＰピクチャを、前画像と称する。現画像の後に処理
される最初のＰピクチャを、後画像と称する。前画像に
おいて現画像ブロックの位置にある画像ブロックを、前
画像ブロックと称する。また、後画像において現画像ブ
ロックの位置にある画像ブロックを、後画像ブロックと
称する。さらに、これら前画像ブロック、現画像ブロッ
ク、後画像ブロックからそれぞれ得られるＤＣＴ係数の
ブロックを、前係数ブロック、現係数ブロック、後係数
ブロックと称する。

【００５６】動画像信号（通常、ビデオ信号）は、第１
のピクチャメモリ群２へ供給され、複数の画像の動画像
信号が一旦記憶される。メモリコントローラ３は、第１
のピクチャメモリ群２及び第２のピクチャメモリ群４か
らの動画像信号の読出を制御する。

【００５７】動き予測器６は、現画像ブロックと、第１
のピクチャメモリ群２に記憶されている前画像及び後画
像の複数のブロックとのブロックマッチングを行なうこ
とにより、動き予測を行なう。ブロックマッチングは、
例えば１６×１６画素のブロックを用いて行なう。現画
像ブロックとブロックマッチされる前画像及び後画像の
各ブロックは、メモリコントローラ３から出力される動
き予測参照画像指示信号に従って、第１のピクチャメモ
リ群２の中から選択される。そして、動き予測器６は、
前画像又は後画像中のブロックと、現画像ブロックとの
差分、すなわち動き予測誤差が最小となる第１のピクチ
ャメモリ群２内の前画像又は後画像中のブロック位置
を、動きベクトルＭＶとして動き補償器７に供給する。

【００５８】動き補償器７は、動きベクトルＭＶに応じ
て、第２のピクチャメモリ群４に記憶されている各再生
画像のブロックを潜在的なマッチングブロックとして読
み出す。これらの潜在的なマッチングブロックが読み出
される再生画像中の位置は、動きベクトルＭＶによって
指定される。そして、第２のピクチャメモリ群４から読
み出された潜在的なマッチングブロックのうちの１つ
が、メモリトローラ３から出力される動き補償参照画像
指示信号ＭＡに従って、現画像ブロックのマッチングブ
ロックＳ２として選択される。第２のピクチャメモリ群
４に記憶されている再生画像は、後述するように、差分
ブロック符号化器９から出力される量子化ＤＣＴ係数を
局部復号化する局部復号化器１０及び加算器１６によっ
て再生される画像である。

【００５９】動き補償参照画像指示信号ＭＡによってマ
ッチングブロックが選択される再生画像は、現ピクチャ
の予測モードにより異なる。前方予測モード（Ｐピクチ
ャ）では、前再生画像からマッチングブロックが選択さ
れる。両方向予測モード（Ｂピクチャ）では、マッチン
グブロックは、前再生画像又は後再生画像から選択され
るか、あるいは前再生画像と後再生画像の各ブロックに
対して線形演算（例えば、平均値計算）を行なうことに
よって得られる。そして、現画像が画像内符号化モード
で符号化される（Ｉピクチャである）場合、すなわち画
像が予測なしで符号化される場合、全画素値が０である
ゼロブロックがマッチングブロックとして用いられる。
第２のピクチャメモリ群４から読み出されるマッチング
ブロックは適応的に変更され、これにより、動画像信号
の各ブロックについて最適なマッチングブロックの選択
が行われる。

【００６０】動き補償器７は、まず、現画像ブロック
と、異なるモードで得られた潜在的マッチングブロック
との画素毎の差分の絶対値和を計算することにより、各
画像の予測モードを選択する。そして、この和が最小で
ある予測モードを選択する。動き補償器７は、選択され
た予測モードを示す動き補償モード信号ＭＭを、後述す
る可変長符号化器（ＶＬＣ）１７に供給する。また、動
き補償器７により、第２のピクチャメモリ群４は、選択
された予測モードのマッチングブロックＳ２を差分ブロ
ック算出回路８に供給する。

【００６１】この差分ブロック算出回路８は、第１のピ
クチャメモリ群２から読み出された動画像信号の現画像
ブロックＳ１が供給され、現画像ブロックＳ１とマッチ
ングブロックＳ２の差分を画素単位で算出する。差分ブ
ロック算出回路８は、得られた差分ブロックＳ３を差分
ブロック符号化器９に供給する。差分ブロック符号化器
９は、差分ブロックＳ３をＤＣＴ変換及び量子化して圧
縮し、量子化されたＤＣＴ係数（以下、量子化ＤＣＴ係
数という。）ＳＣのブロックを形成する。

【００６２】量子化ＤＣＴ係数ＳＣの各ブロックは、差
分ブロック符号化器９から可変長符号化器１７に供給さ
れる。また、この可変長符号化器１７には、各量子化Ｄ
ＣＴ係数ブロックに対する動きベクトルＭＶ、動き補償
モード信号ＭＭ、変更量子化ステップサイズＳＳが供給
されている。可変長符号化器１７は、供給されたこれら
のデータに、例えばハフマン符号化等の可変長符号化を
施す。また、可変長符号化器１７は、可変長符号化した
データに、ＭＰＥＧ規格の各層のスタートコードやヘッ
ダ情報を付加して、圧縮動画像信号を形成する。圧縮動
画像信号は、画像単位で出力バッファ１９に供給され、
ビットストリームとして読み出される。

【００６３】読み出された圧縮動画像信号は、例えば光
ディスク等の記録媒体に記録されたり、地上波又は衛星
放送、電話システム、ＩＳＤＮシステム、ケーブル、無
線、光通信システム等の通信システムを介して伝送され
る。また、量子化ＤＣＴ係数ＳＣの各ブロックは、差分
ブロック符号化器９から局部復号化器１０に供給され、
伸長されて再生差分ブロックＳ４が得られる。この動画
像信号圧縮装置内の局部復号化器１０は、後述する圧縮
動画像信号を伸長する動画像信号伸長装置と類似した構
成を有するが、詳細においては区別される。

【００６４】再生差分ブロックＳ４は加算器１６に供給
される。また、加算器１６には、第２のピクチャメモリ
群４のピクチャメモリのうちのいずれか１つからの現画
像ブロックＳ１に対するマッチングブロックＳ２が供給
される。加算器１６は、局部復号化器１０からの再生差
分ブロックＳ４と、第２のピクチャメモリ群４からのマ
ッチングブロックＳ２との加算を画素単位で行ない、再
生画像ブロックＳ５を形成する。この再生画像ブロック
は、第２のピクチャメモリ群４のピクチャメモリのうち
のいずれか１つに供給されて、記憶される。

【００６５】再生画像ブロックは、第２のピクチャメモ
リ群４のうちの選択されたピクチャメモリにブロック単
位で憶され、このピクチャメモリにおいて、局部復号化
器１０と加算器１６によって得られた再生画像ブロック
は、再生画像（現画像に対応する）を形成する。これが
終了すると、再生画像は、他の画像の動画像信号を圧縮
する予測符号化のためのマッチングブロックを得るのに
用いられる。

【００６６】ここで、上記差分ブロック符号化器９と局
部復号化器１０について、さらに詳しく説明する。差分
ブロック符号化器９は、図１に示すように、離散コサイ
ン変換（ＤＣＴ）回路１１と、量子化器１２とを備え
る。ＤＣＴ回路１１は、差分ブロック算出回路８から供
給される差分ブロックＳ３をＤＣＴ変換により直交変換
する。なお、差分ブロックＳ３は、他の種類の直交変換
を用いて直交変換されてもよい。各１６×１６のマクロ
ブロックは、６つの８×８ブロック（４つの輝度ブロッ
クと４つの色差ブロック）として直交変換される。ＤＣ
Ｔ回路１１は、得られた３８４（８×８×６）個のＤＣ
Ｔ係数のブロックを量子化器１２に供給する。量子化器
１２は、ＤＣＴ係数のブロックを量子化して、量子化Ｄ
ＣＴ係数ＳＣのブロックを出力する。

【００６７】ステップサイズコントローラ５１は、量子
化器１２が３８４ＤＣＴ係数の各ブロックを量子化する
のに用いる量子化ステップサイズを制御する。このステ
ップサイズコントローラ５１は、出力バッファ１９から
のバッファ使用情報と、ＱＳＣパリティメモリ５３から
の前画像パリティと、メモリコントローラ３からのブロ
ックアドレス及びピクチャタイプコードとに応じて、ス
テップサイズを設定する。

【００６８】ＱＳＣパリティメモリ５３は、ステップサ
イズコントローラ５１からの各画像ブロックのステップ
サイズパリティとメモリアドレスが供給されると、ステ
ップサイズパリティを記憶する。その後、ＱＳＣパリテ
ィメモリ５３は、このステップサイズパリティを次のＰ
ピクチャの量子化のための量子化ステップサイズを制御
するのに用いられる前画像パリティとして、ステップサ
イズコントローラ５１に送り返す。

【００６９】局部復号化器１０は、図１に示すように、
逆量子化奇数化器１３と、逆直交変換例えば逆離散コサ
イン（ＩＤＣＴ）回路１５とを備えている。逆量子化奇
数化器１３は、量子化器１２からの量子化ＤＣＴ係数Ｓ
Ｃのブロックを、ステップサイズコントローラ５１によ
り設定されたステップサイズを用いて逆量子化する。ま
た、このとき、逆量子化奇数化器１３は、得られたブロ
ック内の逆量子化されたＤＣＴ係数（以下。逆量子化係
数という。）の和が奇数でないときに、この逆量子化Ｄ
ＣＴ係数のブロックに対してパリティ反転を行なう。こ
れにより、和が奇数化されたＤＣＴ係数のブロックを逆
直交変換する際に、タイプ２のミスマッチ誤差が生じる
のを防止することができる。ＩＤＣＴ回路１５は、逆量
子化奇数化器１３からの和が奇数化されたＤＣＴ係数の
ブロックに対して逆直交変換を行なって、再生差分ブロ
ックＳ４を生成する。ＩＤＣＴ回路１５は、ＤＣＴ回路
１１による直交変換に対応する逆直交変換を行ない、す
なわち逆離散コサイン変換（ＩＤＣＴ）処理を行なう。

【００７０】ここで、ステップサイズコントローラ５１
が出力する量子化ステップサイズ情報に応じて量子化器
１２が行なう量子化について説明する。量子化器１２
は、各画像の動画像信号の各マクロブロック（すなわち
各画像ブロック）から得られる６×８×８個のＤＣＴ係
数のブロックを量子化する。画像内符号化モード（Ｉピ
クチャ）での圧縮画像の各マクロブロックは、イントラ
マクロブロックと称される。画像間符号化モードでの圧
縮画像の各マクロブロックは、ノンイントラマクロブロ
ックと称される。イントラマクロブロックが直交変換さ
れると、（０、０）成分のＤＣＴ係数はＤＣ係数とな
る。

【００７１】ＤＣ係数は、丸め込みにより、８ビット精
度での量子化の際にはＤＣ係数を８で割り、９ビット精
度での量子化の際にはＤＣ係数を４で割り、１０ビット
精度での量子化の際にはＤＣ係数を２で割り、１１ビッ
ト精度での量子化の際にはＤＣ係数を１で割ることによ
り、量子化される。イントラマクロブロックのＤＣ係数
は、以下の式（１）に従って量子化される。なお、式
（１）及び以降の式は、Ｃプログラミング言語のシンタ
クッス（構文）で表わされる。このシンタクッスは、例
えば、Herbert Schildt, USING TURBO C, Osbronse McG
raw-Hill (1988),p.83-87 に記載されている。

【００７２】 ＱＤＣ＝dc//8 （８ビット） ＱＤＣ＝dc//4 （９ビット） ＱＤＣ＝dc//2 （１０ビット） （１） ＱＤＣ＝dc//1 （１１ビット） ここで、ｄｃはＤＣ係数、ＱＤＣは量子化されたＤＣ係
数を、それぞれ表わす。

【００７３】イントラマクロブロックを直交変換するこ
とによって得られるＤＣＴ係数であって、ＤＣ成分以外
の成分である各ＤＣＴ係数（以下、ＡＣ係数という。）
は、以下の式（２）に従って、重み付け行列Ｗｉによっ
てＤＣＴ係数ａｃ（ｉ，ｊ）を重み付けして、量子化フ
ァクタａｃ￣（ｉ、ｊ）を求めることにより、量子化す
る。

【００７４】 ac￣(i,j) = (16*ac(i,j)) // Wi(i,j) （２） 重み付け行列Ｗｉの係数を以下の式（３）に示す。 Ｗi = 8 16 19 22 26 27 29 34 16 16 22 24 27 29 34 37 19 22 26 27 29 34 34 38 22 22 26 27 29 34 37 40 22 26 27 29 32 35 40 48 26 27 29 32 35 40 48 58 （３） 26 27 29 34 38 46 56 69 27 29 35 38 46 56 69 83 つぎに、以下の式（４）により、量子化ファクタａｃ￣
（ｉ、ｊ）を量子化して、各ＡＣ係数の量子化レベルＱ
ＡＣ（ｉ，ｊ）を求める。

【００７５】

【数１】

【００７６】この式（４）において、ｐ、ｑは、任意の
整数の定数であり、例えばｐ＝３、ｑ＝４を用いる。ｍ
ｑｕａｎｔは、量子化ステップサイズを表わす。画像間
符号化マクロブロック（ノンイントラマクロブロック）
を直交変換して得られるＤＣＴ係数は、以下の式（５）
に従い、ノンイントラマクロブロックを変換して得られ
る全てのＤＣＴ係数を、重み付け行列Ｗｎによって重み
付けして、量子化ファクタａｃ￣（ｉ、ｊ）を求めるこ
とにより、量子化する。

【００７７】 ac￣(i,j) = (16*ac(i,j)) // Wh(i,j) （５） 重み付け行列Ｗｎの係数を以下の式（６）に示す。 Ｗh = 16 17 18 19 20 21 22 23 17 18 19 20 21 22 23 24 18 19 20 21 22 23 24 25 19 20 21 22 23 24 26 27 20 21 22 23 25 26 27 28 21 22 23 24 26 27 28 30 22 23 24 26 27 29 30 31 （６） 23 24 25 27 28 30 31 33 つぎに、以下の式（７）により、量子化ファクタａｃ￣
（ｉ、ｊ）を量子化して、各ＡＣ係数の量子化レベルＱ
ＡＣを求める。

【００７８】 ＱＡＣ(i,j) = ac￣(i,j)/(2*mquant) if (mquant==odd) = (ac￣(i,j)+1)/(2*mquant) （７） if (mquant==even ＡＮＤ ac￣(i,j)<0) = (ac￣(i,j)-1)/(2*mquant) if (mquant==even ＡＮＤ ac￣(i,j)>0) 得られた量子化レベルＱＡＣ（ｉ，ｊ）は、上述した量
子化ＤＣＴ係数ＳＣのブロックとして、可変長符号化器
１７と局部復号化器１０に供給される。

【００７９】上記の式から、連続処理される画像の同じ
位置にある画像ブロックから得られるＤＣＴ係数のブロ
ックが等しく、量子化器１２がこれらブロックを同じス
テップサイズｍｑｕａｎｔで量子化する場合、得られる
量子化ＤＣＴ係数のブロックも等しくなることがわか
る。

【００８０】動画像信号圧縮装置における逆量子化奇数
化器１３と、以下に説明する動画像信号伸長装置におけ
る逆量子化器とが、量子化器１２からの量子化ＤＣＴ係
数のブロックの逆量子化を行なう様子を以下に示す。逆
量子化奇数化器１３は、差分ブロック符号化器９からの
量子化ＤＣＴ係数ＳＣのブロックが供給されると、逆量
子化して、逆量子化ＤＣＴ係数、すなわち逆量子化され
たＤＣＴ係数のブロックを出力する。具体的には、逆量
子化奇数化器１３は、イントラマクロブロックを直交変
換して得られる量子化ＤＣ係数を、式（８）に示す処理
を用いて逆量子化し、ＤＣ係数を出力する。

【００８１】 rec(0,0)＝8*ＱＤＣ （８ビット） rec(0,0)＝4*ＱＤＣ （９ビット） rec(0,0)＝2*ＱＤＣ （１０ビット） （８） rec(0,0)＝1*ＱＤＣ （１１ビット） また、逆量子化奇数化器１３は、イントラマクロブロッ
クを直交変換して得られる量子化ＡＣ係数を、式（９）
に示す処理を用いて逆量子化する。

【００８２】 rec(i,j) = (mquant*2*ＱＡＣ(i,j)*Wi(i,j)) / 16 if(ＱＡＣ(i,j) == 0) rec(i,j) = 0 （９） さらに、逆量子化奇数化器１３は、ノンイントラマクロ
ブロックを直交変換して得られるの全ての量子化係数
を、式（１０）に示す処理を用いて逆量子化する。

【００８３】 if ＱＡＣ(i,j) > 0 rec(i,j) = ((2*ＱＡＣ(i,j)+1)*mquant*Ｗn(i,j)) / 16 if ＱＡＣ(i,j) < 0 （１０） rec(i,j) = ((2*ＱＡＣ(i,j)-1)*mquant*Ｗn(i,j)) / 16 if ＱＡＣ(i,j) == 0 rec(i,j) = 0 上記式（８）乃至（１０）から、連続処理される画像の
同じ位置にある画像ブロックから得られる量子化ＤＣＴ
係数のブロックが等しく、逆量子化奇数化器１３がこれ
らの量子化ＤＣＴ係数のブロック（以下、逆量子化ＤＣ
Ｔ係数ブロックという。）を同じステップサイズｍｑｕ
ａｎｔで逆量子化する場合、得られる逆量子化ＤＣＴ係
数ブロックも等しくなることがわかる。そして、これら
の等しい逆量子化ＤＣＴ係数ブロックのうちの１つを逆
直交変換する際に、タイプ１のミスマッチ誤差が生じた
場合、これらの逆量子化ＤＣＴ係数のうちの次のブロッ
クを逆直交変換する際にも、同じタイプ１のミスマッチ
誤差が生じることとなり、タイプ１のミスマッチ誤差が
蓄積してしまう。

【００８４】図１に示すステップサイズコントローラ５
１の具体例を、図１乃至６を参照して詳細に説明する。
図１に示す動画像信号圧縮装置において、ステップサイ
ズコントローラ５１は、等しい量子化ＤＣＴ係数ブロッ
クが、２つの連続処理されるＰピクチャの同じ位置にあ
る画像ブロックから、あるいはＩピクチャとその後のＰ
ピクチャの同じ位置にある画像ブロックから得られるこ
とのないように、各Ｐピクチャから得られる各ＤＣＴ係
数ブロックを量子化するのに用いられる量子化ステップ
サイズを制御する。

【００８５】上述の式（２）、（３）より以下のことが
わかる。すなわち、２つの連続処理される画像の同じ位
置にある画像ブロックから得られる等しいＤＣＴ係数ブ
ロックを量子化するのに、異なる量子化ステップサイズ
が用いられる場合、量子化されるＤＣＴ係数が等しくて
も、得られる量子化ＤＣＴ係数が異なる可能性が高い。

【００８６】また、上述の式（９）、（１０）より以下
のことがわかる。すなわち、異なる量子化ステップサイ
ズを用いる２つの等しいＤＣＴ係数ブロックから得られ
る量子化ＤＣＴ係数ブロックを、逆量子化奇数化器１３
により（また、後述の動画像信号伸長装置における逆量
子化器により）逆量子化する場合、得られる逆量子化Ｄ
ＣＴ係数ブロックは互いに異なる可能性が高い。

【００８７】その結果、２つの等しいＤＣＴ係数ブロッ
クのうちの第１のブロックから得られる逆量子化ＤＣＴ
係数ブロックを逆直交変換する際に、タイプ１のミスマ
ッチ誤差が生じたとしても、２つの逆量子化ＤＣＴ係数
ブロックのうちの第２のブロックを逆直交変換する際
に、同じタイプ１のミスマッチ誤差が生じる可能性は非
常に低い。したがって、連続処理される画像の同じ位置
にある画像ブロックから得られるＤＣＴ係数の差分ブロ
ック符号化器９における量子化のためのステップサイズ
を、互いに異なるものとすことにより、これらの画像ブ
ロックから得られる逆量子化ＤＣＴ係数を局部復号化器
１０や動画像信号伸長装置にて逆直交変換する際に、タ
イプ１のミスマッチ誤差が反復するのを防ぐことができ
る。

【００８８】ところで、変更したステップサイズが通常
のステップサイズの整数倍である場合、上述の量子化ス
テップサイズの変更はあまり有効ではない。これは、異
なる量子化ステップサイズを用いても、２つの逆量子化
ＤＣＴ係数ブロックが等しくなる可能性が高くなるから
である。したがって、通常のステップサイズの整数倍で
ステップサイズを変化させないようにする。

【００８９】ＭＰＥＧ方式では、あらゆるステップサイ
ズが許容されているのではなく、許容されるステップサ
イズ（以下、許容ステップサイズという。）は、２つの
パラメータで表わされる。すなわち、量子化ステップサ
イズは、下記表１に示す量子化スケールコードとｑスケ
ールタイプで規定される。

【００９０】

【表１】

【００９１】そこで、ステップサイズコントローラ５１
は、ステップサイズの変更が有効であり、ＭＰＥＧ方式
に準拠したものとなるように、量子化スケールコード
（quantizing_scale_code；以下、単にＱＳＣとい
う。）を変更する。異なるステップサイズを得ことがで
きるＱＳＣの最小限の変更は、最も簡単にはＱＳＣのパ
リティを変更することである。しかし、値が１のＱＳＣ
のパリティを変更すると、ＱＳＣの値が０になり、許容
された値のＱＳＣを得ることができない。したがって、
ＱＳＣのパリティを反転する単純なプロセスを修正し
て、ＱＳＣが０にならないようにする。この修正につい
て、以下に詳細に説明する。ここで、この修正したＱＳ
Ｃのパリティの変更を、単にＱＳＣパリティ反転と称す
ることにする。また、ＱＳＣはルックアップテーブルを
用いて変更することもでき、あるいはＱＳＣに１を加え
ると共に、値が３１であるＱＳＣに１を加えたときのオ
ーバーフローを防止するようにＱＳＣを変更することも
できる。これらの方法の詳細を以下に説明する。

【００９２】２つの等しいＤＣＴ係数ブロックを量子化
するのに用いられるステップサイズを表わすＱＳＣのパ
リティ反転により、ステップサイズを他のステップサイ
ズの整数倍であるステップサイズに変更すると、等しい
量子化ＤＣＴ係数ブロックが生じる可能性がある。例え
ば、ＱＳＣを２から１へ、あるいは１から２へ変更する
場合、ＱＳＣパリティ反転により、ステップサイズは２
の因数で変化される。しかし、ＱＳＣの２から１への変
更が、ステップサイズを２から１へ変更させる場合（す
なわち、ＱＴが０状態のとき）、ＤＣＴ係数ブロック内
の全てのＤＣＴ係数が偶数のときは、等しい量子化ＤＣ
Ｔ係数ブロックのみが得られる。これは、比較的希なケ
ースである。さらに、ＱＳＣの２から１への変更が、ス
テップサイズを４から２へ変更させる場合（すなわち、
ＱＴが１の状態のとき）、ＤＣＴ係数ブロック内の全て
のＤＣＴ係数が４の倍数のときは、等しい量子化ＤＣＴ
係数ブロックのみが得られる。これも、比較的希なケー
スである。

【００９３】上述のように、ステップサイズコントロー
ラ５１は、量子化に用いられるステップサイズを表わす
ＱＳＣパリティを、Ｐピクチャから得られるＤＣＴ係数
ブロックに対して反転する。すなわち、Ｐピクチャに反
復性が有るミスマッチ誤差が発生するのを防止すること
により、反復性のミスマッチ誤差が目立つのを効果的に
なくすことができる。Ｉピクチャは予測符号化されない
ので、Ｉピクチャにタイプ１のミスマッチ誤差が生じる
ことはあっても、タイプ１のミスマッチ誤差が反復的に
生じることはない。Ｂピクチャは、予測参照画像として
使用されないので、反復性が有るタイプ１のミスマッチ
誤差がＩピクチャ又はＰピクチャと、Ｂピクチャとの間
に発生することはあっても、その反復性が有るミスマッ
チ誤差は１つのＢピクチャに発生するだけであり、あま
り目立たない。一方、Ｐピクチャは、Ｉピクチャ及び他
のＰピクチャからの予測により得られ、他のＰピクチャ
やＢピクチャの参照画像として用いられる。Ｐピクチャ
と、このＰピクチャが予測されるＩピクチャとの間、及
び、Ｐピクチャと、このＰピクチャから予測されるＰピ
クチャとの間に、反復性が有るタイプ１のミスマッチ誤
差が発生することがある。Ｐピクチャに発生する反復性
が有るミスマッチ誤差は、このＰピクチャから予測され
る全てのＰピクチャ及びＢピクチャに現われので、誤差
が目立つことになる。

【００９４】ＤＣＴ係数ブロックの量子化によりブロッ
ク内の６×８×８個の量子化ＤＣＴ係数の全てが０であ
る量子化ＤＣＴ係数ブロックが生じた場合、ステップサ
イズコントローラ５１は、ステップサイズを表わすＱＳ
Ｃのパリティ反転を一時的に停止する。３８４個の量子
化ＤＣＴ係数の全てが０である量子化ＤＣＴ係数ブロッ
クを、オールゼロ量子化係数ブロックと称する。オール
ゼロ量子化係数ブロックは、特殊なコードであるオール
ゼロブロックコードで表わされ、逆量子化や逆直交変換
される際にミスマッチ誤差を発生しない。これは、オー
ルゼロブロックコードからは全ての差分が０であるオー
ルゼロ再生差分ブロックが生成されるためである。全て
の量子化係数が０であるオールゼロ量子化係数ブロック
から得られる再生画像ブロックは、参照画像のマッチン
グブロックと等しい。その結果、ミスマッチ誤差が発生
しないので、現画像ブロックの量子化によりオールゼロ
量子化係数ブロックが発生する場合、後画像ブロックか
ら得られるＤＣＴ係数ブロックを量子化するのに用いら
れるステップサイズを表わすＱＳＣのパリティを反転す
る必要はない。さらに、後述するように、現係数ブロッ
クの量子化によりオールゼロ量子化係数ブロックが発生
する場合、後係数ブロックを量子化するのに用いられる
ステップサイズを表わすＱＳＣのパリティを反転する
と、ミスマッチ誤差が生じることがある。したがって、
ステップサイズコントローラ５１は、現係数ブロックの
量子化によりオールゼロ量子化係数ブロックが発生する
場合、後係数ブロックを量子化するのに用いられるステ
ップサイズを表わすＱＳＣのパリティを反転しない。

【００９５】ここで、量子化されてオールゼロ量子化係
数ブロックを発生させる係数ブロックの後の画像におけ
る係数ブロックを量子化するのに用いられるステップサ
イズを表わすＱＳＣのパリティを反転しない理由を説明
する。現画像ブロックが前画像ブロックに極めて類似し
ている場合、現画像ブロックから得られるＤＣＴ係数の
値は全て小さくなる。現係数ブロックを最小ステップサ
イズであるステップサイズ１を用いて量子化すると、得
られる量子化係数ブロック内のＤＣＴ係数のうち少なく
とも１つは０でない。現画像ブロックから得られる逆量
子化係数ブロックを逆直交変換する際にミスマッチ誤差
が生じる場合、このミスマッチ誤差は再生画像ブロック
に現われる。

【００９６】第１の後画像ブロックは、第１の後画像に
おいてＰピクチャである現画像中の現画像ブロックの位
置にある画像ブロックである。第１の後画像ブロックが
現画像ブロックに極めて類似している場合、第１の後画
像ブロックから得られる係数ブロックは現画像ブロック
から得られる係数ブロックと等しい。第１の後画像ブロ
ックから得られる係数ブロックをステップサイズ２を用
いて量子化すると、オールゼロ量子化係数ブロックが発
生する（ステップサイズ０は許容値ではないので、ステ
ップサイズ１を表わすＱＳＣのパリティを反転したステ
ップサイズ２を用いる。）。

【００９７】オールゼロ量子化係数ブロックを逆量子化
や逆直交変換すると、ミスマッチ誤差は発生しない。し
たがって、現画像ブロックから得られる逆量子化係数ブ
ロックを逆直交変換する際にミスマッチ誤差が発生する
場合、このミスマッチ誤差は、第１の後画像ブロックか
ら得られる逆量子化係数ブロックを逆直交変換するとき
に得られる再生画像ブロックにも現われる（これは、ミ
スマッチ誤差が参照画像に存在するからである。）。し
かし、このミスマッチ誤差は再生画像には蓄積されな
い。

【００９８】第２の後画像ブロックは、第２の後画像に
おいてＰピクチャである現画像中の現画像ブロックの位
置にある画像ブロックである。この第２の後画像ブロッ
クが第１の後画像ブロックと極めて類似している場合、
第２の後画像ブロックから得られる係数ブロックは、第
１の後画像ブロックから得られる係数ブロックと等し
い。

【００９９】第２の後画像ブロックから得られる係数ブ
ロックを量子化する際のステップサイズを表わすＱＳＣ
パリティを反転することができる場合、第２の後画像ブ
ロックから得られる係数ブロックは、ステップサイズ１
を用いて量子化される（ステップサイズ１は、ステップ
サイズ２のパリティを反転することにより得られ
る。）。これにより得られる量子化係数ブロックは、現
画像ブロックから得られる係数と同じの値が０でない
（以下、ノンゼロという。）量子化ＤＣＴ係数からな
る。現画像ブロックから得られる逆量子化係数ブロック
を逆直交変換するときにミスマッチ誤差が生じる場合、
このミスマッチ誤差は、第２の後画像ブロックから得ら
れる逆量子化係数ブロックを逆直交変換する際に繰り返
される。現画像ブロックと第２の後画像ブロックの両方
からの係数ブロックを復号化することによって得られる
ミスマッチ誤差は、第２の後画像ブロックから得られる
逆量子化係数ブロックを逆直交変換する際の再生画像に
現われる。したがって、ミスマッチ誤差は、第２の後画
像に蓄積する。

【０１００】この問題を回避するため、係数ブロックが
得られる画像ブロックが、オールゼロ量子化係数ブロッ
ク、すなわち量子化ＤＣＴ係数が全て０である量子化Ｄ
ＣＴ係数ブロックが得られる画像ブロックの後にくる場
合、係数ブロックを量子化するステップサイズを表わす
ＱＳＣのパリティを反転しないようにする。これは、オ
ールゼロ量子化係数ブロックを量子化するステップサイ
ズを表わすＱＳＣのパリティを、パリティメモリに記憶
しないことによって行なわれる。例えば、この規則を用
いると、第２の後画像ブロックから得られる係数ブロッ
クは、ステップサイズ２を用いて量子化される。これ
は、第１の後画像ブロックではなく、現画像ブロックか
ら得られる係数ブロックを量子化するのに用いられるス
テップサイズを表わすＱＳＣのパリティが、パリティメ
モリに記憶されているパリティに対して反転されるため
である。こうして、オールゼロ係数ブロックが発生す
る。このオールゼロ係数ブロックを逆量子化や逆直交変
換する場合、ミスマッチ誤差は発生しない。したがっ
て、現画像ブロックから得られる逆量子化係数ブロック
を逆変換する際にミスマッチ誤差が生じると、現画像ブ
ロック、第１の後画像ブロック、第２の後画像ブロック
から得られる逆量子化係数ブロックを逆変換する場合、
同じミスマッチ誤差が各再生画像ブロックに現われてし
まう。しかし、このミスマッチ誤差は、第１及び第２の
後画像には蓄積されない。

【０１０１】図１に示す実施例において、オールゼロ量
子化係数ブロックを生じるステップサイズを表わすＱＳ
ＣのパリティのＱＳＣパリティメモリ５３への書込は禁
止され、オールゼロ量子化係数ブロックの後のＱＳＣパ
リティの反転が防止される。図１に示すステップサイズ
コントローラ５１の具体例において、Ｉピクチャあるい
はＰピクチャの後の連続処理されるＰピクチャから得ら
れる（オールゼロ量子化係数ブロックの後の係数ブロッ
クを除く）係数ブロックを量子化するステップサイズを
表わすＱＳＣのパリティを反転することにより、処理を
簡素化することができる。ＱＳＣパリティを反転するこ
とにより、連続処理されるＰピクチャ、あるいはＩピク
チャの後のＰピクチャの同じ位置にある画像ブロックか
ら得られるＤＣＴ係数ブロックを、逆のパリティのＱＳ
Ｃで表わされるステップサイズで量子化する。ステップ
サイズを表わすＱＳＣのパリティは、連続処理される画
像内の画像ブロックから得られる量子化ＤＣＴ係数ブロ
ックが同一であるか否かに関わらず、連続Ｐピクチャの
間、あるいはＩピクチャとＰピクチャの間で反転され
る。このため、量子化係数ブロックが同一であるか否か
を判定する必要がない。

【０１０２】ステップサイズコントローラ５１は、例え
ば図２に示すフローチャートに従って動作するディジタ
ルシグナルプロセッサあるいはコンピュータからなる。
図２に示すフローチャートのステップＳ１において、ス
テップサイズコントローラ５１は、現係数ブロック、す
なわち現画像の現画像ブロックから得られるＤＣＴ係数
ブロックを量子化するためのステップサイズを算出す
る。この算出されたステップサイズ（以下、算出ステッ
プサイズという。）は、例えば出力バッファ１９の使用
状況を示すデータに応じて決定される。上述のように、
ステップサイズは、出力バッファ１９のオーバーフロー
やアンダーフローが生じないように算出される。量子化
ステップサイズを増加させると、出力バッファ１９に入
力されるビット数は減少し、これによりオーバーフロー
が防止される。また、量子化ステップサイズを減少させ
ると、出力バッファ１９に入力されるビット数が増加
し、これによりアンダーフローが防止される。算出ステ
ップサイズは、ＭＰＥＧ規格により許容される値のステ
ップサイズに制限され、算出量子化スケールコード（以
下、算出ＱＳＣという。）とｑスケールタイプ（以下、
ＱＴという。）により表わされる。

【０１０３】ステップＳ２おいて、ステップサイズコン
トローラ５１は、現画像がＰピクチャであるか否かを判
定する。ステップＳ２の結果がＹＥＳであり、現画像が
Ｐピクチャであるとき、処理は、ステップサイズＳ３へ
進み、ステップＳ１で求めた算出ＱＳＣを必要に応じて
修正する処理を行なう。ステップＳ２の結果がＮＯであ
り、現画像がＩピクチャあるいはＢピクチャであると
き、ステップＳ１で求めた算出ＱＳＣを修正する処理を
省略して、処理は、ステップＳ１０に進む。

【０１０４】ステップＳ３おいて、ステップサイズコン
トローラ５１は、ＱＳＣパリティメモリ５３から記憶さ
れている前画像ＱＳＣパリティ情報を読み出す。この記
憶されている前画像ＱＳＣパリティ情報は、前画像ブロ
ック、すなわち前に処理されたＰピクチャあるいはＩピ
クチャにおいて現画像中の現画像ブロックの位置にある
画像ブロックから得られる係数ブロックを量子化するの
に用いられるステップサイズのＱＳＣパリティを示す。

【０１０５】ステップＳ４おいて、ステップサイズコン
トローラ５１は、ステップＳ１で求めた算出ＱＳＣパリ
ティが、読み出された前画像ＱＳＣパリティと同じであ
るか否かを判定する。パリティの比較は複数の種類の中
から選択することができる。例えば、偶数／奇数（２ｎ
／２ｎ＋１）のパリティ、３ｎ／３ｎ＋１／３ｎ＋２の
パリティ、等である。本実施例では、偶数／奇数（２ｎ
／２ｎ＋１）のパリティを用いることとする。結果がＹ
ＥＳのとき、処理は、ステップＳ５に進み、ステップサ
イズコントローラ５１は、ステップＳ１で求めた算出Ｑ
ＳＣを修正してパリティ反転を行なう。例えば、ＱＳＣ
の最下位ビット（以下、ＬＳＢという。）を、表２に示
す条件に従って反転する。得られるＱＳＣが０のとき、
ＱＳＣは、１のＱＳＣの逆パリティを有する許容される
値である２に設定される。他のＱＳＣパリティ反転方法
を以下に説明する。パリティ反転された算出ＱＳＣは、
現ＱＳＣ、すなわち係数ブロックの量子化に用いられる
ステップサイズを表わすＱＳＣとして用いられ、処理
は、ステップＳ６に進む。

【０１０６】

【表２】

【０１０７】ステップＳ４の結果がＮＯであり、ステッ
プＳ１で算出されたＱＳＣパリティが前画像ＱＳＣパリ
ティと異なるとき、処理は、ステップＳ６に進み、ステ
ップＳ１で求めた算出ＱＳＣは現ＱＳＣとして用いられ
る。

【０１０８】なお、ステップＳ４を省略して、ステップ
Ｓ５おいて、前画像ＱＳＣパリティを反転し、この反転
前画像ＱＳＣパリティをステップＳ１で求めた算出ＱＳ
ＣのＬＳＢの代わりに用いてもよい。ＬＳＢの代わりに
反転前画像ＱＳＣパリティを用いる算出ＱＳＣは、現Ｑ
ＳＣとして用いられる。ここでも、得られる現ＱＳＣの
値が０のとき、現ＱＳＣは、１のＱＳＣの逆パリティを
有し許容ＱＳＣ値である２に設定される。次に、処理
は、ステップＳ６に進む。

【０１０９】ステップＳ６おいて、ステップサイズコン
トローラ５１は現ＱＳＣとＱＴを量子化器１２に供給す
る。量子化器１２は、ステップサイズコントローラ５１
により供給された現ＱＳＣとＱＴで表わされるステップ
サイズを用いて、現係数ブロックを量子化する。現係数
ブロックの量子化後、量子化器１２は、得られる全ての
現係数ブロックがオールゼロ量子化係数ブロックである
か否か、すなわち量子化ＤＣＴ係数ブロックの量子化Ｄ
ＣＴ係数が全て０であるか否かを判定する。全て０のと
き、量子化器１２はオールゼロフラグをセットする。ス
テップＳ７おいて、ステップサイズコントローラ５１
は、オールゼロフラグがセットされているか否かを判定
する。ステップＳ７の結果がＮＯのとき、オールゼロフ
ラグはセットされてなく、現量子化係数ブロックの量子
化ＤＣＴ係数のうち少なくとも１つは０でないことを示
す。次に、処理は、ステップＳ８に進む。ステップＳ８
おいて、ステップサイズコントローラ５１は、ステップ
Ｓ６で量子化器１２に供給されたＱＳＣのパリティを算
出し、その結果をＱＳＣパリティメモリ５３に記憶し、
次のＰピクチャを処理する際の前画像ＱＳＣパリティと
して用いる。そして、処理は、ステップＳ９に進み、終
了する。

【０１１０】一方、ステップＳ７の結果がＹＥＳのと
き、オールゼロフラグは、セットされ、現量子化係数ブ
ロックがオールゼロ量子化係数ブロックであることを示
す。現画像はＰピクチャである（ステップＳ２の結果が
ＹＥＳである）ので、オールゼロ量子化係数ブロック
は、現画像ブロックと前画像ブロックとに差異がないこ
とを示す。ここで、処理は、ステップＳ９に進み、終了
する。これにより、ステップＳ６で量子化器１２に供給
されたＱＳＣのパリティが、前画像ＱＳＣパリティとし
てＱＳＣパリティメモリ５３に記憶されるのを禁止す
る。このため、後係数ブロック、すなわち次のＰピクチ
ャにおいて現画像中の現画像ブロックの位置にある画像
ブロックから得られるＤＣＴ係数ブロックが、ＱＳＣパ
リティメモリ５３に記憶されているＱＳＣとは異なるパ
リティを有するＱＳＣで量子化される。

【０１１１】ステップＳ２の結果がＮＯであり、現画像
がＩピクチャあるいはＢピクチャであるとき、処理は、
ステップＳ１０に進む。ステップＳ１０おいて、ステッ
プサイズコントローラ５１は、ステップＳ１で求めた算
出ＱＳＣとＱＴを量子化器１２に供給する。量子化器１
２は、ステップサイズコントローラ５１から得られた現
ＱＳＣとＱＴで表わされるステップサイズを用いて、現
係数ブロックを量子化する。次に、処理は、ステップＳ
１１に進み、ステップサイズコントローラ５１は、現画
像がＩピクチャであるか否かを判定する。

【０１１２】ステップＳ１１の結果がＹＥＳであり、現
画像がＩピクチャのとき、処理は、ステップＳ１２に進
み、ステップサイズコントローラ５１は、ステップＳ１
０で量子化器１２に供給されたＱＳＣのパリティを算出
する。ステップサイズコントローラ５１は、得られるＱ
ＳＣパリティを前画像ＱＳＣパリティとしてＱＳＣパリ
ティメモリ５３に記憶する。現画像がＩピクチャである
とき、各量子化係数ブロックは少なくとも１つの０でな
いＤＣＴ係数（ノンゼロＤＣＴ係数）を有する。したが
って、現画像がＩピクチャのとき、現画像がＰピクチャ
であるときと異なり、ステップサイズパリティを前画像
パリティとしてＱＳＣパリティメモリ５３に記憶する前
に、現量子化係数ブロックがオールゼロ量子化係数ブロ
ックであるか否かを判定する必要はない。このため、Ｉ
ピクチャから得られる各係数ブロックのＱＳＣパリティ
は、そのまま前画像ＱＳＣパリティとしてＱＳＣパリテ
ィメモリ５３に記憶される。次に、処理は、ステップＳ
９に進み、終了する。

【０１１３】ステップＳ１１の結果がＮＯであり、現画
像がＢピクチャのとき、量子化後の処理は行なわず、処
理は、ステップＳ９に進み、終了する。つぎに、ステッ
プサイズコントローラ５１のハードウェア構成を、図３
を参照して説明する。ステップサイズコントローラ５１
は、量子化器１２に供給される現係数ブロックの量子化
のためのステップサイズを表わす量子化スケールコード
（ＱＳＣ）及びｑスケールタイプ（ＱＴ）を出力するス
テップサイズ算出器６１及びステップサイズモディファ
イア６３と、現係数ブロックの量子化に用いられるステ
ップサイズを表わすＱＳＣのパリティを算出するＱＳＣ
パリティ算出器６５と、ＱＳＣパリティメモリ５３に対
する前画像ＱＳＣパリティの読出／書込を制御する読出
／書込信号発生器６７及びアドレス発生器６９とを備え
ている。

【０１１４】ＤＣＴ回路１１が、現画像ブロックを（Ｉ
ピクチャの場合）、あるいは現画像ブロックから得られ
る差分ブロック（Ｐピクチャ又はＢピクチャの場合）を
直交変換し、得られるＤＣＴ係数ブロックが量子化器１
２に供給されると、ステップサイズ算出器６１は、出力
バッファ１９からバッファ使用情報を受け、このバッフ
ァ使用情報に応じて、現係数ブロック、すなわち現画像
ブロックから得られるＤＣＴ係数ブロックを量子化する
ためのステップサイズを算出して、出力する。ステップ
サイズ算出器６１により得られた算出ステップサイズ
は、ＭＰＥＧで許容されるステップサイズ値に制限され
ており、算出された量子化スケールコード（ＱＳＣ）と
ｑスケールタイプ（ＱＴ）で表わされる。ステップサイ
ズ算出器６１は、算出ＱＳＣとＱＴをステップサイズモ
ディファイア６３に供給する。ステップサイズモディフ
ァイア６３は、ＱＴを変更せずに量子化器１２に供給す
る。

【０１１５】また、各画像の始めにおいて、ステップサ
イズコントローラ５１には、メモリコントローラ３から
ピクチャタイプコードが供給される。このピクチャタイ
プコードは、現画像がＩピクチャ、Ｐピクチャ、Ｂピク
チャのいずれであるかを示すものである。ピクチャタイ
プコードは、読出／書込信号発生器６７とステップサイ
ズモディファイア６３に供給される。

【０１１６】各係数ブロックの量子化の始めに、メモリ
コントローラ３は、係数ブロックが得られる画像ブロッ
クの画像内での位置を示すブロックアドレスを出力す
る。したがって、本実施例では、メモリコントローラ３
は現画像ブロックのブロックアドレスを出力する。ブロ
ックアドレスは、メモリコントローラ３からアドレス発
生器６９に供給され、このアドレス発生器６９は現画像
ブロックのブロックアドレスをメモリアドレスに変換す
る。このメモリアドレスは、ＱＳＣパリティメモリ５３
内のアドレスである。ＱＳＣパリティメモリ５３には、
前画像ブロック、すなわち前に処理されたＩピクチャあ
るいはＰピクチャにおいて現画像中の現画像ブロックの
位置にある画像ブロックの前画像ＱＳＣパリティが記憶
されている。アドレス発生器６９は、メモリアドレスを
ＱＳＣパリティメモリ５３に供給する。

【０１１７】メモリコントローラ３により出力されるピ
クチャタイプコードがＰピクチャのピクチャタイプコー
ドであるときのみ、ステップサイズモディファイア６３
はイネーブル状態となる。メモリコントローラ３により
出力されたピクチャタイプコードがＩピクチャあるいは
Ｂピクチャのピクチャタイプコードであるとき、ステッ
プサイズモディファイア６３はイネーブル状態となら
ず、ステップサイズ算出器６１で求めた算出ＱＳＣを、
現ＱＳＣ、すなわち現係数ブロックを量子化するステッ
プサイズを表わすＱＳＣとして、変更せずに出力する。
このような画像から得られる係数ブロックは、ステップ
サイズ算出器６１により求められたステップサイズモデ
ィファイア６３による変更のない算出ＱＳＣで表わされ
るステップサイズを量子化ステップサイズとして用い、
量子化される。

【０１１８】メモリコントローラ３により出力されるピ
クチャタイプコードがＰピクチャのピクチャタイプコー
ドであるとき、読出／書込信号発生器６７は、読出モー
ドでイネーブル状態となり、オールゼロフラグの状態に
よっては、書込モードでもイネーブル状態にもなる。

【０１１９】現画像がＰピクチャであることを示すピク
チャタイプコードに応じて、読出／書込信号発生器６７
は、リードイネーブルモードの読出／書込信号を、ＱＳ
Ｃパリティメモリ５３に供給する。リードイネーブル信
号とアドレス発生器６９により出力されるメモリアドレ
スに応じて、ＱＳＣパリティメモリ５３は、前画像ブロ
ック、すなわち前に処理されたＩピクチャあるいはＰピ
クチャにおいて現画像中の現画像ブロックの位置にある
画像ブロックの前画像ＱＳＣパリティを、ステップサイ
ズモディファイア６３に送り返す。

【０１２０】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、ステップサイズモディファ
イア６３は、ステップサイズ算出器６１で求めた算出Ｑ
ＳＣを変更し、現ＱＳＣを出力する。例えば、ステップ
サイズモディファイア６３は、ＱＳＣパリティメモリ５
３から得られた前画像ＱＳＣパリティと、ステップサイ
ズ算出器６１で求めた算出ＱＳＣのパリティとを比較す
る。このとき、算出ＱＳＣのパリティが前画像ＱＳＣパ
リティと等しい場合、ステップサイズモディファイア６
３は、ステップサイズ算出器６１で求めた算出ＱＳＣの
パリティを反転し、現ＱＳＣを出力する。ＱＳＣのパリ
ティを反転するために、ステップサイズモディファイア
６３は、上述の表２に示すように算出ＱＳＣのＬＳＢを
反転するようにしてもよい。しかし、得られるＱＳＣの
値が０のとき、ステップサイズモディファイア６３は、
ＱＳＣの値を２に設定してパリティを反転する。これに
より、禁止された０のＱＳＣを回避することができる。
他のＱＳＣパリティ反転方法を、以下に説明する。

【０１２１】ステップサイズモディファイア６３はＱＳ
Ｃパリティメモリ５３からの前画像ＱＳＣパリティを反
転し、ピクチャタイプコードが、現画像がＰピクチャで
あることを示すとき、ステップサイズ算出器６１で求め
た算出ＱＳＣのＬＳＢを反転前画像ＱＳＣパリティで置
き換えて、現ＱＳＣを出力するようにしてもよい。ステ
ップサイズ算出器６１で求めた算出ＱＳＣのＬＳＢを反
転前画像ＱＳＣパリティで置き換えることにより、現Ｑ
ＳＣのパリティは常に、前ＱＳＣ、すなわち前画像ブロ
ックから得られる係数ブロックの量子化に用いられるス
テップサイズを表わすＱＳＣのパリティを反転したもの
となる。しかし、ここでも、算出ＱＳＣのＬＳＢを反転
前画像ＱＳＣパリティで置き換えることにより０のＱＳ
Ｃが生じる場合、算出ＱＳＣの値を２に設定して、その
パリティを反転し、許容値のパリティ反転ＱＳＣを出力
する。

【０１２２】ステップサイズモディファイア６３は、現
ＱＳＣ及びＱＴ、すなわち現ブロックを量子化するため
のステップサイズを表わすＱＳＣとＱＴを、量子化器１
２に供給する。量子化器１２は、現ＱＳＣとＱＴで表わ
されるステップサイズを用いて現係数ブロックを量子化
する。この現係数ブロックの量子化後、量子化器１２
は、得られた量子化係数ブロックがオールゼロ量子化係
数ブロックであるか否か、すなわち量子化係数ブロック
の量子化ＤＣＴ係数が全て０であるか否かを判定する。
全て０のとき、量子化器１２はオールゼロフラグをセッ
トする。

【０１２３】また、ステップサイズモディファイア６３
は、ステップサイズを可変長符号化器１７に供給し、圧
縮動画像信号に組み込まれるようにする。さらに、ステ
ップサイズモディファイア６３は、現ＱＳＣをＱＳＣパ
リティ算出器６５に供給する。ＱＳＣパリティ算出器６
５は、ステップサイズモディファイア６３により量子化
器１２に供給される現ＱＳＣのパリティを算出し、得ら
れたＱＳＣパリティをＱＳＣパリティメモリ５３に供給
する。ＱＳＣパリティメモリ５３には、アドレス発生器
６９から、現画像ブロックのアドレスに対応するメモリ
アドレスが供給される。しかし、ＱＳＣパリティメモリ
５３に読出／書込信号発生器６７からのライトイネーブ
ルモードの読出／書込信号が供給されると、ステップサ
イズパリティは、ＱＳＣパリティメモリ５３においてア
ドレス発生器６９からのメモリアドレスにより示される
アドレスに書き込まれる。

【０１２４】読出／書込信号発生器６７は、ピクチャタ
イプコードをオールゼロフラグをモニタし、ライトイネ
ーブル信号をＱＳＣパリティメモリ５３に供給するか否
かを判定する。現画像がＢピクチャであることを示すピ
クチャタイプコードにより、読出／書込信号発生器６７
が、ライトイネーブルモードの読出／書込信号をＱＳＣ
パリティメモリ５３に供給することが禁止される。した
がって、Ｂピクチャに関するＱＳＣパリティが、ＱＳＣ
パリティメモリ５３に記憶されることはない。ピクチャ
タイプコードが、現画像がＩピクチャであることを示す
とき、読出／書込信号発生器６７は、画像の各画像ブロ
ックに対するライトイネーブル信号をＱＳＣパリティメ
モリ５３に供給する。ピクチャタイプコードが、現画像
がＰピクチャであることを示すとき、読出／書込信号発
生器６７は、少なくとも１つのノンゼロ量子化ＤＣＴ係
数を含む量子化係数ブロックが得られる画像の画像ブロ
ックに対するライトイネーブル信号を、ＱＳＣパリティ
メモリ５３に供給する。

【０１２５】ライトイネーブルモードの読出／書込信号
により、ＱＳＣパリティメモリ５３は、アドレス発生器
６９からのアドレスで示されるメモリアドレスに、ＱＳ
Ｃパリティ算出器６５からのＱＳＣパリティを記憶す
る。ＱＳＣパリティメモリ５３に記憶されたステップサ
イズパリティは、次のＰピクチャが処理されるとき、前
画像パリティとして用いられる。

【０１２６】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、読出／書込信号発生器６７
は、オールゼロフラグの状態を判定する。オールゼロフ
ラグがセットされてなく、現量子化係数ブロックが少な
くとも１つのノンゼロ量子化ＤＣＴ係数を含むとき、読
出／書込信号発生器６７は、ライトイネーブルモードの
読出／書込信号をＱＳＣパリティメモリ５３に供給す
る。

【０１２７】オールゼロフラグがセットされ、現量子化
係数ブロックがオールゼロ量子化係数ブロックであると
き、読出／書込信号発生器６７は、ライトイネーブルモ
ードの読出／書込信号をＱＳＣパリティメモリ５３に供
給することが禁止される。したがって、オールゼロフラ
グがセットされると、現係数ブロックを量子化するステ
ップサイズを表わす現ＱＳＣのパリティは、ＱＳＣパリ
ティメモリ５３に既に記憶されている前画像ブロックの
ＱＳＣパリティに上書されず、ＱＳＣパリティメモリ５
３に書き込まれない。これにより、量子化器１２に供給
されたＱＳＣのパリティが、前画像ＱＳＣパリティとし
てＱＳＣパリティメモリ５３に記憶されることが禁止さ
れる。したがって、後画像ブロックから得られるＤＣＴ
係数ブロックは、変更なしのＱＳＣパリティで量子化さ
れる。

【０１２８】ステップサイズモディファイア６３の第１
の実施例の構成を、図４に示す。ステップサイズモディ
ファイア６３は、主としてパリティインバータ６８とゼ
ロ防止回路８０の２つの部分からなる。パリティインバ
ータ６８は、インバータ７１、７３と、ＡＮＤゲート７
５、７７と、ＯＲゲート７９とを備える。ゼロ防止回路
８０は、パラレル／シリアル変換器７０と、ＯＲゲート
７２と、１ビットメモリ７４と、レジスタ７６と、セレ
クタ７８とを備える。

【０１２９】パリティインバータ６８において、ＡＮＤ
ゲート７５、７７の出力はＯＲゲート７９の入力端に接
続されている。ＡＮＤゲート７５の入力のうちの１つ
は、制御入力Ｃに直接接続され、ＡＮＤゲート７７の入
力のうちの１つは、インバータ７３を介して制御入力Ｃ
に接続されている。ＡＮＤゲート７５、７７、インバー
タ７３、ＯＲゲート７９は、セレクタ６２を構成する。
このセレクタ６２は、制御入力Ｃが１のとき入力Ａを出
力Ｏに接続し、制御入力Ｃが０のとき入力Ｂを出力Ｏに
接続する。

【０１３０】ステップサイズモディファイア６３のパリ
ティインバータ６８において、前画像ＱＳＣパリティ
は、ＱＳＣパリティメモリ５３からインバータ７１を介
してセレクタ６２の入力Ａとして供給される。ステップ
サイズ算出器６１で求められた算出ＱＳＣのＬＳＢは、
セレクタ６２の入力Ｂとして供給される。ピクチャタイ
プコードは、現画像がＰピクチャであるとき論理１の状
態にあるコードエレメントＰピクチャを含む。このピク
チャタイプコードは、メモリコントローラ３（図１）か
らセレクタ６２の制御入力Ｃとして供給される。

【０１３１】現画像がＩピクチャあるいはＢピクチャの
とき、コードエレメントＰピクチャは０の状態である。
このとき、ＡＮＤゲート７５が閉じ、ＡＮＤゲート７７
が開き、ステップサイズ算出器６１で求めた算出ＱＳＣ
のＬＳＢを、ＱＳＣのＬＳＢとして変化させずに出力Ｏ
に供給することができる。算出ＱＳＣのＬＳＢは、ＡＮ
Ｄゲート７７とＯＲゲート７９を介して出力Ｏとして供
給される。

【０１３２】現画像がＰピクチャのとき、コードエレメ
ントＰピクチャは１の状態である。このとき、ＡＮＤゲ
ート７５が開き、ＡＮＤゲート７７が閉じ、インバータ
７１により反転された前画像ＱＳＣパリティがＱＳＣの
ＬＳＢとして出力される。この反転された前画像ＱＳＣ
パリティは、ＡＮＤゲート７５とＯＲゲート７９を介し
て出力Ｏとして供給される。これにより、現画像がＰピ
クチャのとき、インバータ７１により反転された前画像
ＱＳＣパリティは、ステップサイズ算出器６１で求めた
算出ＱＳＣのＬＳＢの代わりに用いられる。このため、
現係数ブロックを量子化するのに用いられるステップサ
イズを表わすＱＳＣのパリティが、前係数ブロックの量
子化に用いられるステップサイズを表わすＱＳＣのパリ
ティを反転したものとなる。１より大きい値のＱＳＣに
対するパリティインバータ６８の論理演算を、以下の表
３に示す。

【０１３３】

【表３】

【０１３４】上述のパリティインバータ６８は、許容Ｑ
ＳＣ値ではない０のＱＳＣ値を出力する可能性がある。
したがって、パリティインバータ６８からのＱＳＣ値
は、ゼロ防止回路８０で更に処理される。このゼロ防止
回路８０は、パリティインバータ６８が０のＱＳＣ値を
出力したとき、ＱＳＣ値を２に設定する。ゼロ防止回路
８０において、パラレル／シリアル変換器７０は、５ビ
ットＱＳＣをシリアルビットストリームに変換し、ＯＲ
ゲート７２の一方の入力端に供給する。ＯＲゲート７２
の出力は、１ビットメモリ７４を介してＯＲゲート７２
の他方の入力端に供給される。ＯＲゲート７２の出力
は、選択信号として５ビットセレクタ７８に供給され
る。５ビットセレクタ７８の一方の入力端は、パリティ
インバータ６８からＱＳＣが供給され、他の入力端に
は、レジスタ７６から０００１０が供給される。５ビッ
トセレクタ７８の出力端は、現ＱＳＣを出力する。

【０１３５】パリティインバータ６８からのＱＳＣが０
より大きく、少なくとも１つの１を含むとき、選択信号
は論理１の状態のままであり、セレクタ７８はパリティ
インバータ６８の出力を選択する。しかし、パリティイ
ンバータ６８が０のＱＳＣを発生したとき、選択信号は
論理０状態のままであり、セレクタ７８はレジスタ７６
の出力を選択する。したがって、パリティインバータ６
８が０のＱＳＣを発生したとき、セレクタ７８は、パリ
ティインバータ６８の０出力を２値化した値で置き換え
る。

【０１３６】ステップサイズモディファイア６３の他の
実施例を図５に示す。ここでは、算出ＱＳＣのパリティ
を、ルックアップテーブルを用いて反転する。ルックア
ップテーブルに記憶されている値は、全て許容ＱＳＣ値
である。ステップサイズモディファイア６３は、ルック
アップテーブル１０５と、セレクタ１０７とを備えてい
る。セレクタ１０７は、排他的論理和（ＸＯＲ）ゲート
１１１と、インバータ１１３と、ＡＮＤゲート１１５と
からなる制御回路１０９により制御される。ルックアッ
プテーブル１０５は、ＱＳＣの３１個の各値に対するパ
リティ反転ＱＳＣを有している。パリティ反転ＱＳＣの
多くは、上述のように、ＱＳＣのＬＳＢを反転すること
によって得られるが、１のＱＳＣに対するパリティ反転
ＱＳＣは０ではなく２の値を有する。ステップサイズ算
出器６１（図３）からの算出ＱＳＣは、ルックアップテ
ーブル１０５のアドレス入力として供給される。この算
出ＱＳＣに応じて、ルックアップテーブル１０５は、対
応するパリティ反転ＱＳＣをセレクタ１０７に供給す
る。また、セレクタ１０７は、ステップサイズ算出器６
１から算出ＱＳＣが供給され、現ＱＳＣ、すなわち現係
数ブロックの量子化のステップサイズを表わすＱＳＣを
出力する。

【０１３７】セレクタ１０７は制御回路１０９により制
御される。通常、セレクタ１０７は、算出ＱＳＣを現Ｑ
ＳＣとして選択するが、現画像がＰピクチャであり、算
出ＱＳＣのパリティが現画像ＱＳＣパリティと等しい場
合、パリティ反転ＱＳＣを選択する。

【０１３８】制御回路１０９において、ＸＯＲゲート１
１１の一方の入力端には、ステップサイズ算出器６１か
らの算出ＱＳＣのＬＳＢが供給され、他方の入力端に
は、ＱＳＣパリティメモリ５３から前画像ＱＳＣパリテ
ィが供給される。ＸＯＲゲート１１１の出力は、インバ
ータ１１３により反転され、ＡＮＤゲート１１５の一方
の入力端に供給される。ＡＮＤゲート１１５の他方の入
力端には、コードエレメントＰピクチャが供給される。
ＡＮＤゲート１１５は、セレクタ１０７に選択信号を出
力する。セレクタ１０７は、この選択信号が論理１状態
のとき、ルックアップテーブル１０５からパリティ反転
ＱＳＣを選択し、選択信号が論理０状態のとき、算出Ｑ
ＳＣを選択する。

【０１３９】コードエレメントＰピクチャは、ＡＮＤゲ
ート１１５に供給される。現画像がＩピクチャあるいは
Ｂピクチャであるとき、コードエレメントＰピクチャは
０状態にある。これにより、ＡＮＤゲート１１５の出力
は０状態のままになり、セレクタ１０７が算出ＱＳＣを
現ＱＳＣとして選択する。

【０１４０】現画像がＰピクチャのとき、コードエレメ
ントは１状態となり、ＡＮＤゲート１１５が開き、選択
信号は、ＸＯＲゲート１１１からの出力がインバータ１
１３により反転されたものとなる。算出ＱＳＣのＬＳＢ
が前画像ＱＳＣパリティと等しいとき、算出ＱＳＣのパ
リティは前画像ＱＳＣパリティのＬＳＢと等しい。ＸＯ
Ｒゲート１１１の出力は論理０、インバータ１１３の出
力は論理１、選択信号も論理１となる。したがって、セ
レクタ１０７は、ルックアップテーブル１０５からパリ
ティ反転ＱＳＣを現ＱＳＣとして選択する。一方、算出
ＱＳＣのＬＳＢが前画像ＱＳＣパリティと異なるとき、
算出ＱＳＣのパリティは前画像ＱＳＣパリティのＬＳＢ
と異なる。ＸＯＲゲート１１１の出力は論理１、インバ
ータ１１３の出力は論理０、選択信号も論理０となる。
したがって、セレクタ１０７は、算出ＱＳＣを現ＱＳＣ
として選択する。

【０１４１】つぎに、ステップサイズモディファイア６
３の第３の実施例を図６に示す。ここでは、算出ＱＳＣ
に１を加算し、オーバーフローが発生してＱＳＣが３２
になるときＱＳＣを３０に設定することにより、算出Ｑ
ＳＣのパリティを反転する。ステップサイズモディファ
イア６３は、５ビット加算器１２１と、レジスタ１２３
と、セレクタ１０７、１２５と、制御回路１０９とから
なる。制御回路１０９は、排他的論理和（ＸＯＲ）ゲー
ト１１１と、インバータ１１３と、ＡＮＤゲート１１５
とからなる。セレクタ１０７と制御回路１０９での処理
は、上述のものと同様であるので、ここでは説明を割愛
する。

【０１４２】セレクタ１０７には、ステップサイズ算出
器６１から算出ＱＳＣが供給される。算出ＱＳＣは、５
ビット加算器１２１にも供給され、この５ビット加算器
１２１には、レジスタ１２３から００００１が供給され
る。ここで得られた和は、セレクタ１２５の一方の入力
端に供給され、レジスタ１２７からの２値化１１１１０
が、セレクタ１２５の他方の入力端に供給される。セレ
クタ１２５は、５ビット加算器１２１で出力されたキャ
リフラグにより制御される。通常、このキャリフラグは
論理０状態にあり、セレクタ１２５は、５ビット加算器
１２１からの出力を選択する。

【０１４３】図６に示すステップサイズモディファイア
６３は、算出ＱＳＣに１を加算する５ビット加算器１２
１により、算出ＱＳＣのパリティを反転させる。得られ
るパリティ反転ＱＳＣは、セレクタ１２５により選択さ
れ、セレクタ１０７に供給される。ＱＳＣの値が３１の
とき、５ビット加算器１２１は０００００を出力し、キ
ャリフラグを１にセットする。このキャリフラグによ
り、セレクタ１２５は、３０の２値化表現であるレジス
タ１２７の出力を選択する。この値は、３１と逆のパリ
ティを有し、許容ＱＳＣ値である。したがって、ＱＳＣ
値が３１のとき、値３０がセレクタ１０７に供給され
る。

【０１４４】セレクタ１０７は、上述のように、制御回
路１０９により制御される。セレクタ１０７は、通常、
算出ＱＳＣを選択するが、現画像がＰピクチャであり、
算出ＱＳＣのパリティが前画像ＱＳＣパリティと等しい
とき、セレクタ１２５からのパリティ反転ＱＳＣを選択
する。

【０１４５】さらに、算出ＱＳＣから１を引算する（あ
るいは２の補数であるー１を加算する）ことにより、算
出ＱＳＣのパリティを反転させてもよい。結果は、図４
に示すゼロ防止回路８０と同様のゼロ防止回路８０に供
給される。算出ＱＳＣから１を引算するとパリティ反転
ＱＳＣが０になるとき、ゼロ防止回路８０は、図４で説
明したように、パリティ反転ＱＳＣを２に設定する。

【０１４６】ここで、図１に示す動画像信号圧縮装置の
他の実施例を図７に示す。図７に示す動画像信号圧縮装
置において、図１の動画像信号圧縮装置の構成要素に対
応するものについては、同一符号を付し、説明は割愛す
る。この図７に示す動画像信号圧縮装置は、ステップサ
イズコントローラ８１と、ＱＳＣメモリ８３とを備えて
いる。

【０１４７】ステップサイズコントローラ８１は、例え
ば図８に示すフローチャートに従って動作するディジタ
ルシグナルプロセッサあるいはコンピュータからなる。
図８に示すフローチャートのステップＳ１において、ス
テップサイズコントローラ８１は、上述のように、例え
ば出力バッファ１９の使用状況を示すデータに応じて、
現画像の現画像ブロックから得られるＤＣＴ係数を量子
化するためのステップサイズを算出する。算出されたス
テップサイズは、ＭＰＥＧで許容されるステップサイズ
値に制限され、算出量子化スケールコード（算出ＱＳ
Ｃ）とｑスケールタイプ（ＱＴ）で表わされる。

【０１４８】ステップＳ２おいて、ステップサイズコン
トローラ８１は、現画像がＰピクチャであるか否かを判
定する。ステップＳ２の結果がＹＥＳであり、現画像が
Ｐピクチャのとき、処理は、ステップＳ３に進み、ステ
ップＳ１で求めた算出ＱＳＣ及びステップサイズを必要
に応じて変更する処理を開始する。ステップＳ２の結果
がＮＯであり、現画像がＩピクチャあるいはＢピクチャ
のとき、処理は、ステップＳ１０に進み、ステップＳ１
で求めた算出ＱＳＣを変更する処理は省略する。

【０１４９】ステップＳ３おいて、ステップサイズコン
トローラ８１は、記憶されている前画像ＱＳＣをＱＳＣ
メモリ８３から読み出す。この記憶されている前画像Ｑ
ＳＣは、前係数ブロック、すなわち前に処理されたＰピ
クチャあるいはＩピクチャにおいて現画像中の現画像ブ
ロックの位置にある画像ブロックから得られるＤＣＴ係
数のブロックの量子化に用いられるステップサイズを表
わすＱＳＣを示すものである。

【０１５０】ステップサイズＳ４おいて、ステップサイ
ズコントローラ８１は、ステップＳ１で求めた算出ＱＳ
Ｃが、読み出された前画像ＱＳＣと同じであるか否かを
判定する。結果がＹＥＳのとき、処理は、ステップＳ５
に進み、ステップサイズコントローラ８１は、ステップ
Ｓ１で求めた算出ＱＳＣを変更してパリティ反転を行な
う。例えば、ステップサイズのＬＳＢを反転してもよい
が、得られるパリティ反転ＱＳＣが０のとき、ＱＳＣ
は、１のＱＳＣと逆のパリティを有する許容ＱＳＣ値で
ある２に設定される。ＱＳＣパリティ反転の他の方法は
上述の通りである。パリティ反転された算出ＱＳＣは、
現ＱＳＣ、すなわち係数ブロックの量子化に用いられる
ステップサイズを表わすＱＳＣとして用いられる。次
に、処理は、ステップＳ６に進む。

【０１５１】ステップＳ４の結果がＮＯであり、ステッ
プＳ１で求めた算出ＱＳＣが前画像ＱＳＣと異なると
き、ステップＳ１で求めた算出ＱＳＣは現ＱＳＣとして
用いられる。次に、ステップＳ６に進む。ステップＳ６
おいて、ステップサイズコントローラ８１は、現ＱＳＣ
とＱＴを量子化器１２に供給する。量子化器１２は、ス
テップサイズコントローラ８１により供給された現ＱＳ
ＣとＱＴで表わされるステップサイズを用いて、現係数
を量子化する。現係数ブロックの量子化後、量子化器１
２は、得られた量子化係数ブロックが、量子化ＤＣＴ係
数が全て０であるオールゼロ量子化係数ブロックである
か否かを判定する。オールゼロ量子化係数ブロックのと
き、量子化器１２は、オールゼロフラグをセットする。

【０１５２】ステップＳ７おいて、ステップサイズコン
トローラ８１は、オールゼロフラグがセットされている
か否かを判定する。ステップＳ７の結果がＮＯであり、
オールゼロフラグがさっとされていないとき、すなわち
現量子化係数ブロックの量子化ＤＣＴ係数のうち少なく
とも１つは０でないとき、処理は、ステップＳ８に進
む。ステップＳ８おいて、ステップサイズコントローラ
８１は、ステップＳ６で量子化器１２に供給された現Ｑ
ＳＣをＱＳＣメモリ８３に記憶し、次のＰピクチャを処
理するときの前画像ＱＳＣとして用いる。次に、処理
は、ステップＳ９に進み、終了する。

【０１５３】一方、ステップＳ７の結果がＹＥＳのと
き、オールゼロフラグがセットされ、現量子化係数ブロ
ックがオールゼロ量子化係数ブロックであることがわか
る。現画像がＰピクチャ（ステップＳ２の結果がＹＥ
Ｓ）なので、オールゼロ量子化係数ブロックは、現画像
ブロックと前画像ブロックに差異がないことを示す。そ
して、処理は、ステップＳ９に進み、終了する。これに
より、ステップＳ６で量子化器１２に供給された現ＱＳ
Ｃが、新たな現画像ＱＳＣとしてＱＳＣメモリ８３に記
憶されるのを禁止する。こうして、後係数ブロック、す
なわち次のＰピクチャにおいて現画像中の現画像ブロッ
クの位置にある画像ブロックから得られるＤＣＴ係数の
ブロックが、変更なしのＱＳＣで表わされるステップサ
イズで量子化される。

【０１５４】ステップＳ２の結果がＮＯであり、現画像
がＩピクチャあるいはＢピクチャであるとき、処理は、
ステップＳ１０に進む。ステップＳ１０おいて、ステッ
プサイズコントローラ８１は、ステップＳ１で求めた算
出ＱＳＣを量子化器１２に供給する。量子化器１２は、
ステップサイズコントローラ８１から出力された現ＱＳ
ＣとＱＴで表わされるステップサイズを用いて、現係数
ブロックを量子化する。次に、処理は、ステップＳ１１
に進み、ステップサイズコントローラ８１は、現画像が
Ｉピクチャであるか否かを判定する。

【０１５５】ステップＳ１１の結果がＹＥＳであり、現
画像がＩピクチャのとき、処理は、ステップＳ１２に進
み、ステップサイズコントローラ８１は、ステップＳ１
０で量子化器１２に供給された現ＱＳＣを、前画像ＱＳ
ＣとしてＱＳＣメモリ８３に記憶する。現画像がＩピク
チャのとき、各係数ブロックは、少なくとも１つのノン
ゼロＤＣＴ係数を含む。したがって、現画像がＩピクチ
ャのときは、現画像がＰピクチャのときと異なり、ＱＳ
Ｃを前画像ＱＳＣとしてＱＳＣメモリ８３に記憶する前
に、現量子化係数ブロックがオールゼロ量子化係数ブロ
ックであるか否かを判定する必要が無い。Ｉピクチャか
ら得られる各係数ブロックの量子化に用いられるステッ
プサイズを表わすＱＳＣは、前画像ＱＳＣとしてＱＳＣ
メモリ８３に記憶される。次に、処理は、ステップＳ９
に進み、終了する。

【０１５６】ステップＳ１１の結果がＮＯであり、現画
像がＢピクチャのとき、量子化後の処理は行なわず、処
理は、ステップＳ９に進み、終了する。つぎに、ステッ
プサイズコントローラ８１のハードウェア構成を、図９
を参照して説明する。図９に示すステップサイズコント
ローラ８１において、図３のステップサイズコントロー
ラ５１の構成要素に対応するものについては同一符号を
付し、説明は省略する。ステップサイズコントローラ８
１は、量子化器１２に供給されるＱＳＣを出力するステ
ップサイズ算出器６１及びステップサイズモディファイ
ア８５と、ＱＳＣメモリ８３に対する前画像ＱＳＣパリ
ティの読み出し／書き込みを制御する読出／書込信号発
生器６７及びアドレス発生器６９とを備えている。

【０１５７】ＤＣＴ回路１１が、現画像ブロック（Ｉピ
クチャの場合）を、あるいは現画像ブロックから得られ
る差分ブロック（Ｐピクチャ又はＢピクチャの場合）を
直交変換し、得られるＤＣＴ係数ブロック（現係数ブロ
ック）が量子化器１２に供給されると、ステップサイズ
算出器６１は、出力バッファ１９からバッファ使用情報
が供給され、このバッファ使用情報に応じて、現係数ブ
ロックの量子化のためのステップサイズを算出する。ス
テップサイズ算出器６１により得られた算出ステップサ
イズは、ＭＰＥＧで許容されるステップサイズ値に制限
されており、算出された量子化スケールコード（ＱＳ
Ｃ）とｑスケールタイプ（ＱＴ）で表わされる。ステッ
プサイズ算出器６１は、算出ＱＳＣとＱＴをステップサ
イズモディファイア８５に供給する。ステップサイズモ
ディファイア８５は、ＱＴを変更せずに量子化器１２に
供給する。

【０１５８】また、各画像の始めにおいて、ステップサ
イズコントローラ８１には、メモリコントローラ３から
ピクチャタイプコードが供給される。このピクチャタイ
プコードは、現画像がＩピクチャ、Ｐピクチャ、Ｂピク
チャのいずれであるかを示すものである。ピクチャタイ
プコードは、読出／書込信号発生器６７とステップサイ
ズモディファイア８５に供給される。

【０１５９】現画像がＰピクチャであることを示すピク
チャタイプコードに応じて、読出／書込信号発生記６７
は、リードイネーブルモードの読出／書込信号をＱＳＣ
メモリ８３に供給する。上述のように、このリードイネ
ーブル信号とアドレス発生器６９からのメモリアドレス
に応じて、ＱＳＣメモリ８３は、前画像ブロック、すな
わち前に処理されたＩピクチャあるいはＰピクチャにお
いて現画像中の現画像ブロックの位置にある画像ブロッ
クに対する、前画像ＱＳＣをステップサイズモディファ
イア８５に供給する。

【０１６０】ピクチャタイプコードが、現画像がＩピク
チャあるいはＰピクチャであることを示すとき、ステッ
プサイズモディファイア８５は、ステップサイズ算出器
６１で求めた算出ＱＳＣを変更せずに、現ＱＳＣとして
出力する。一方、ピクチャタイプコードが、現画像がＰ
ピクチャであることを示すとき、ステップサイズモディ
ファイア８５は、ステップサイズ算出器６１で求めた算
出ＱＳＣを変更し、現ＱＳＣを出力する。

【０１６１】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、ステップサイズモディファ
イア８５は、ＱＳＣメモリ８３から得られた前画像ＱＳ
Ｃパリティと、ステップサイズ算出器６１で求めた算出
ＱＳＣのパリティとを比較する。このとき、算出ＱＳＣ
のパリティが前画像ＱＳＣパリティと等しいとき、ステ
ップサイズモディファイア８５は、ステップサイズ算出
器６１で求めた算出ＱＳＣのパリティを反転し、現ＱＳ
Ｃを出力する。ＱＳＣのパリティを反転するために、ス
テップサイズモディファイア８５は、上述の表２に示す
ように算出ＱＳＣのＬＳＢを反転するようにしてもよ
い。しかし、得られるパリティ反転ＱＳＣの値が０のと
き、ステップサイズモディファイア８５は、ＱＳＣの値
を２に設定してパリティを反転する。これにより、禁止
された０のＱＳＣ値を回避することができる。他のＱＳ
Ｃパリティ反転方法を、以下に説明する。

【０１６２】ステップサイズモディファイア８５は、現
ＱＳＣ及びＱＴを量子化器１２に供給する。量子化器１
２は、ステップサイズモディファイア８５からの現ＱＳ
ＣとＱＴで表わされるステップサイズを用いて現係数ブ
ロックを量子化する。この現係数ブロックの量子化後、
量子化器１２は、得られた量子化係数ブロックが、量子
化係数ブロックの量子化ＤＣＴ係数が全て０であるオー
ルゼロ量子化係数ブロックであるか否かを判定する。オ
ールゼロ量子化係数ブロックであるとき、量子化器１２
はオールゼロフラグをセットする。

【０１６３】また、ステップサイズモディファイア８５
は、現ＱＳＣをＱＳＣメモリ８３に供給する。ＱＳＣメ
モリ８３には、上述のように、アドレス発生器６９から
現画像ブロックのアドレスに対応するメモリアドレスが
供給される。しかし、現ＱＳＣは、ＱＳＣメモリ８３に
読出／書込信号発生器６７からのライトイネーブルモー
ドの読出／書込信号が供給されるときのみ、ＱＳＣメモ
リ８３においてアドレス発生器６９からのメモリアドレ
スにより示されるアドレスに書き込まれる。

【０１６４】読出／書込信号発生器６７は、ピクチャタ
イプコードとオールゼロフラグをモニタし、ライトイネ
ーブルモードの読出／書込信号をＱＳＣメモリ８３に供
給するか否かを判定する。現画像がＢピクチャであるこ
とを示すピクチャタイプコードにより、読出／書込信号
発生器６７が、ライトイネーブル信号をＱＳＣメモリ８
３に供給することが禁止される。したがって、Ｂピクチ
ャに関するＱＳＣパリティが、ＱＳＣメモリ８３に記憶
されることはない。ピクチャタイプコードが、現画像が
Ｉピクチャであることを示すとき、読出／書込信号発生
器６７は、画像の各画像ブロックに対するライトイネー
ブル信号をＱＳＣメモリ８３に供給する。ピクチャタイ
プコードが、現画像がＰピクチャであることを示すと
き、読出／書込信号発生器６７は、少なくとも１つのノ
ンゼロ量子化ＤＣＴ係数を含む量子化係数ブロックが得
られる画像の画像ブロックに対するライトイネーブル信
号を、ＱＳＣメモリ８３に供給する。

【０１６５】ライトイネーブルモードの読出／書込信号
により、ＱＳＣメモリ８３は、アドレス発生器６９から
のアドレスで示されるメモリアドレスに、ステップサイ
ズモディファイア８５からの現ＱＳＣを記憶する。ＱＳ
Ｃメモリ８３に記憶されたＱＳＣは、次のＰピクチャを
処理されるときの前画像ＱＳＣとして用いられる。

【０１６６】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、読出／書込信号発生器６７
は、オールゼロフラグの状態を判定する。オールゼロフ
ラグがセットされてなく、現量子化係数ブロックが少な
くとも１つのノンゼロ量子化ＤＣＴ係数を含むとき、読
出／書込信号発生器６７は、ライトイネーブルモードの
読出／書込信号をＱＳＣメモリ８３に供給する。

【０１６７】オールゼロフラグがセットされ、現量子化
係数ブロックがオールゼロ量子化係数ブロックであると
き、読出／書込信号発生器６７は、ライトイネーブルモ
ードの読出／書込信号をＱＳＣメモリ８３に供給するこ
とが禁止される。したがって、オールゼロフラグがセッ
トされると、現係数ブロックを量子化するステップサイ
ズを表わすＱＳＣは、ＱＳＣメモリ８３に既に記憶され
ている前画像ブロックのＱＳＣに上書きするようにし
て、ＱＳＣメモリ８３に書き込まれることはない。これ
により、量子化器１２に供給されたＱＳＣが、前画像Ｑ
ＳＣとしてＱＳＣメモリ８３に記憶されることが禁止さ
れる。したがって、後画像ブロックから得られるＤＣＴ
係数ブロックは、変更なしのＱＳＣのパリティで量子化
される。

【０１６８】ステップサイズモディファイア８５の具体
的な構成を、図１０に示す。図１０に示すステップサイ
ズモディファイア８５において、図４のステップサイズ
モディファイア６３の構成要素と同じものについては、
同一符号を付し、説明を省略する。ステップサイズモデ
ィファイア８５は、主として、パリティインバータ６６
と、ゼロ防止回路８０との２つの部分からなる。パリテ
ィインバータ６６は、インバータ７１と、比較器８７
と、ＡＮＤゲート８９と、セレクタ６２とからなる。セ
レクタ６２は、インバータ７３と、ＡＮＤゲート７５、
７７と、ＯＲゲート７９とからなる。ステップサイズモ
ディファイア８５において、パリティインバータ６６
は、ＱＳＣメモリ８３から前画像ＱＳＣが供給され、比
較器８７の一方の入力端に供給する。また、ステップサ
イズモディファイア８５は、ステップサイズ算出器６１
で求められた算出ＱＳＣが供給され、比較器８７の他方
の入力端に供給する。算出ＱＳＣのＬＳＢは、セレクタ
６２の入力端Ｂにも供給され、インバータ７１を介し
て、セレクタ６２の入力端Ａに供給される。さらに、ス
テップサイズモディファイア８５は、メモリコントロー
ラ３（図７）からのピクチャタイプコードの要素とし
て、コードエレメントＰピクチャが供給され、ＡＮＤゲ
ート８９の一方の入力端に供給する。比較器８７の出力
は、セレクタ６２の制御入力端Ｃに供給される。比較器
８７の出力は、ステップサイズ算出器６１で求めた算出
ＱＳＣと前画像ＱＳＣが等しいときにのみ、１の状態と
なり、それ以外のときは０状態となる。

【０１６９】パリティインバータ６６の出力は、ゼロ防
止回路８０に供給される。ゼロ防止回路８０は、０のパ
リティ反転ＱＳＣを２に設定し、ステップサイズモディ
ファイア８５が非許容ＱＳＣ値を出力するのを防止す
る。コードエレメントＰピクチャが０の状態であり、現
画像がＩピクチャあるいはＢピクチャのとき、ＡＮＤゲ
ート８９は、セレクタ６２の制御入力Ｃを０状態に保持
する。制御入力Ｃが０状態のとき、算出ＱＳＣのＬＳＢ
は変化せずにセレクタ６２の出力端Ｏに供給される。算
出ＱＳＣのＬＳＢは、ＡＮＤゲート７７とＯＲゲート７
９を介して出力端Ｏに供給される。

【０１７０】コードエレメントＰピクチャが１の状態で
あり、現画像がＰピクチャのとき、ＡＮＤゲート８９の
出力状態及びセレクタ６２の制御入力Ｃの状態は、比較
器８７の出力に応じて変化する。ステップサイズ算出器
６１で求めた算出ＱＳＣが前画像ＱＳＣと異なるとき、
算出ＱＳＣのパリティを変更してはならず、比較器８７
とＡＮＤゲート８９の出力は０状態である。これによ
り、セレクタ６２は、算出ＱＳＣのＬＳＢを、ステップ
サイズのＬＳＢとして変更せずに出力端Ｏに接続する。
算出ＱＳＣのＬＳＢは、ＡＮＤゲート７７とＯＲゲート
７９を介して出力端Ｏに供給される。一方、ステップサ
イズ算出器６１で求めた算出ＱＳＣが前画像ＱＳＣと等
しく、算出ＱＳＣのパリティを反転する必要があると
き、比較器８７とＡＮＤゲート８９の出力は１の状態に
ある。これにより、セレクタ６２は、インバータ７１に
より反転された算出ＱＳＣのＬＳＢを、出力端Ｏに接続
し、ＱＳＣＬＳＢを出力する。算出ＱＳＣのＬＳＢは、
ＡＮＤゲート７５とＯＲゲート７９を介して出力端Ｏに
接続される。セレクタ６２の出力であるＱＳＣのＬＳＢ
は、算出ＱＳＣの残りのビットと再結合されて、ＱＳＣ
を出力する。ここで、ステップサイズモディファイア８
５の論理演算を表４に示す。

【０１７１】

【表４】

【０１７２】上述のパリティインバータ６６は、許容Ｑ
ＳＣ値ではない０のＱＳＣ値を出力する可能性がある。
したがって、パリティインバータ６６からのＱＳＣ値
は、ゼロ防止回路８０で更に処理される。このゼロ防止
回路８０は、０のＱＳＣ値が出力されたとき、ＱＳＣ値
を２に設定する。ゼロ防止回路８０での処理は、図４で
説明したのと同様であるので、ここでは説明を省略す
る。

【０１７３】また、算出ＱＳＣのパリティは、上述の図
５で説明したように、ルックアップテーブルを用いて反
転してもよく、図５、６で説明したように、算出ＱＳＣ
に１を加算（３２のときは特殊処理）するか、あるいは
算出ＱＳＣから１を引算（０のときは特殊処理）するこ
とにより反転してもよい。また、図５、６に示すステッ
プサイズモディファイア８５において、制御回路１０９
を、比較器８７と、ＡＮＤゲート８９とからなる選択制
御回路で置き換えてもよい。

【０１７４】ここで、図１に示す動画像信号圧縮装置の
他の実施例を図１１に示す。図１１に示す動画像信号圧
縮装置において、図１の動画像信号圧縮装置の構成要素
に対応するものについては、同一符号を付し、説明は割
愛する。この図１１に示す動画像信号圧縮装置は、ステ
ップサイズコントローラ９１と、量子化係数ブロックメ
モリ９３とを備えている。ＡＮＤゲート９５は、量子化
器１２と可変長符号化器１７の間に設けられている。Ａ
ＮＤゲート９５は、ステップサイズコントローラ９１に
制御され、量子化が終了すると、量子化器１２からの量
子化ＤＣＴ係数の各ブロックを、可変長符号化器１７と
局部復号化器１０に出力する。また、ＡＮＤゲート９５
を設けず、ステップサイズコントローラ９１からのリリ
ース信号により、量子化器１２が量子化終了まで量子化
係数ブロックを可変長符号化器１７と局部復号化器１０
に供給しないように、直接、量子化器１２を制御しても
よい。

【０１７５】ステップサイズコントローラ９１は、例え
ば図１２に示すフローチャートに従って動作するディジ
タルシグナルプロセッサあるいはコンピュータからな
る。図１２に示すフローチャートのステップＳ１おい
て、ステップサイズコントローラ９１は、上述のよう
に、例えば出力バッファ１９の使用状況を示すデータに
応じて、現係数ブロック、すなわち現画像の現画像ブロ
ックから得られるＤＣＴ係数ブロックを量子化するため
のステップサイズを算出する。算出されたステップサイ
ズは、ＭＰＥＧで許容されるステップサイズ値に制限さ
れ、算出量子化スケールコード（算出ＱＳＣ）とｑスケ
ールタイプ（ＱＴ）で表わされる。

【０１７６】ステップＳ２おいて、ステップサイズコン
トローラ９１は、ステップＳ１で求めた算出ＱＳＣとＱ
Ｔを量子化器１２に供給する。量子化器１２は、算出Ｑ
ＳＣとＱＴで表わされるステップサイズを用いて、現係
数ブロックを量子化する。量子化器１２は、得られた量
子化係数ブロックをステップサイズコントローラ９１に
供給する。現係数ブロックの量子化後、量子化器１２
は、得られた量子化係数ブロックが、量子化ＤＣＴ係数
が全て０であるオールゼロ量子化係数ブロックであるか
否かを判定する。オールゼロ量子化係数ブロックのと
き、量子化器１２は、オールゼロフラグをセットする。

【０１７７】ステップＳ３おいて、ステップサイズコン
トローラ９１は、現画像がＰピクチャであるか否かを判
定する。ステップＳ３の結果がＹＥＳであり、現画像が
Ｐピクチャのとき、処理は、ステップＳ４に進み、ステ
ップＳ１で求めた算出ＱＳＣ及びステップサイズを必要
に応じて変更する処理を開始する。ステップＳ３の結果
がＮＯであり、現画像がＩピクチャあるいはＢピクチャ
のとき、処理は、ステップＳ１２に進み、ステップＳ１
で求めた算出ＱＳＣを変更する処理は省略する。

【０１７８】ステップＳ４おいて、ステップサイズコン
トローラ９１は、記憶されている前画像量子化係数ブロ
ックを量子化係数ブロックメモリ９３から読み出す。こ
の記憶されている前画像量子化係数ブロックは、前係数
ブロック、すなわち前に処理されたＰピクチャあるいは
Ｉピクチャにおいて現画像中の現画像ブロックの位置に
ある画像ブロックから得られる量子化ＤＣＴ係数のブロ
ックである。

【０１７９】ステップサイズＳ５おいて、ステップサイ
ズコントローラ９１は、現量子化係数ブロックと前画像
量子化係数ブロックのそれぞれの６×６４個のＤＣＴ係
数に対して、係数毎の比較を行ない、量子化器１２から
得られた現量子化係数ブロックが、量子化係数ブロック
メモリ９３から読み出された前画像量子化係数ブロック
と同一であるか否かを判定する。この結果がＮＯのと
き、算出ＱＳＣで表わされるステップサイズは現係数ブ
ロックの量子化に適している。そして、処理は、ステッ
プＳ８に進む。結果がＹＥＳのとき、処理は、ステップ
Ｓ６に進み、ステップサイズコントローラ９１は、パリ
ティ反転を行なうことにより、ステップＳ１で求めた算
出ＱＳＣを変更して、ステップサイズを出力する。例え
ば、ステップＳ１で求めたステップサイズのＬＳＢを反
転して、パリティ反転を行なってもよい。表２に示すよ
うに、ＱＳＣのＬＳＢを反転してもよい。得られるＱＳ
Ｃが０のとき、ＱＳＣは、１のＱＳＣと逆のパリティを
有する許容ＱＳＣ値である２に設定される。ＱＳＣパリ
ティ反転の他の方法を以下に説明する。パリティ反転さ
れた算出ＱＳＣは、ＱＳＣとして用いられる。次に、処
理は、ステップＳ７に進む。

【０１８０】ステップＳ７おいて、ステップサイズコン
トローラ９１は、ステップＳ６で求めたＱＳＣとＱＴを
量子化器１２に供給する。量子化器１２は、ステップサ
イズコントローラ９１により供給されたＱＳＣとＱＴと
を用いて、現係数ブロックを再量子化する。現係数ブロ
ックの再量子化後、量子化器１２は、得られた量子化係
数ブロックがオールゼロ量子化係数ブロックであるか否
かを判定する。オールゼロ量子化係数ブロックのとき、
量子化器１２は、オールゼロフラグをセットする。

【０１８１】ステップＳ８おいて、ステップサイズコン
トローラ９１は、オールゼロフラグがセットされている
か否かを判定する。ステップＳ８の結果がＮＯであり、
オールゼロフラグがセットされていないとき、すなわち
現量子化係数ブロックの量子化ＤＣＴ係数のうち少なく
とも１つは０でないとき、処理は、ステップＳ９に進
む。ステップＳ９おいて、ステップサイズコントローラ
９１は、ステップＳ２、あるいは量子化器１２がステッ
プＳ７で現係数ブロックを再量子化したときはステップ
Ｓ７で量子化器１２より出力された量子化係数ブロック
を記憶する。この量子化係数ブロックは、量子化係数ブ
ロックメモリ９３に記憶され、次のＰピクチャを処理す
るときの前画像量子化係数ブロックとして用いられる。
次に、処理は、ステップＳ１０に進み、ステップＳ２あ
るいはステップＳ７で量子化器１２により出力された現
量子化係数ブロックは、可変長符号化器１７と局部復号
化器１０に供給される。ここで、処理は、ステップＳ１
１に進み、終了する。

【０１８２】一方、ステップＳ８の結果がＹＥＳのと
き、オールゼロフラグがセットされ、現量子化係数ブロ
ックがオールゼロ量子化係数ブロックであることがわか
る。現画像がＰピクチャ（ステップＳ３の結果がＹＥ
Ｓ）なので、オールゼロ量子化係数ブロックは、現画像
ブロックと前画像ブロック、すなわち前に処理されたＩ
ピクチャあるいはＰピクチャにおいて現画像中の現画像
ブロックの位置にある画像ブロックとの間に差異がない
ことを示す。このとき、処理は、上述のようにステップ
Ｓ１０に進む。ここでは、ステップＳ２あるいはステッ
プＳ７で量子化器１２により出力された現量子化係数ブ
ロックを、新たな前画像量子化係数ブロックとして量子
化係数ブロックメモリ９３に記憶する工程が省略され
る。これにより、現量子化係数ブロックが、量子化係数
ブロックメモリ９３内に既に記憶されている前量子化係
数ブロックに上書きするのを防止する。その結果、後係
数ブロック、すなわち次のＰピクチャにおいて現画像中
の現画像ブロックの位置にある画像ブロックである後画
像ブロックから得られるＤＣＴ係数ブロックが、変更な
しのステップサイズで量子化される。

【０１８３】ステップＳ３の結果がＮＯであり、現画像
がＩピクチャあるいはＢピクチャであるとき、処理は、
ステップＳ１２に進む。ステップＳ１２おいて、ステッ
プサイズコントローラ９１は、現画像がＩピクチャであ
るか否かを判定する。ステップＳ１２の結果がＹＥＳで
あり、現画像がＩピクチャのとき、処理は、ステップＳ
９に進み、ステップサイズコントローラ９１は、ステッ
プＳ２、あるいは量子化器１２がステップＳ７で現係数
ブロックを再量子化したときはステップＳ７で量子化器
１２により出力された現量子化係数ブロックを記憶す
る。この現量子化係数ブロックは、前画像量子化係数ブ
ロックとして、量子化係数ブロックメモリ９３に記憶さ
れる。現画像がＩピクチャのとき、各量子化係数ブロッ
クは、少なくとも１つのノンゼロＤＣＴ係数を含む。し
たがって、現画像がＩピクチャのときは、現画像がＰピ
クチャのときと異なり、現量子化係数ブロックを前画像
量子化係数ブロックとして量子化係数ブロックメモリ９
３に記憶する前に、現量子化係数ブロックがオールゼロ
量子化係数ブロックであるか否かを判定する必要がな
い。Ｉピクチャから得られる各量子化係数ブロックは、
前画像量子化係数ブロックとして量子化係数ブロックメ
モリ９３に記憶される。次に、処理は、上述のようにス
テップＳ１０、Ｓ１１に進み、終了する。

【０１８４】ステップＳ１２の結果がＮＯであり、現画
像がＢピクチャのとき、量子化後の処理は行なわず、処
理は、上述のようにステップＳ１０、Ｓ１１に進み、終
了する。つぎに、ステップサイズコントローラ９１のハ
ードウェア構成を、図１３を参照して説明する。図１３
に示すステップサイズコントローラ９１において、図３
のステップサイズコントローラ５１の構成要素に対応す
るものについては同一符号を付し、説明は省略する。ス
テップサイズコントローラ９１は、量子化器１２に供給
されるステップサイズを出力するステップサイズ算出器
６１及びステップサイズモディファイア９７と、前画像
量子化係数ブロックの量子化係数ブロックメモリ９３に
対する読み出し／書き込みを制御する読出／書込信号発
生器６７及びアドレス発生器６９とを備えている。

【０１８５】ＤＣＴ回路１１が、現画像ブロック（Ｉピ
クチャの場合）を、あるいは現画像ブロックから得られ
る差分ブロック（Ｐピクチャ又はＢピクチャの場合）を
直交変換し、得られるＤＣＴ係数ブロックが現係数ブロ
ックとして量子化器１２に供給されると、ステップサイ
ズ算出器６１は、出力バッファ１９からバッファ使用情
報が供給され、このバッファ使用情報に応じて、現係数
ブロックの量子化のためのステップサイズを算出する。
ステップサイズ算出器６１により得られた算出ステップ
サイズは、ＭＰＥＧ規格で許容されるステップサイズ値
に制限されており、算出された量子化スケールコード
（ＱＳＣ）とｑスケールタイプ（ＱＴ）で表わされる。
ステップサイズ算出器６１は、算出ＱＳＣとＱＴをステ
ップサイズモディファイア９７に供給する。ステップサ
イズモディファイア９７は、ＱＴを変更せずに量子化器
１２に供給する。

【０１８６】また、各画像の始めにおいて、ステップサ
イズコントローラ９１には、メモリコントローラ３から
ピクチャタイプコードが供給される。このピクチャタイ
プコードは、現画像がＩピクチャ、Ｐピクチャ、Ｂピク
チャのいずれであるかを示すものである。ピクチャタイ
プコードは、読出／書込信号発生器６７とステップサイ
ズモディファイア９７に供給される。

【０１８７】現画像がＰピクチャであることを示すピク
チャタイプコードに応じて、読出／書込信号発生記６７
は、リードイネーブルモードの読出／書込信号を量子係
数ブロックメモリ９３に供給する。上述のように、この
リードイネーブル信号とアドレス発生器６９からのメモ
リアドレスに応じて、量子化係数ブロックメモリ９３
は、前画像量子化係数ブロック、すなわち前に処理され
たＩピクチャあるいはＰピクチャにおいて現画像中の現
画像ブロックの位置にある画像ブロックである前画像ブ
ロックから得られる量子化ＤＣＴ係数ブロックを、ステ
ップサイズモディファイア９７に供給する。

【０１８８】また、ステップサイズモディファイア９７
は、ピクチャタイプコードに応じて動作する。ピクチャ
タイプコードが、現画像がＩピクチャあるいはＰピクチ
ャであることを示すとき、ステップサイズモディファイ
ア９７は、ステップサイズ算出器６１で求めた算出ＱＳ
Ｃを変更せずに、その算出ＱＳＣをステップサイズとし
て出力する。また、ピクチャタイプコードが、現画像が
ＩピクチャあるいはＢピクチャであることを示すとき、
ステップサイズモディファイア９７は、リリース制御信
号を発生させる。このリリース制御信号により、ＡＮＤ
ゲート９５が開き、量子化器１２により出力された量子
化係数ブロックを、可変長符号化器１７と局部復号化器
１０に供給する。

【０１８９】一方、ピクチャタイプコードが、現画像が
Ｐピクチャであることを示すとき、ステップサイズモデ
ィファイア９７はイネーブル状態となり、ステップサイ
ズ算出器６１で求めた算出ＱＳＣを必要に応じて変更す
ることができる。また、ピクチャタイプコードが、現画
像がＰピクチャであることを示すとき、ステップサイズ
モディファイア９７は、始めはリリース制御信号を発生
させない。ステップサイズモディファイア９７が、量子
化器１２により出力された量子化係数ブロックが量子化
係数ブロックメモリ９３からの量子化係数ブロックと同
一でないと判定するまでは、ＡＮＤゲート９５は閉じた
ままである。

【０１９０】ステップサイズモディファイア９７は、ス
テップサイズ算出器６１で求めた算出ＱＳＣを量子化器
１２に供給する。量子化器１２は、ステップサイズモデ
ィファイア９７からの算出ＱＳＣとＱＴで表わされるス
テップサイズを用いて、現係数ブロックを量子化する。
量子化器１２から得られる量子化係数ブロックは、ステ
ップサイズモディファイア９７に供給され、始めは閉じ
ていたＡＮＤゲート９５にも供給される。現係数ブロッ
クの量子化後、量子化器１２は、得られる量子化係数ブ
ロックが量子化ＤＣＴ係数が全て０であるオールゼロ量
子化係数ブロックであるか否かを判定する。オールゼロ
量子化係数ブロックであるとき、量子化器１２はオール
ゼロフラグをセットする。

【０１９１】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、ステップサイズモディファ
イア９７は、量子化係数ブロックメモリ９３からの前画
像量子化係数ブロックと、量子化器１２からの現量子化
係数ブロックとを比較する。ステップサイズモディファ
イア９７が、量子化器１２からの現量子化係数ブロック
が量子化係数ブロックメモリ９３からの前画像量子化係
数ブロックと異なると判定したとき、リリース制御信号
をＡＮＤゲート９５に供給する。これによりＡＮＤゲー
ト９５が開き、量子化器１２は、量子化係数ブロックを
可変長符号化器１７と局部復号化器１０に供給すること
ができる。

【０１９２】一方、ステップサイズモディファイア９７
が、量子化器１２からの量子化係数ブロックを量子化係
数ブロックメモリ９３からの前画像量子化係数ブロック
と同一であると判定したとき、ステップサイズモディフ
ァイア９７は、ステップサイズ算出器６１で求めた算出
ＱＳＣのパリティを反転して、変更ステップサイズを出
力する。これは、後述の表５に示すように、ステップサ
イズモディファイア９７が、算出ＱＳＣのＬＳＢを反転
することにより行なわれる。しかし、得られるパリティ
反転ＱＳＣの値が０のとき、ステップサイズモディファ
イア９７は、ＱＳＣ値を２に設定してパリティ反転を行
なう。これにより、禁止ＱＳＣ値の０を回避することが
できる。他のＱＳＣパリティ反転方法は、上述の通りで
ある。

【０１９３】算出ＱＳＣのパリティを変化させなければ
ならないとき、ステップサイズモディファイア９７は、
リリース制御信号の発生を遅延させる。これにより、Ａ
ＮＤゲート９５は閉じたままになり、量子化器１２から
始めに得られた不正確量子化係数ブロックが、可変長符
号化器１７や局部復号化器１０に供給されるのを防止す
ることができる。

【０１９４】その後、ステップサイズモディファイア９
７は、ＱＳＣとＱＴを量子化器１２に供給し、量子化器
１２は、ステップサイズモディファイア９７からのＱＳ
ＣとＱＴで表わされるステップサイズを用いて、現係数
ブロックのＤＣＴ係数を再量子化する。量子化器１２か
らの量子化係数ブロックは、ステップサイズモディファ
イア９７に供給され、閉じたままのＡＮＤゲート９５に
も供給される。現係数ブロックの再量子化後、量子化器
１２は、現量子化係数ブロックがオールゼロ量子化係数
ブロックであるか否かを判定する。オールゼロ量子化係
数ブロックのとき、量子化器１２はオールゼロフラグを
セットする。

【０１９５】量子化器１２からステップサイズモディフ
ァイア９７に供給された量子化係数ブロックは、量子化
係数ブロックメモリ９３からの前画像量子化係数ブロッ
クとは異なる。したがって、ステップサイズモディファ
イア９７は、リリース制御信号を発生し、これにより、
ＡＮＤゲート９５が開き、量子化器１２は、量子化係数
ブロックを可変長符号化器１７と局部復号化器１０に供
給することができる。

【０１９６】量子化器１２からの量子化係数ブロック
は、量子化係数ブロックメモリ９３にも供給される。ま
た、量子化係数ブロックメモリ９３には、上述のよう
に、アドレス発生器６９から現画像ブロックのアドレス
に対応するメモリアドレスが供給される。しかし、量子
化係数ブロックメモリ９３に読出／書込信号発生器６７
からのライトイネーブルモードの読出／書込信号が供給
されるときのみ、量子化係数ブロックは、量子化係数ブ
ロックメモリ９３においてアドレス発生器６９からのメ
モリアドレスにより示されるアドレスに書き込まれる。

【０１９７】読出／書込信号発生器６７は、ピクチャタ
イプコードとオールゼロフラグをモニタし、ライトイネ
ーブルモードの読出／書込信号を量子化係数ブロックメ
モリ９３に供給するか否かを判定する。現画像がＢピク
チャであることを示すピクチャタイプコードにより、読
出／書込信号発生器６７が、ライトイネーブル信号を量
子化係数ブロックメモリ９３に供給することが禁止され
る。したがって、Ｂピクチャから得られる量子化ＤＣＴ
係数のブロックが、量子化係数ブロックメモリ９３に記
憶されることはない。ピクチャタイプコードが、現画像
がＩピクチャであることを示すとき、読出／書込信号発
生器６７は、画像の各画像ブロックに対するライトイネ
ーブルモードの読出／書込信号を量子化係数ブロックメ
モリ９３に供給する。ピクチャタイプコードが、現画像
がＰピクチャであることを示すとき、読出／書込信号発
生器６７は、少なくとも１つのノンゼロ量子化ＤＣＴ係
数を含む量子化係数ブロックが得られる画像の画像ブロ
ックに対するライトイネーブル信号を、量子化係数ブロ
ックメモリ９３に供給する。

【０１９８】ライトイネーブルモードの読出／書込信号
により、量子化係数ブロックメモリ９３は、アドレス発
生器６９からのアドレスで示されるメモリアドレスに、
量子化器１２からの量子化係数ブロックを記憶する。量
子化係数ブロックメモリ９３に記憶された量子化係数ブ
ロックは、次のＰピクチャを処理するときの前画像量子
化係数ブロックとして用いられる。

【０１９９】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、読出／書込信号発生器６７
は、オールゼロフラグの状態を判定する。オールゼロフ
ラグがセットされてなく、現量子化係数ブロックが少な
くとも１つのノンゼロ量子化ＤＣＴ係数を含むとき、読
出／書込信号発生器６７は、ライトイネーブルモードの
読出／書込信号を量子化係数ブロックメモリ９３に供給
する。

【０２００】オールゼロフラグがセットされ、現量子化
係数ブロックがオールゼロ量子化係数ブロックであると
き、読出／書込信号発生器６７は、ライトイネーブルモ
ードの読出／書込信号を量子化係数ブロックメモリ９３
に供給することが禁止される。したがって、オールゼロ
フラグがセットされると、量子化係数ブロックは、量子
化係数ブロックメモリ９３に既に記憶されている前画像
量子化係数ブロックに上書きするようにして、量子化係
数ブロックメモリ９３に書き込まれることはない。これ
により、量子化器１２からの量子化係数ブロックが、前
画像量子化係数ブロックとして量子化係数ブロックメモ
リ９３に記憶されることが禁止される。したがって、後
画像ブロックから得られる係数ブロック、すなわち次の
Ｐピクチャにおいて現画像中の現画像ブロックの位置に
ある画像ブロックが、変更のないステップサイズで量子
化される。

【０２０１】ステップサイズモディファイア９７の具体
例を、図１４のブロックに示す。図１４に示すステップ
サイズモディファイア９７において、図１０のステップ
サイズモディファイア８５の構成要素と同じものについ
ては、同一符号を付し、説明を省略する。ステップサイ
ズモディファイア９７は、主として、パリティインバー
タ６４と、ゼロ防止回路８０との２つの部分からなる。
パリティインバータ６４は、インバータ７１と、ブロッ
ク比較器９９と、ＡＮＤゲート８９と、セレクタ６２と
からなる。セレクタ６２は、インバータ７１と、ＡＮＤ
ゲート７５、７７と、ＯＲゲート７９とからなる。

【０２０２】ステップサイズモディファイア９７におい
て、パリティインバータ６４は、量子化係数ブロックメ
モリ９３から前画像量子化係数ブロックが供給され、ブ
ロック比較器９９の一方の入力端に供給する。また、パ
リティインバータ６４は、量子化器１２から現量子化係
数ブロックが供給され、ブロック比較器９９の他方の入
力端に供給する。算出ＱＳＣのＬＳＢは、セレクタ６２
の入力端Ｂにも供給され、インバータ７１を介して、セ
レクタ６２の入力端Ａにも供給される。さらに、パリテ
ィインバータ６４は、メモリコントローラ３（図１１）
からのピクチャタイプコードの要素として、コードエレ
メントＰピクチャ１が供給され、ＡＮＤゲート８９の一
方の入力端に供給する。ブロック比較器９９の出力は、
ＡＮＤゲート８９の他方の入力端に供給される。セレク
タ６２の出力端Ｏは、ＱＳＣのＬＳＢを出力する。ＡＮ
Ｄゲート８９の出力は、セレクタ６２の制御入力端に供
給され、インバータ７３を介して、リリース制御信号と
してＡＮＤゲート９５（図１１）に供給される。

【０２０３】ブロック比較器９９は、量子化器１２から
の量子化係数ブロックと、量子化係数ブロックメモリ９
３からの前画像量子化係数ブロックとの係数毎の比較を
行なう。量子化係数ブロックの量子化ＤＣＴ係数が前画
像量子化係数ブロックの各量子化ＤＣＴ係数と同一であ
るときのみ、ブロック比較器９９の出力は１の状態にあ
る。それ以外のとき、０状態にある。

【０２０４】コードエレメントＰピクチャが０の状態で
あり、現画像がＩピクチャあるいはＢピクチャのとき、
ＡＮＤゲート８９は、セレクタ６２の制御入力Ｃを０状
態に保持する。制御入力Ｃが０状態のとき、算出ＱＳＣ
のＬＳＢは変化せずに、ＡＮＤゲート７７とＯＲゲート
７９を介して、セレクタ６２の出力端Ｏに供給され、Ｑ
ＳＣのＬＳＢを出力する。インバータ７３により反転さ
れたＡＮＤゲート８９の出力は、リリース制御信号をＡ
ＮＤゲート９５に供給し、これによりＡＮＤゲート９５
が開いたままの状態になる。こうして、量子化器１２か
らの量子化係数ブロックを、可変長符号化器１７と局部
復号化器１０に供給することが可能になる。

【０２０５】コードエレメントＰピクチャが１の状態で
あり、現画像がＰピクチャのとき、ＡＮＤゲート８９の
出力状態及びセレクタ６２の制御入力Ｃとリリース制御
信号の状態は、ブロック比較器９９の出力に応じて変化
する。量子化器１２からの量子化係数ブロックが量子化
係数ブロックメモリ９３からの前画像量子化係数ブロッ
クと異なるとき、算出ＱＳＣのパリティを変更してはな
らず、ブロック比較器９９の出力は０状態である。した
がって、ＡＮＤゲート８９の出力は０状態となり、イン
バータ７３の出力は１状態となる。これにより、セレク
タ６２は、算出ＱＳＣのＬＳＢを変更せずに、ＡＮＤゲ
ート７７とＯＲゲート７９を介して出力端Ｏに接続す
る。出力端Ｏは、ＱＳＣのＬＳＢを出力する。インバー
タ７３の出力は、１状態のリリース制御信号を出力し、
これによりＡＮＤゲート９５が開く。

【０２０６】一方、量子化器１２からの量子化係数ブロ
ックが量子化係数ブロックメモリ９３からの前画像量子
化係数ブロック、算出ＱＳＣのパリティを反転する必要
がある。ブロック比較器９９の出力は１状態であり、Ａ
ＮＤゲート８９の出力を１状態に設定し、インバータ７
３の出力を０に設定する。これにより、セレクタ６２
は、インバータ７１により反転された算出ＱＳＣのＬＳ
Ｂを、ＡＮＤゲート７５とＯＲゲート７９を介して出力
端Ｏに接続する。セレクタ６２の出力からの算出ＱＳＣ
の反転されたＬＳＢは、算出ＱＳＣの残りのビットと再
結合される。インバータ７３の出力端は、０状態のリリ
ース制御信号を出力する。これにより、ＡＮＤゲート９
５は、現係数ブロックはステップサイズで再量子化され
るまで、閉じた状態となり、得られる量子化係数ブロッ
クは、前画像量子化係数ブロックとは異なるものとな
る。ここで、ステップサイズモディファイア９７の１よ
り大きい算出ＱＳＣに対する論理演算を表５に示す。

【０２０７】

【表５】

【０２０８】上述のパリティインバータ６４は、非許容
ＱＳＣ値である０のＱＳＣ値を出力する可能性がある。
したがって、パリティインバータ６４からのＱＳＣ値
は、ゼロ防止回路８０で更に処理され、このゼロ防止回
路８０は、パリティインバータ６４が０のＱＳＣ値を出
力したとき、ＱＳＣ値を２に設定する。ゼロ防止回路８
０での処理は、図４で説明したのと同様であるので、こ
こでは説明を省略する。

【０２０９】また、算出ＱＳＣのパリティは、上述の図
５で説明したように、ルックアップテーブルを用いて反
転してもよく、図５、６で説明したように、算出ＱＳＣ
に１を加算（３２のときは特殊処理）するか、あるいは
算出ＱＳＣから１を引算（０のときは特殊処理）するこ
とにより反転してもよい。また、図５、６に示すステッ
プサイズモディファイア８５において、制御回路１０９
を、ブロック比較器９９と、ＡＮＤゲート８９とからな
る選択制御回路で置き換えてもよい。

【０２１０】上述の動画像信号圧縮装置において、ステ
ップサイズは、ＭＰＥＧ規格により規定された量子化ス
ケールコード（ＱＳＣ）とｑスケールタイプ（ＱＴ）で
表わされる。図１５に、ＭＰＥＧ圧縮器と同様の構造を
有する動画像信号圧縮装置を示す。この動画像信号圧縮
装置では、ステップサイズコントローラがステップサイ
ズを量子化器に供給するが、このステップサイズは、Ｍ
ＰＥＧ規格に準拠した許容値に限定されない。図１５に
示す動画像信号圧縮装置において、連続した係数ブロッ
ク、すなわち連続処理されるＰピクチャあるいはＩピク
チャの後のＰピクチャにおけて同じ位置の画像信号から
得られる係数ブロックを、異なるステップサイズを用い
て量子化することにより、反復性が有るタイプ１の誤差
を防止することができる。ステップサイズの変化は、ス
テップサイズパリティを変更することにより最大限に行
なわれる。量子化されたときにオールゼロ量子化係数を
生じる係数ブロックの後の係数ブロックを量子化するの
に用いられるステップサイズは、変更されない。

【０２１１】図１５の動画像信号圧縮装置において、図
１の動画像信号圧縮装置の構成要素に対応するものにつ
いては、同一符号を付し、説明は割愛する。図１の動画
像信号圧縮装置の構成要素と同様のものについては、同
一符号にＡを付加したものを付し、説明は割愛する。こ
の図１５に示す動画像信号圧縮装置は、ステップサイズ
コントローラ５１Ａと、ステップサイズパリティメモリ
５３Ａと、量子化器１２Ａとを備えている。

【０２１２】ステップサイズコントローラ５１Ａは、例
えば図１６に示すフローチャートに従って動作するディ
ジタルシグナルプロセッサあるいはコンピュータからな
る。図１６に示すフローチャートは、図２のフローチャ
ートと同様である。違いを以下に説明する。

【０２１３】ステップＳ１おいて、ステップサイズコン
トローラ５１Ａは、現画像の現画像ブロックから得られ
るＤＣＴ係数ブロックの量子化のためのステップサイズ
を算出する。このステップサイズは、量子化スケールコ
ードとｑスケールタイプで表わされるのではない。

【０２１４】ステップＳ３おいて、ステップサイズコン
トローラ５１Ａは、前画像ブロック、すなわち前に処理
されたＰピクチャあるいはＩピクチャにおいて、現画像
中の現画像ブロックの位置にある画像ブロックを量子化
するのに用いられるステップサイズのパリティを示す前
画像パリティを、ステップサイズパリティメモリ５３Ａ
から読み出す。

【０２１５】ステップＳ４おいて、ステップサイズコン
トローラ５１Ａは、ステップＳ１で求めた算出ステップ
サイズのパリティが。この前画像パリティと等しいか否
かを判定する。結果がＹＥＳのとき、処理は、ステップ
Ｓ５に進み、ステップサイズコントローラ５１Ａは、ス
テップＳ１で求めた算出ステップサイズを変更して、パ
リティ反転を行なう。例えば、表６に示す条件に従っ
て、ステップサイズのＬＳＢを反転してもよい。しか
し、ステップサイズのＬＳＢを反転することにより０の
ステップサイズが生じたとき、ステップサイズを１のス
テップサイズの逆パリティを有する２に設定する。ＬＳ
Ｂ反転された算出ステップサイズは、ステップサイズと
して用いられ、処理は、ステップＳ６に進む。

【０２１６】

【表６】

【０２１７】なお、ステップＳ４は省略してもよく、ス
テップＳ５おいて、前画像パリティを反転し、ステップ
サイズＳ１で求めた算出ステップサイズのＬＳＢの代わ
りに用いてもよい。ＬＳＢを反転前画像パリティで置換
した算出ステップサイズは、ステップサイズとして用い
られる。次に、処理は、ステップＳ６に進む。

【０２１８】ステップＳ４の結果がＮＯであり、ステッ
プＳ１で求めたステップサイズのパリティが前画像パリ
ティと異なるとき、処理は、ステップＳ６に進み、ステ
ップＳ１で求めた算出ステップサイズがステップサイズ
として用いられる。ステップＳ６おいて、ステップサイ
ズコントローラ５１Ａは、ステップサイズを量子化器１
２Ａに供給する。量子化器１２Ａは、ステップサイズコ
ントローラ５１Ａにより出力されたステップサイズを用
いて、現係数ブロックを量子化し、得られる量子化係数
ブロックがオールゼロ量子化係数ブロックであるか否か
を判定する。オールゼロ量子化係数ブロックのとき、量
子化器１２Ａは、オールゼロフラグをセットする。

【０２１９】ステップＳ８おいて、ステップサイズコン
トローラ５１Ａは、ステップＳ６で量子化器１２Ａに供
給されたステップサイズのパリティを算出し、結果をス
テップサイズパリティメモリ５３Ａに記憶し、次のＰピ
クチャの処理で前画像パリティとして用いる。

【０２２０】ステップＳ１０おいて、ステップサイズコ
ントローラ５１Ａは、ステップＳ１で求めたステップサ
イズを量子化器１２Ａに供給する。量子化器１２Ａは、
ステップサイズコントローラ５１Ａからのステップサイ
ズを用いて現係数ブロックを量子化する。

【０２２１】ステップ１２おいて、ステップサイズコン
トローラ５１Ａは、ステップＳ１０で量子化器１２Ａに
供給されたステップサイズのパリティを算出し、得られ
るステップサイズパリティを前画像パリティとしてステ
ップサイズパリティメモリ５３Ａに記憶される。

【０２２２】つぎに、ステップサイズコントローラ５１
Ａのハードウェア構成を、図１７を参照して説明する。
ステップサイズコントローラ５１Ａは、量子化器１２Ａ
に供給されるステップサイズを出力するステップサイズ
算出器６１Ａ及びステップサイズモディファイア６３Ａ
と、現係数ブロックの量子化に用いられるステップサイ
ズのパリティを算出するパリティ算出器６５Ａと、前画
像パリティのステップサイズパリティメモリ５３Ａに対
する読み出し／書き込みを制御する読出／書込信号発生
器６７及びアドレス発生器６９とを備えている。

【０２２３】図１７に示すステップサイズコントローラ
５１Ａにおいて、図３のステップサイズコントローラ５
１の構成要素に対応するものについては、同一符号を付
し、説明は省略する。また、図３のステップサイズコン
トローラ５１の構成要素と同様のものについては、同一
符号にＡを付加したものを付して示す。図３のステップ
サイズコントローラ５１との違いのみを以下に説明す
る。

【０２２４】ステップサイズ算出器６１Ａは、出力バッ
ファ１９からのバッファ使用情報に応じて、現係数ブロ
ックの量子化に用いられるステップサイズを算出する。
ステップサイズ算出器６１Ａは、算出ステップサイズを
ステップサイズモディファイア６３Ａに供給する。

【０２２５】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、ステップサイズパリティメ
モリ５３Ａは、前画像ブロック、すなわち前に処理され
たＩピクチャあるいはＰピクチャにおいて現画像中の現
画像ブロックの位置にある画像ブロックに対する前画像
パリティを、ステップサイズモディファイア６３Ａに供
給する。

【０２２６】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、ステップサイズモディファ
イア６３Ａは、ステップサイズ算出器６１Ａで求めた算
出ＱＳＣを変更し、ステップサイズを出力することがで
きる。例えば、ステップサイズモディファイア６３Ａ
は、前画像パリティと算出ステップサイズのパリティを
比較してもよい。算出ステップサイズのパリティが前画
像パリティと等しいとき、ステップサイズモディファイ
ア６３Ａは、算出ステップサイズのパリティを反転して
ステップサイズを出力してもよい。これは、上述の表６
に示すように、ステップサイズモディファイア６３Ａ
が、算出ステップサイズのＬＳＢを反転することにより
行なわれる。しかし、算出ステップサイズのＬＳＢを反
転することにより、０のステップサイズが生じたとき、
ステップサイズは２に設定され、０のステップサイズが
回避される。

【０２２７】なお、ステップサイズモディファイア６３
Ａは、ステップサイズパリティメモリ５３Ａからの前画
像パリティを反転してもよい。また、ピクチャタイプコ
ードが、現画像がＰピクチャであることを示すとき、ス
テップサイズモディファイア６３Ａは、ステップサイズ
算出器６１Ａにより求められた算出ステップサイズのＬ
ＳＢを、反転前画像パリティ情報で置き換えてステップ
サイズと出力する。ステップサイズ算出器６１Ａにより
求められた算出ステップサイズのＬＳＢを、反転前画像
パリティ情報で置き換えることにより、ステップサイズ
のパリティは、常に前係数ブロックの量子化に用いられ
るステップサイズのパリティを反転したものとなる。

【０２２８】ステップサイズモディファイア６３Ａは、
ステップサイズを量子化器１２Ａに供給し、量子化器１
２Ａは、ステップサイズモディファイア６３Ａからのス
テップサイズを用いて現係数ブロックを量子化する。ま
た、ステップサイズモディファイア６３Ａは、ステップ
サイズを可変長符号化器１７に供給して、圧縮動画像信
号に含まれるようにする。次に、ステップサイズモディ
ファイア６３Ａは、ステップサイズをパリティ算出器６
５Ａに供給し、このパリティ算出器６５Ａは量子化器１
２Ａに供給されるステップサイズのパリティを算出し
て、得られたステップサイズパリティをステップサイズ
パリティメモリ５３Ａに供給する。ステップサイズパリ
ティメモリ５３Ａは、図３のＱＳＣメモリ５３と同様の
処理を行なうので、説明は省略する。

【０２２９】ステップサイズモディファイア６３Ａを、
図１８のブロック図に示す。図１８に示すステップサイ
ズモディファイア６３Ａは、図４のステップサイズモデ
ィファイア６３の構成や処理と同じであるので、ここで
は説明を省略する。また、ステップサイズパリティ６３
Ａを、図５、６に示すステップサイズモディファイア６
３と同様のものを用いて、変更することもできる。

【０２３０】ここで、図１８のステップサイズモディフ
ァイア６３Ａにおける、１より大きい算出ステップサイ
ズに対する論理演算を表７に示す。

【０２３１】

【表７】

【０２３２】ここで、図７に示す動画像信号圧縮装置の
ＭＰＥＧ規格に準拠しない実施例を図１９に示す。図１
９に示す動画像信号圧縮装置において、図７の動画像信
号圧縮装置の構成要素に対応するものについては、同一
符号を付し、説明は割愛する。図７の動画像信号圧縮装
置の構成要素と同様のものについては、同一符号にＡを
付加したものを付して表わす。この図１９に示す動画像
信号圧縮装置は、ステップサイズコントローラ８１Ａ
と、ステップサイズメモリ８３Ａとを備えている。

【０２３３】ステップサイズコントローラ８１Ａは、例
えば図２０に示すフローチャートに従って動作するディ
ジタルシグナルプロセッサあるいはコンピュータからな
る。図２０に示すフローチャートは、図８のフローチャ
ートと同様である。違いを以下に説明する。

【０２３４】ステップＳ１おいて、ステップサイズコン
トローラ８１Ａは、現画像の現画像ブロックから得られ
るＤＣＴ係数ブロックの量子化のためのステップサイズ
を算出する。このステップサイズは、量子化スケールコ
ードとｑスケールタイプで表わされるのではない。

【０２３５】ステップＳ３おいて、ステップサイズコン
トローラ８１Ａは、前画像ブロックの量子化に用いられ
るステップサイズを示す前画像ステップサイズを、ステ
ップサイズメモリ８３Ａから読み出す。ステップＳ４お
いて、ステップサイズコントローラ８１Ａは、ステップ
Ｓ１で求めた算出ステップサイズのが、この前画像ステ
ップサイズと等しいか否かを判定する。結果がＹＥＳの
とき、処理は、ステップＳ５に進み、ステップサイズコ
ントローラ８１Ａは、ステップＳ１で求めた算出ステッ
プサイズを変更して、パリティ反転を行なう。例えば、
ステップサイズのＬＳＢを反転してもよい。しかし、ス
テップサイズのＬＳＢを反転することにより０のステッ
プサイズが生じたとき、ステップサイズを１のステップ
サイズの逆パリティを有する２に設定する。ＬＳＢ反転
された算出ステップサイズは、ステップサイズとして用
いられ、処理は、ステップＳ６に進む。

【０２３６】ステップＳ４の結果がＮＯであり、ステッ
プＳ１で求めた算出ステップサイズが前画像ステップサ
イズと異なるとき、ステップＳ１で求めた算出ステップ
サイズがステップサイズとして用いられ、処理は、ステ
ップＳ６に進む。ステップＳ６おいて、ステップサイズ
コントローラ８１Ａは、ステップサイズを量子化器１２
Ａに供給する。量子化器１２Ａは、ステップサイズコン
トローラ８１Ａにより出力されたステップサイズを用い
て、現係数ブロックを量子化し、得られる量子化係数ブ
ロックがオールゼロ量子化係数ブロックであるか否かを
判定する。オールゼロ量子化係数ブロックのとき、量子
化器１２Ａは、オールゼロフラグをセットする。

【０２３７】ステップＳ８おいて、ステップサイズコン
トローラ８１Ａは、ステップＳ６で量子化器１２Ａに供
給されたステップサイズをステップサイズメモリ８３Ａ
に記憶し、次のＰピクチャの処理で前画像ステップサイ
ズとして用いる。ステップＳ１０おいて、ステップサイ
ズコントローラ８１Ａは、ステップＳ１で求めた算出ス
テップサイズを量子化器１２Ａに供給する。量子化器１
２Ａは、ステップサイズコントローラ８１Ａからのステ
ップサイズを用いて現係数ブロックを量子化する。

【０２３８】ステップＳ１２おいて、ステップサイズコ
ントローラ８１Ａは、ステップＳ１０で量子化器１２Ａ
に供給されたステップサイズを前画像ステップサイズと
してステップサイズメモリ８３Ａに記憶する。つぎに、
ステップサイズコントローラ８１Ａのハードウェア構成
を、図２１を参照して説明する。ステップサイズコント
ローラ８１Ａは、量子化器１２Ａに供給されるステップ
サイズを出力するステップサイズ算出器６１Ａ及びステ
ップサイズモディファイア８５Ａと、前画像ステップサ
イズのステップサイズメモリ８３Ａに対する読み出し／
書き込みを制御する読出／書込信号発生器６７及びアド
レス発生器６９とを備えている。

【０２３９】図２１に示すステップサイズコントローラ
８１Ａにおいて、図９のステップサイズコントローラ８
１の構成要素に対応するものについては、同一符号を付
し、説明は省略する。また、図９のステップサイズコン
トローラ８１の構成要素と同様のものについては、同一
符号にＡを付加したものを付して示す。図９のステップ
サイズコントローラ８１との違いのみを以下に説明す
る。

【０２４０】ステップサイズ算出器６１Ａは、出力バッ
ファ１９（図１９）からのバッファ使用情報に応じて、
現係数ブロックの量子化に用いられるステップサイズを
算出する。ステップサイズ算出器６１Ａは、算出ステッ
プサイズをステップサイズモディファイア８５Ａに供給
する。

【０２４１】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、ステップサイズメモリ８３
Ａは、前画像ブロック、すなわち前に処理されたＩピク
チャあるいはＰピクチャにおいて現画像中の現画像ブロ
ックの位置にある画像ブロックに対する前画像ステップ
サイズを、ステップサイズモディファイア８５Ａに供給
する。

【０２４２】ピクチャタイプコードが、現画像がＩピク
チャあるいはＰピクチャであることを示すとき、ステッ
プサイズモディファイア８５Ａは、ステップサイズ算出
器６１Ａで求めた算出ＱＳＣを変更せずに、ステップサ
イズとして出力する。一方、ピクチャタイプコードが、
現画像がＰピクチャであることを示すとき、ステップサ
イズモディファイア８５Ａは、算出ステップサイズを変
更してステップサイズを出力してもよい。

【０２４３】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、ステップサイズモディファ
イア８５Ａは、ステップサイズメモリ８３Ａからの前画
像ステップサイズと、ステップサイズ算出器６１Ａで求
めた算出ステップサイズとを比較してもよい。算出ステ
ップサイズが前画像ステップサイズと等しいとき、ステ
ップサイズモディファイア８５Ａは、算出ステップサイ
ズのパリティを反転してステップサイズを出力する。こ
れは、後述の表８に示すように、ステップサイズモディ
ファイア８５Ａが、算出ステップサイズのＬＳＢを反転
することにより行なわれる。しかし、算出ステップサイ
ズのＬＳＢを反転することにより、０のステップサイズ
が生じたとき、ステップサイズは２に設定され、０のス
テップサイズが回避される。

【０２４４】ステップサイズモディファイア８５Ａは、
ステップサイズを量子化器１２Ａに供給し、量子化器１
２Ａは、ステップサイズモディファイア８５Ａからのス
テップサイズを用いて現係数ブロックを量子化する。現
係数ブロックの量子化後、量子化器１２Ａは、得られた
量子化係数ブロックがオールゼロ量子化係数ブロックで
あるか否かを判定する。オールゼロ量子化係数ブロック
のとき、量子化器１２Ａは、オールゼロフラグをセット
する。

【０２４５】また、ステップサイズモディファイア８５
Ａは、ステップサイズをステップサイズメモリ８３Ａに
供給する。ステップサイズメモリ８３Ａは、図９のＱＳ
Ｃメモリ８３と同様の処理を行なうので、説明は省略す
る。ここで、ステップサイズモディファイア８５Ａにお
ける、１より大きい算出ステップサイズに対する演算を
表８に示す。

【０２４６】

【表８】

【０２４７】ステップサイズモディファイア８５Ａを、
図２２のブロック図に示す。図２２に示すステップサイ
ズモディファイア８５Ａは、図４のステップサイズモデ
ィファイア６３の構成や処理と同じであるので、ここで
は説明を省略する。また、ステップサイズパリティ８５
Ａを、図５、６に示すステップサイズモディファイア６
３と同様のものを用いて、変更することもできる。

【０２４８】ここで、図１１に示す動画像信号圧縮装置
のＭＰＥＧ規格に準拠しない実施例を図２３に示す。図
２３に示す動画像信号圧縮装置において、図１１の動画
像信号圧縮装置の構成要素に対応するものについては、
同一符号を付し、説明は割愛する。また、図１１の動画
像信号圧縮装置の構成要素と同様のものについては、同
一符号にＡを付加したものを付して表わす。この図２３
に示す動画像信号圧縮装置は、ステップサイズコントロ
ーラ９１Ａと、量子化係数ブロックメモリ９３Ａと、Ａ
ＮＤゲート９５とを備えている。

【０２４９】ステップサイズコントローラ９１Ａは、例
えば図２４に示すフローチャートに従って動作するディ
ジタルシグナルプロセッサあるいはコンピュータからな
る。図２４に示すフローチャートは、図１２のフローチ
ャートと同様である。違いを以下に説明する。

【０２５０】図２４に示すフローチャートのステップＳ
１おいて、ステップサイズコントローラ９１Ａは、現係
数ブロックの量子化のためのステップサイズを算出す
る。このステップサイズは、量子化スケールコードとｑ
スケールタイプで表わされるのではない。

【０２５１】ステップＳ２おいて、ステップサイズコン
トローラ９１Ａは、ステップＳ１で求めた算出ステップ
サイズを量子化器１２Ａに供給し、量子化器１２Ａは、
算出ステップサイズを用いて現係数ブロックを量子か
し、得られる量子化係数ブロックをステップサイズコン
トローラ９１Ａに供給する。現係数ブロックの量子化
後、量子化器１２Ａは、得られた量子化係数ブロックが
オールゼロ量子化係数ブロックであるか否かを判定す
る。オールゼロ量子化係数ブロックのとき、量子化器１
２Ａはオールゼロフラグをセットする。

【０２５２】ステップＳ６おいて、ステップサイズコン
トローラ９１Ａは、ステップＳ１で求めた算出ステップ
サイズのパリティを反転することにより算出ステップサ
イズを変更する。例えば、ステップサイズのＬＳＢを反
転してもよい。しかし、ステップサイズのＬＳＢを反転
することにより０のステップサイズが生じたとき、ステ
ップサイズを１のステップサイズの逆パリティを有する
２に設定する。ＬＳＢ反転された算出ステップサイズ
は、ステップサイズとして用いられ、処理は、ステップ
Ｓ７に進む。

【０２５３】ステップＳ７おいて、ステップサイズコン
トローラ９１Ａは、ステップＳ６で得られたステップサ
イズを量子化器１２Ａに供給する。量子化器１２Ａは、
ステップサイズコントローラ９１Ａにより出力されたス
テップサイズを用いて、現係数ブロックを再量子化す
る。現係数ブロックの再量子化後、量子化器１２Ａは、
得られる量子化係数ブロックがオールゼロ量子化係数ブ
ロックであるか否かを判定する。オールゼロ量子化係数
ブロックのとき、量子化器１２Ａは、オールゼロフラグ
をセットする。

【０２５４】つぎに、ステップサイズコントローラ９１
Ａのハードウェア構成を、図２５を参照して説明する。
ステップサイズコントローラ９１Ａは、量子化器１２Ａ
に供給されるステップサイズを出力するステップサイズ
算出器６１Ａ及びステップサイズモディファイア９７Ａ
と、前画像パリティの量子化係数ブロックメモリ９３Ａ
に対する読み出し／書き込みを制御する読出／書込信号
発生器６７及びアドレス発生器６９とを備えている。

【０２５５】図２５に示すステップサイズコントローラ
９１Ａにおいて、図１３のステップサイズコントローラ
９１の構成要素に対応するものについては、同一符号を
付し、説明は省略する。また、図１３のステップサイズ
コントローラ９１の構成要素と同様のものについては、
同一符号にＡを付加したものを付して示す。図１３のス
テップサイズコントローラ９１との違いのみを以下に説
明する。

【０２５６】ステップサイズ算出器６１Ａは、出力バッ
ファ１９（図１９）からのバッファ使用情報に応じて、
現係数ブロックの量子化に用いられるステップサイズを
算出する。ステップサイズ算出器６１Ａは、算出ステッ
プサイズをステップサイズモディファイア９７Ａに供給
する。ステップサイズモディファイア９７Ａは、算出ス
テップサイズを量子化器１２Ａに供給し、得られる量子
化係数ブロックをステップサイズモディファイア９７Ａ
に供給する。

【０２５７】ピクチャタイプコードが、現画像がＰピク
チャであることを示すとき、量子化係数ブロックメモリ
９３Ａは、前画像量子化係数ブロックをステップサイズ
モディファイア９７Ａに供給する。ステップサイズモデ
ィファイア９７Ａでは、係数と、量子化器１２Ａからの
量子化係数ブロックとの比較が行なわれる。量子化器１
２Ａからの量子化係数ブロックが前画像量子化係数ブロ
ックと等しいとき、ステップサイズモディファイア９７
Ａは、ステップサイズ算出器６１Ａからの算出ステップ
サイズのパリティを反転する。これは、後述の表９に示
すように、ステップサイズモディファイア９７Ａが算出
ステップサイズのＬＳＢを反転することにより行なわれ
る。しかし、算出ステップサイズのＬＳＢを反転するこ
とにより、０のステップサイズが生じたとき、ステップ
サイズは２に設定され、０のステップサイズが回避され
る。

【０２５８】ステップサイズモディファイア９７Ａは、
パリティ反転したステップサイズを量子化器１２Ａに供
給し、量子化器１２Ａは、ステップサイズモディファイ
ア９７Ａからのステップサイズを用いて現係数ブロック
を再量子化する。ここで、ステップサイズモディファイ
ア９７Ａにおける、１より大きい算出ステップサイズに
対する演算を表９に示す。

【０２５９】

【表９】

【０２６０】ステップサイズモディファイア９７Ａを、
図２６のブロック図に示す。図２６に示すステップサイ
ズモディファイア９７Ａは、図４のステップサイズモデ
ィファイア６３の構成や処理と同じであるので、ここで
は説明を省略する。また、ステップサイズパリティ９７
Ａを、図５、６に示すステップサイズモディファイア６
３と同様のものを用いて、変更することもできる ここで、上述の動画像信号圧縮装置により出力される圧
縮動画像信号を伸長する動画像信号伸長装置を、図２７
を参照して説明する。図２７において、圧縮動画像信号
が、ビットストリームとして供給される。また、圧縮動
画像信号は、伝送媒体や、光ディスク等の記録媒体から
出力されてもよい。ビットストリームは、入力バッファ
３１に供給され、一旦記憶され、画像毎に読み出されて
逆可変長符号化器（ＩＶＬＣ）３２に供給される。ＩＶ
ＬＣ３２は、ＭＰＥＧ符号化の各層のヘッダ情報を圧縮
動画像信号から取り出し、このヘッダ情報から画像復号
化制御情報ＰＨを取り出して、メモリコントローラ３３
に供給する。

【０２６１】ＩＶＬＣ３２は、可変長符号化されたＤＣ
Ｔ係数のブロックに逆可変長符号化を施し、現量子化係
数ブロックＣｂを含む量子化されたＤＣＴ係数ブロック
を出力する。量子化係数ブロックＣｂは、差分ブロック
復号化器３４に供給される。差分ブロック復号化器３４
は、量子化係数ブロックＣｂを復号化して記憶差分ブロ
ックＢＳを出力し、この記憶差分ブロックを加算器３９
に供給する。

【０２６２】また、ＩＶＬＣ３２は、量子化係数ブロッ
クＣｂに対する動きベクトルＭＶと動き補償モード信号
ＭＭを、圧縮動画像信号から取り出し、動き補償器３７
に供給する。また、ＩＶＬＣ３２は、各ブロックに対す
る量子化ステップサイズＳＳを、圧縮動画像信号から取
り出し、逆量子化器４０に供給する。ステップサイズ
は、量子化スケールコード（ＱＳＣ）とｑスケールタイ
プ（ＱＴ）で表わされる。動き補償器３７により、ピク
チャメモリ群３８は記憶差分ブロックＢＳのマッチング
ブロックを読み出す。

【０２６３】ピクチャメモリ群３８は、それぞれ１つの
再生画像を記憶する複数のピクチャメモリからなる。マ
ッチングブロックＢＳは、ピクチャメモリのうちの１つ
において、動きベクトルＭＶで特定されるアドレスに記
憶される再生画像の１ブロックである。ピクチャメモリ
群３８内の、マッチングブロックが読み出される再生画
像を記憶するピクチャメモリは、メモリコントローラ３
３により特定される。

【０２６４】上述のように、参照画像として、前再生画
像、後再生画像、あるいはこの両画像に画素毎の線形演
算を施すことで得られるブロックを用いて、予測符号化
を行なうことにより、画像を符号化することができる。
また、予測を行なわずに、画像を符号化してもよい。こ
の場合、ピクチャメモリ群３８により得られたマッチン
グブロックは、ゼロブロック、すなわち全ての画素値が
０に設定されているブロックとなる。ピクチャメモリ群
３８により得られた動き補償マッチングブロックは、適
応的に変更され、各ブロックに最適なマッチングブロッ
クが選択される。このプロセスは、１６×１６画素のブ
ロックサイズのマクロブロックを用いて行なう。

【０２６５】ピクチャメモリ群３８により得られたマッ
チングブロックは、加算器３９に供給される。加算器３
９は、差分ブロック復号化器３４からの再生差分ブロッ
クＢＳと、ピクチャメモリ群３８により得られたマッチ
ングブロックとを画素毎に加算する。この加算により再
生画像ブロックが得られ、メモリコントローラ３３によ
り特定されたピクチャメモリ群３８内のピクチャメモリ
の１つに記憶される。加算器３９により得られた再生画
像ブロックは、選択されたピクチャメモリにブロック毎
に記憶され、前にピクチャメモリ内に記憶されていた再
生画像に上書きするようにして、新たな再生画像を形成
する。この新たな再生画像は、他の画像の動画像信号を
予測復号化する際の参照画像として用いられる。

【０２６６】ピクチャメモリ群３８に記憶された再生画
像は、メモリコントローラ３３からの出力画像指示信号
により制御される順で読み出される。読みだされた画像
は、動画像出力信号として、ビデオモニタ等の画像表示
器に供給される。ここで、差分ブロック復号化器３４に
ついて、図２７を参照しながら説明する。差分ブロック
復号化器３４は、逆量子化器４０と、奇数化回路３５
と、逆直交変換、例えば逆離散コサイン変換を行う逆離
散コサイン（ＩＤＣＴ）回路３６とを備えている。逆量
子化器４０は、ＩＶＬＣ３２からのＱＳＣとＱＴで表わ
されるステップサイズを用いて、ＩＶＬＣ３２からの量
子化係数ブロックＣｂを逆量子化する。連続する同一の
係数ブロックが、動画像信号圧縮装置での異なる量子化
ステップサイズを用いて量子化されているので、逆量子
化器４０により得られた量子化係数ブロックは、ＩＤＣ
Ｔ回路３６で逆直交変換されると、反復性が有るタイプ
１のミスマッチ誤差を発生する。

【０２６７】各逆量子化係数ブロックがＩＤＣＴ回路３
６で逆直交変換される前に、奇数化回路３５は、各逆量
子化係数ブロックの和の奇数化を行ない、タイプ２のミ
スマッチ誤差がＩＤＣＴ回路３６でのＩＤＣＴ処理中に
発生するのを防止する。ＩＤＣＴ回路３６は、奇数化回
路３５からの和が奇数化されたＤＣＴ係数の各ブロック
にＩＤＣＴ処理を施し、得られる再生差分ブロックを加
算器３９に供給する。この再生差分ブロックには、反復
性（蓄積性）が有るタイプ１のミスマッチ誤差とタイプ
２のミスマッチ誤差のいずれも発生しないので、加算器
３９からの再生画像ブロックにもそのような誤差は生じ
ない。

【０２６８】以上、本発明の実施例を詳細に説明した
が、本発明は上述の実施例に限定されず、請求の範囲に
より定義される発明の主旨の範囲内で、種々の変更が可
能である。

【０２６９】

【発明の効果】本発明では、動画像信号を表わすＤＣＴ
係数の係数ブロックが、Ｐピクチャである現画像の中に
ある現画像ブロックから得られる現係数ブロックと、現
画像の直前に処理されたＰピクチャ又はＩピクチャであ
る前画像において現画像中の現画像ブロックの位置にあ
る前画像ブロックから得られる前係数ブロックとからな
る。そして、前ステップサイズを用いて前係数ブロック
を量子化する。現係数ブロックの量子化のための現ステ
ップサイズを、現ステップサイズを前ステップサイズと
異なるように設定する。この設定された現ステップサイ
ズを用いて、現係数ブロックを量子化することにより、
反復ミスマッチ誤差の発生を防止して、動画像信号を表
わすＤＣＴ係数の係数ブロックを量子化することができ
る。

【図面の簡単な説明】

【図１】本発明に係る量子化ステップサイズコントロー
ラの第１の実施例を組み込んだＭＰＥＧ動画像信号圧縮
装置の構成を示すブロック図である。

【図２】本発明に係るステップサイズコントローラの第
１の実施例における演算処理を示すフローチャートであ
る。

【図３】本発明に係るステップサイズコントローラの第
１の実施例のハードウェア構成を示すブロック図であ
る。

【図４】本発明に係るステップサイズコントローラの第
１の実施例におけるステップサイズモディファイアの第
１の実施例を示すブロック図である。

【図５】本発明に係るステップサイズコントローラの第
１の実施例におけるステップサイズモディファイアの第
２の実施例を示すブロック図である。

【図６】本発明に係るステップサイズコントローラの第
１の実施例におけるステップサイズモディファイアの第
３の実施例を示すブロック図である。

【図７】本発明に係る量子化ステップサイズコントロー
ラの第２の実施例を組み込んだＭＰＥＧ動画像信号圧縮
装置の構成を示すブロック図である。

【図８】本発明に係るステップサイズコントローラの第
２の実施例における演算処理を示すフローチャートであ
る。

【図９】本発明に係るステップサイズコントローラの第
２の実施例のハードウェア構成を示すブロック図であ
る。

【図１０】本発明に係るステップサイズコントローラの
第２の実施例におけるステップサイズモディファイアを
示すブロック図である。

【図１１】本発明に係る量子化ステップサイズコントロ
ーラの第３の実施例を組み込んだＭＰＥＧ動画像信号圧
縮装置の構成を示すブロック図である。

【図１２】本発明に係るステップサイズコントローラの
第３の実施例における演算処理を示すフローチャートで
ある。

【図１３】本発明に係るステップサイズコントローラの
第３の実施例のハードウェア構成を示すブロック図であ
る。

【図１４】本発明に係るステップサイズコントローラの
第３の実施例におけるステップサイズモディファイアを
示すブロック図である。

【図１５】本発明に係る量子化ステップサイズコントロ
ーラの第１の実施例を組み込んだ非ＭＰＥＧ動画像信号
圧縮装置の構成を示すブロック図である。

【図１６】非ＭＰＥＧ動画像信号圧縮装置において、本
発明に係るステップサイズコントローラの第１の実施例
における演算処理を示すフローチャートである。

【図１７】非ＭＰＥＧ動画像信号圧縮装置において、本
発明に係るステップサイズコントローラの第１の実施例
のハードウェア構成を示すブロック図である。

【図１８】非ＭＰＥＧ動画像信号圧縮装置において、本
発明に係るステップサイズコントローラの第１の実施例
におけるステップサイズモディファイアの具体例を示す
ブロック図である。

【図１９】本発明に係る量子化ステップサイズコントロ
ーラの第２の実施例を組み込んだ非ＭＰＥＧ動画像信号
圧縮装置の構成を示すブロック図である。

【図２０】ＭＰＥＧ規格に準拠しない動画像信号圧縮装
置において、本発明に係るステップサイズコントローラ
の第２の実施例における演算処理を示すフローチャート
である。

【図２１】ＭＰＥＧ規格に準拠しない動画像信号圧縮装
置において、本発明に係るステップサイズコントローラ
の第２の実施例のハードウェア構成を示すブロック図で
ある。

【図２２】ＭＰＥＧ規格に準拠しない動画像信号圧縮装
置において、本発明に係るステップサイズコントローラ
の第２の実施例におけるステップサイズモディファイア
の具体例を示すブロック図である。

【図２３】本発明に係る量子化ステップサイズコントロ
ーラの第３の実施例を組み込んだＭＰＥＧ規格に準拠し
ない動画像信号圧縮装置の構成を示すブロック図であ
る。

【図２４】ＭＰＥＧ規格に準拠しない動画像信号圧縮装
置において、本発明に係るステップサイズコントローラ
の第３の実施例における演算処理を示すフローチャート
である。

【図２５】ＭＰＥＧ規格に準拠しない動画像信号圧縮装
置において、本発明に係るステップサイズコントローラ
の第３の実施例のハードウェア構成を示すブロック図で
ある。

【図２６】ＭＰＥＧ規格に準拠しない動画像信号圧縮装
置において、本発明に係るステップサイズコントローラ
の第３の実施例におけるステップサイズモディファイア
の具体例を示すブロック図である。

【図２７】本発明に係るステップサイズコントローラを
組み込んだ動画像信号圧縮装置により得られた圧縮動画
像信号を伸長する動画像信号伸長装置を示すブロック図
である。

【図２８】従来のＭＰＥＧ方式の動画像信号圧縮装置の
構成を示すブロック図である。

【図２９】従来のＭＰＥＧ方式の動画像信号伸長装置の
構成を示すブロック図である。

【図３０】ＭＰＥＧ方式において動画像信号が圧縮され
るシーケンスを説明するための図である。

【符号の説明】

２ 第１のピクチャメモリ群 ３ メモリコントローラ ４ 第２のピクチャメモリ群 ６ 動き予測器 ７ 動き補償器 ８ 差分ブロック算出回路 ９ 差分ブロック符号化器 １０ 局部復号化器 １１ ＤＣＴ回路 １２ 量子化器 １３ 逆量子化奇数化器 １５ ＩＤＣＴ回路 １６ 加算器 １７ 可変長符号化器 １９ 出力バッファ ５１ ステップサイズコントローラ ５３ ＱＳＣパリティメモリ

Claims (60)

【特許請求の範囲】
1. 【請求項１】 動画像信号を表わすＤＣＴ係数の係数ブ
   ロックが、Ｐピクチャである現画像の中にある現画像ブ
   ロックから得られる現係数ブロックと、上記現画像の直
   前に処理されたＰピクチャ又はＩピクチャである前画像
   において現画像中の現画像ブロックの位置にある前画像
   ブロックから得られる前係数ブロックとからなり、上記
   動画像信号を表わすＤＣＴ係数の係数ブロックを、反復
   ミスマッチ誤差を防止するように量子化する変換係数量
   子化方法であって、 前ステップサイズを用いて前係数ブロックを量子化する
   前係数ブロック量子化工程と、 現係数ブロックの量子化のための現ステップサイズを決
   定する現ステップサイズ決定工程と、 現ステップサイズを前ステップサイズと異なるように設
   定する現ステップサイズ設定工程と、 上記設定工程で設定された現ステップサイズを用いて、
   現係数ブロックを量子化する現係数ブロック量子化工程
   とを有することを特徴とする変換係数量子化方法。
2. 【請求項２】 上記係数ブロックは、上記前画像の直前
   に処理されたＩピクチャ又はＰピクチャである前前画像
   において現画像中の現画像ブロックの位置にある前前画
   像ブロックから得られ、前前ステップサイズを用いて量
   子化される前前係数ブロックを有し、 上記前ステップサイズを用いた前係数ブロック量子化工
   程は、 前量子化係数ブロックを生じ、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
   ックである場合を判定するテスト工程を有し、 上記テスト工程で前量子化係数ブロックがオールゼロ量
   子化係数ブロックであると判定されたとき、上記現ステ
   ップサイズ設定工程により、現ステップサイズを前ステ
   ップサイズと異なるように設定せず、現ステップサイズ
   を前前ステップサイズと異なるように設定することを特
   徴とする請求項１記載の変換係数量子化方法。
3. 【請求項３】 上記前前ステップサイズが記憶ステップ
   サイズとして記憶され、 上記前係数ブロック量子化工程は、上記テスト工程で前
   量子化係数ブロックがオールゼロ量子化係数ブロックで
   はないと判定されたとき、前前ステップサイズに上書き
   するようにして、前ステップサイズを記憶ステップサイ
   ズとして記憶する工程を有し、 上記現ステップサイズ設定工程は、現ステップサイズが
   記憶ステップサイズと等しいとき、現ステップサイズを
   変化させる工程を有することを特徴とする請求項２記載
   の変換係数量子化方法。
4. 【請求項４】 上記前前ステップサイズを用いて前前係
   数ブロックを量子化することによって得られる前前量子
   化係数ブロックが、記憶量子化係数ブロックとして記憶
   され、 上記前係数ブロック量子化工程は、上記テスト工程で前
   量子化係数ブロックがオールゼロ量子化係数ブロックで
   はないと判定されたとき、前前量子化係数ブロックに上
   書きするようにして、前量子化係数ブロックを記憶量子
   化係数ブロックとして記憶する工程を有し、 上記現ステップサイズ設定工程は、現量子化係数ブロッ
   クが記憶量子化係数ブロックと等しいとき、現ステップ
   サイズを変化させる工程を有することを特徴とする請求
   項２記載の変換係数量子化方法。
5. 【請求項５】 上記係数ブロックは、前画像の直前に処
   理されたＩピクチャ又はＰピクチャである前前画像にお
   いて現画像中の現画像ブロックの位置にある前前画像ブ
   ロックから得られ、前前ステップサイズを用いて量子化
   される前前係数ブロックを有し、 上記前前ステップサイズ、前ステップサイズ、現ステッ
   プサイズは、それぞれパリティを有し、 上記前ステップサイズを用いた前係数ブロック量子化工
   程は、 前量子化係数ブロックを生じ、 前量子化係数ブロックがオールゼロ量子化係数ブロック
   である場合を判定するテスト工程を有し、 上記現ステップサイズ設定工程は、上記テスト工程で前
   量子化係数ブロックがオールゼロ量子化係数ブロックで
   あると判定されたとき、現ステップサイズのパリティを
   前前ステップサイズのパリティと異なるように設定し、
   それ以外の場合は、現ステップサイズのパリティを前ス
   テップサイズのパリティと異なるように設定する工程を
   有することを特徴とする請求項１記載の変換係数量子化
   方法。
6. 【請求項６】 上記前前ステップサイズが前前ステップ
   サイズパリティを有し、この前前ステップサイズパリテ
   ィが記憶ステップサイズパリティとして記憶され、 上記前係数ブロック量子化工程は、上記テスト工程で前
   量子化係数ブロックがオールゼロ量子化係数ブロックで
   はないと判定されたとき、前前ステップサイズパリティ
   に上書きするようにして、前ステップサイズパリティを
   記憶ステップサイズパリティとして記憶する工程を有
   し、 上記現ステップサイズ設定工程は、現ステップパリティ
   が記憶ステップサイズパリティと等しいとき、現ステッ
   プサイズのパリティを変化させる工程を有することを特
   徴とする請求項５記載の変換係数量子化方法。
7. 【請求項７】 上記現ステップサイズ決定工程により、
   最下位ビットを有する現ステップサイズが得られ、 上記現ステップサイズを前ステップサイズと異なるよう
   に設定する現ステップサイズ設定工程は、 パリティビットで表わされる前ステップサイズのパリテ
   ィを決定する工程と、 上記パリティビットを反転して反転パリティビットを出
   力する工程と、 現ステップサイズの最下位ビットを、反転パリティビッ
   トで置換する工程とを有することを特徴とする請求項１
   記載の変換係数量子化方法。
8. 【請求項８】 上記現ステップサイズを前ステップサイ
   ズと異なるように設定する現ステップサイズ設定工程
   は、 前ステップサイズのパリティを決定して前パリティを出
   力する工程と、 現ステップサイズのパリティを決定して現パリティを出
   力する工程と、 上記前パリティと現パリティを比較する比較工程と、 上記比較工程で前パリティが現パリティと等しいと判定
   されたとき、現ステップサイズのパリティを反転するパ
   リティ反転工程とを有することを特徴とする請求項１記
   載の変換係数量子化方法。
9. 【請求項９】 上記現ステップサイズのパリティ反転工
   程は、 各ステップサイズに対するパリティ反転ステップサイズ
   を記憶する工程と、 上記記憶されたパリティ反転ステップサイズを、現ステ
   ップサイズに応じて読み出す工程と、 上記読み出されたパリティ反転ステップサイズを現ステ
   ップサイズとして選択する工程とを有することを特徴と
   する請求項８記載の変換係数量子化方法。
10. 【請求項１０】 上記現ステップサイズは最下位ビット
    を有し、 上記現ステップサイズのパリティ反転工程は、 現ステップサイズの最下位ビットを反転してパリティ反
    転現ステップサイズを出力する工程と、 上記パリティ反転現ステップサイズが０であるか否かを
    判定するテスト工程と、 上記テスト工程でパリティ反転現ステップサイズが０で
    あると判定された場合、パリティ反転現ステップサイズ
    を２に設定する工程と、 上記パリティ反転現ステップサイズを現ステップサイズ
    として出力する工程とを有することを特徴とする請求項
    ８記載の変換係数量子化方法。
11. 【請求項１１】 上記ステップサイズは最大値を有し、 上記現ステップサイズのパリティ反転工程は、 現ステップサイズに１を加算してパリティ反転現ステッ
    プサイズを出力する工程と、 パリティ反転現ステップサイズが上記最大値より大きい
    か否かを判定するテスト工程と、 上記テスト工程でパリティ反転現ステップサイズが最大
    値より大きいと判定されたとき、パリティ反転現ステッ
    プサイズを最大値より小さい１の値に設定する工程と、 上記パリティ反転現ステップサイズを現ステップサイズ
    として出力する工程とを有することを特徴とする請求項
    ８記載の変換係数量子化方法。
12. 【請求項１２】 上記現ステップサイズのパリティ反転
    工程は、 現ステップサイズから１を引算してパリティ反転現ステ
    ップサイズを出力する工程と、 上記パリティ反転現ステップサイズが０であるか否かを
    判定するテスト工程と、 上記テスト工程でパリティ反転現ステップサイズが０で
    あると判定されたとき、パリティ反転現ステップサイズ
    を２に設定する工程と、 上記パリティ反転現ステップサイズを現ステップサイズ
    として出力する工程とを有することを特徴とする請求項
    ８記載の変換係数量子化方法。
13. 【請求項１３】 上記現ステップサイズを前ステップサ
    イズと異なるように設定する現ステップサイズ設定工程
    は、 現ステップサイズを前ステップサイズと比較する比較工
    程と、 上記比較工程で現ステップサイズが前ステップサイズと
    等しいと判定されたとき、現ステップサイズのパリティ
    を反転する工程とを有することを特徴とする請求項１記
    載の変換係数量子化方法。
14. 【請求項１４】 上記前量子化ステップサイズを用いた
    前係数ブロック量子化工程により、前量子化係数ブロッ
    クが得られ、 上記現ステップサイズを決定する現ステップサイズ決定
    工程により、パリティを有する現ステップサイズが決定
    され、 上記現係数ブロック量子化工程は、上記現ステップサイ
    ズ決定工程で決定した現ステップサイズを用いて現係数
    ブロックを量子化し、現量子化係数ブロックを出力する
    第１の段階を有し、 上記現ステップサイズを前ステップサイズと異なるよう
    に設定する現ステップサイズ設定工程は、 現量子化係数ブロックを前量子化係数ブロックと比較す
    る比較工程と、 上記比較工程で現量子化係数ブロックが前量子化係数ブ
    ロックと等しいと判定されたとき、現ステップサイズの
    パリティを反転する工程とを有し、 上記比較工程で現量子化係数ブロックが前量子化係数ブ
    ロックと等しいとき、現係数ブロック量子化工程は、上
    記現ステップサイズ設定工程で決定した現ステップサイ
    ズを用いて現量子化係数ブロックを再量子化する工程か
    らなる第２の段階を有することを特徴とする請求項１記
    載の変換係数量子化方法。
15. 【請求項１５】 上記前係数ブロック量子化工程におい
    て、前量子化ステップサイズは前量子化スケールコード
    で表わされ、 上記現ステップサイズ決定工程により、最下位ビットを
    有する現量子化スケールコードで表わされる現ステップ
    サイズが出力され、 上記現ステップサイズを前ステップサイズと異なるよう
    に設定する現ステップサイズ設定工程は、 パリティビットで表わされる前量子化スケールコードの
    パリティを決定する工程と、 上記パリティビットを反転して反転パリティビットを出
    力する工程と、 現量子化スケールコードの最下位ビットを、反転パリテ
    ィビットで置換する工程とを有し、 上記現係数ブロック量子化工程において、現係数ブロッ
    クは、現量子化スケールコードで表わされる現ステップ
    サイズを用いて量子化されることを特徴とする請求項１
    記載の変換係数量子化方法。
16. 【請求項１６】 上記前係数ブロック量子化工程におい
    て、前量子化ステップサイズは前量子化スケールコード
    で表わされ、 上記現ステップサイズ決定工程により、現量子化スケー
    ルコードで表わされる現ステップサイズが出力され、 上記現ステップサイズを前ステップサイズと異なるよう
    に設定する現ステップサイズ設定工程は、 前量子化スケールコードのパリティを決定して前パリテ
    ィを出力する工程と、 現量子化スケールコードのパリティを決定して現パリテ
    ィを出力する工程と、 上記前パリティと現パリティとを比較する比較工程と、 上記比較工程により前パリティが現パリティと等しいと
    判定されたとき、現量子化スケールコードのパリティを
    反転するパリティ反転工程とを有し、 上記現係数ブロック量子化工程において、現係数ブロッ
    クは、現量子化スケールコードで表わされる現ステップ
    サイズを用いて量子化されることを特徴とする請求項１
    記載の変換係数量子化方法。
17. 【請求項１７】 上記現量子化スケールコードのパリテ
    ィ反転工程は、 各量子化スケールコードに対するパリティ反転量子化ス
    ケールコードを記憶する工程と、 上記記憶されたパリティ反転量子化スケールコードを、
    現量子化スケールコードに応じて読み出す工程と、 上記読み出されたパリティ反転量子化スケールコードを
    現量子化スケールコードとして選択する工程とを有する
    ことを特徴とする請求項１６記載の変換係数量子化方
    法。
18. 【請求項１８】 上記現量子化スケールコードは最下位
    ビットを有し、 上記現量子化スケールコードのパリティ反転工程は、 現量子化スケールコードの最下位ビットを反転してパリ
    ティ反転現量子化スケールコードを出力する工程と、 上記パリティ反転現量子化スケールコードは０であるか
    否かを判定するテスト工程と、 上記テスト工程でパリティ反転現量子化スケールコード
    が０であると判定されたとき、パリティ反転現量子化ス
    ケールコードを２に設定する工程と、 パリティ反転現量子化スケールコードを現量子化スケー
    ルとして出力する工程とを有することを特徴とする請求
    項１６記載の変換係数量子化方法。
19. 【請求項１９】 上記量子化スケールコードは最大値を
    有し、 上記現量子化スケールコードのパリティ反転工程は、 現量子化スケールコードに１を加算してパリティ反転現
    量子化スケールコードを出力する工程と、 上記パリティ反転現量子化スケールコードが上記最大値
    より大きいか否かを判定するテスト工程と、 上記テスト工程でパリティ反転現量子化スケールコード
    が最大値より大きいと反転されたとき、パリティ反転現
    量子化スケールコードを最大値より小さい１の値に設定
    する工程と、 上記パリティ反転現量子化スケールコードを現量子化ス
    ケールコードとして出力する工程とを有することを特徴
    とする請求項１６記載の変換係数量子化方法。
20. 【請求項２０】 上記現量子化スケールコードのパリテ
    ィ反転工程は、 現量子化スケールコードから１を引算してパリティ反転
    現量子化スケールコードを出力する工程と、 上記パリティ反転現量子化スケールコードが０であるか
    否かを判定するテスト工程と、 上記テスト工程でパリティ反転現量子化スケールコード
    が０であると判定されたとき、パリティ反転量子化スケ
    ールコードを２に設定する工程と、 上記パリティ反転量子化スケールコードを現量子化スケ
    ールコードとして出力する工程とを有することを特徴と
    する請求項１６記載の変換係数量子化方法。
21. 【請求項２１】 上記前係数ブロック量子化工程におい
    て、前量子化ステップサイズは前量子化スケールコード
    で表わされ、 上記現ステップサイズ決定工程により、現量子化スケー
    ルコードで表わされる現ステップサイズが出力され、 上記現ステップサイズを前ステップサイズと異なるよう
    に設定する工程は、 上記現量子化スケールコードを前量子化スケールコード
    と比較する比較工程と、 上記比較工程で現量子化スケールコードが前量子化スケ
    ールコードと等しいと判定されたとき、現量子化スケー
    ルコードのパリティを反転する工程とを有し、 上記現係数ブロック量子化工程において、現係数ブロッ
    クは、現量子化スケールコードで表わされる現ステップ
    サイズを用いて量子化されることを特徴とする請求項１
    記載の変換係数量子化方法。
22. 【請求項２２】 上記前ステップサイズを用いた前係数
    ブロック量子化工程により、前量子化係数ブロックが出
    力され、 上記前係数ブロック量子化工程において、前ステップサ
    イズは前量子化スケールコードで表わされ、 上記現ステップサイズ決定工程により、パリティを有す
    る現量子化スケールコードで表わされる現ステップサイ
    ズが出力され、 上記現係数ブロック量子化工程は、上記現ステップサイ
    ズ決定工程で決定され、現量子化スケールコードで表わ
    される現ステップサイズを用いて、現係数ブロックが量
    子化され、現量子化係数ブロックを出力する第１の段階
    を有し、 上記現ステップサイズを前ステップサイズと異なるよう
    に設定する現ステップサイズ設定工程は、 上記現量子化係数ブロックを前量子化係数ブロックと比
    較する比較工程と、 上記比較工程で現量子化係数ブロックが前量子化係数ブ
    ロックと等しいと判定されたとき、現量子化スケールコ
    ードのパリティを反転してパリティ反転現量子化スケー
    ルコードを出力する工程とを有し、 上記比較工程で現量子化係数ブロックが前量子化係数ブ
    ロックと等しいと判定されたとき、上記現係数ブロック
    量子化工程は、パリティ反転現量子化スケールコードで
    表わされる現ステップサイズを用いて、現量子化係数ブ
    ロックを再量子化する工程からなる第２の段階を有する
    ことを特徴とする請求項１記載の変換係数量子化方法。
23. 【請求項２３】 上記前係数ブロック量子化工程におい
    て、前量子化ステップサイズは前量子化スケールコード
    により表わされ、 上記現ステップサイズ決定工程により、現ステップサイ
    ズが現量子化スケールコードにより表わされ、 上記現係数ブロック量子化工程において、現係数ブロッ
    クが現量子化スケールコードで表わされる現ステップサ
    イズを用いて量子化されることを特徴とする請求項１記
    載の変換係数量子化方法。
24. 【請求項２４】 上記係数ブロックは、前画像の直前に
    処理されたＩピクチャ又はＰピクチャである前前画像に
    おいて現画像中の現画像ブロックの位置にある前前画像
    ブロックから得られ、前前量子化スケールコードで表わ
    される前前ステップサイズを用いて量子化される前前係
    数ブロックを有し、 上記前ステップサイズを用いた前係数ブロック量子化工
    程は、 前量子化係数ブロックを生じ、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックであるか否かを判定するテスト工程を有し、 上記現ステップサイズ設定工程では、上記テスト工程で
    前量子化係数ブロックがオールゼロ量子化係数ブロック
    であると判定されたとき、現量子化スケールコードを前
    量子化スケールコードと異なるように設定せず、現量子
    化スケールコードを前前量子化スケールコードと異なる
    ように設定することを特徴とする請求項２３記載の変換
    係数量子化方法。
25. 【請求項２５】 前前量子化スケールコードは記憶量子
    化スケールコードとして記憶され、 上記前係数ブロック量子化工程は、上記テスト工程で前
    量子化係数ブロックがオールゼロ量子化係数ブロックで
    はないと判定されたとき、前前量子化スケールコードに
    上書きするように、前量子化スケールコードを記憶量子
    化スケールコードとして記憶する工程を有し、 上記現ステップサイズ設定工程は、現量子化スケールコ
    ードが記憶量子化スケールコードと等しいとき、現量子
    化スケールコードを変化させる工程を有することを特徴
    とする請求項２４記載の変換係数量子化方法。
26. 【請求項２６】 上記前前ステップサイズを用いて前前
    係数ブロックを量子化することによって得られる前前量
    子化係数ブロックが、記憶量子化係数ブロックとして記
    憶され、 上記前係数ブロック量子化工程は、上記テスト工程で前
    量子化係数ブロックがオールゼロ量子化係数ブロックで
    はないと判定されたとき、前前量子化係数ブロックに上
    書きするようにして、前量子化係数ブロックを記憶量子
    化係数ブロックとして記憶する工程を有し、 上記現ステップサイズ設定工程は、現量子化係数ブロッ
    クが記憶量子化係数ブロックと等しいとき、現量子化ス
    ケールコードを変化させる工程を有することを特徴とす
    る請求項２４記載の変換係数量子化方法。
27. 【請求項２７】 上記係数ブロックは、前画像の直前に
    処理されたＩピクチャ又はＰピクチャである前前画像に
    おいて現画像中の現画像ブロックの位置にある前前画像
    ブロックから得られ、前前量子化スケールコードで表わ
    される前前ステップサイズを用いて量子化される前前係
    数ブロックを有し、 上記前前量子化スケールコード、前量子化スケールコー
    ド、現量子化スケールコードは、それぞれパリティを有
    し、 上記前ステップサイズを用いた前係数ブロックの量子化
    工程は、 前量子化係数ブロックを生じ、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックである場合を判定するテスト工程を有し、 上記現ステップサイズ設定工程は、上記テスト工程で前
    量子化係数ブロックがオールゼロ量子化係数ブロックで
    あると判定されたとき、現量子化スケールコードのパリ
    ティを前前量子化スケールコードのパリティと異なるよ
    うに設定し、それ以外の場合、現量子化スケールコード
    のパリティを前量子化スケールコードのパリティと異な
    るように設定することを特徴とする請求項２３記載の変
    換係数量子化方法。
28. 【請求項２８】 上記前前量子化スケールコードが前前
    量子化スケールコードパリティを有し、この前前量子化
    スケールコードパリティが記憶量子化スケールコードパ
    リティとして記憶され、 上記前係数ブロック量子化工程は、上記テスト工程で前
    量子化係数ブロックがオールゼロ量子化係数ブロックで
    はないと判定されたとき、前前量子化スケールコードパ
    リティに上書きするように、前量子化スケールコードパ
    リティを記憶量子化スケールコードパリティとして記憶
    する工程を有し、 上記現ステップサイズ設定工程は、現量子化スケールコ
    ードパリティが記憶量子化スケールパリティと等しいと
    き、現量子化スケールコードのパリティを変化させる工
    程を有することを特徴とする請求項２７記載の変換係数
    量子化方法。
29. 【請求項２９】 動画像信号を表わすＤＣＴ係数の係数
    ブロックが、Ｐピクチャである現画像の中にある現画像
    ブロックから得られる現係数ブロックと、上記現画像の
    直前に処理されたＰピクチャ又はＩピクチャである前画
    像において現画像中の現画像ブロックの位置にある前画
    像ブロックから得られる前係数ブロックとからなり、上
    記動画像信号を表わすＤＣＴ係数の係数ブロックを、反
    復ミスマッチ誤差を防止するように量子化する変換係数
    量子化装置であって、 前係数ブロックの前ステップサイズと現係数ブロックの
    現ステップサイズを決定し、各係数ブロックの量子化の
    ためステップサイズを決定するステップサイズ制御手段
    を有し、このステップサイズ制御手段は、 現ステップサイズを前ステップサイズと異なるように設
    定するステップサイズ設定手段と、 各係数ブロックを受け取り、各係数ブロックのステップ
    サイズを上記ステップサイズ制御手段から受け取る量子
    化器とを有することを特徴とする変換係数量子化装置。
30. 【請求項３０】 上記係数ブロックは、上記前画像の直
    前に処理されたＩピクチャ又はＰピクチャである前前画
    像において現画像中の現画像ブロックの位置にある前前
    画像ブロックから得られ、前前ステップサイズを用いて
    量子化される前前係数ブロックを有し、 上記量子化器は、 上記ステップサイズ制御手段からのステップサイズを用
    いて各係数ブロックを量子化し、量子化係数ブロックを
    出力するとともに、前係数ブロックを量子化して、前量
    子化係数ブロックを出力する量子化手段と、 上記量子化係数ブロックがオールゼロ量子化係数ブロッ
    クであるとき、オールゼロフラグを上記ステップサイズ
    制御手段に供給する手段とを有し、 上記ステップサイズ設定手段は、前量子化係数ブロック
    がオールゼロ量子化係数ブロックであることをオールゼ
    ロフラグが示すとき、現ステップサイズを前画像ステッ
    プサイズと異なるように設定せず、現ステップサイズを
    前前ステップサイズと異なるように設定することを特徴
    とする請求項２９記載の変換係数量子化装置。
31. 【請求項３１】 上記変換係数量子化装置は、 上記前前ステップサイズが記憶ステップサイズとして記
    憶されるメモリと、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックではないことをオールゼロフラグが示すとき、前前
    ステップサイズに上書きするように、前ステップサイズ
    を記憶ステップサイズとして上記メモリに記憶する手段
    とを有し、上記現ステップサイズ設定手段は、 現ステップサイズをメモリから読み出された記憶ステッ
    プサイズと比較する比較手段と、 現ステップサイズが記憶ステップサイズと等しいことを
    比較手段が示すとき、現ステップサイズを変化させる手
    段とを有することを特徴とする請求項３０記載の変換係
    数量子化装置。
32. 【請求項３２】 前前ステップサイズを用いて前前係数
    ブロックを量子化することによって得られる前前量子化
    係数ブロックが、記憶量子化係数ブロックとして記憶さ
    れるメモリと、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックではないことをオールゼロフラグが示すとき、前前
    量子化係数ブロックに上書きするように、前量子化係数
    ブロックを記憶量子化係数ブロックとして記憶する手段
    とを有し、上記ステップサイズ設定手段は、 現量子化係数ブロックを記憶量子化係数ブロックと比較
    する比較手段と、 現量子化係数ブロックが記憶量子化係数ブロックと等し
    いことを上記比較手段が示すとき、現ステップサイズを
    変化させる手段を有することを特徴とする請求項３０記
    載の変換係数量子化装置。
33. 【請求項３３】 上記係数ブロックは、前画像の直前に
    処理されたＩピクチャ又はＰピクチャである前前画像に
    おいて現画像中の現画像ブロックの位置にある前前画像
    ブロックから得られ、前前ステップサイズを用いて量子
    化される前前係数ブロックを有し、 上記前前ステップサイズ、前ステップサイズ、現ステッ
    プサイズは、それぞれパリティを有し、 上記量子化器は、 上記ステップサイズ制御手段からのステップサイズを用
    いて各係数ブロックを量子化し、量子化係数ブロックを
    出力するとともに、前係数ブロックを量子化して前量子
    化係数ブロックを出力する量子化手段と、 上記量子化係数ブロックがオールゼロ量子化係数ブロッ
    クであるとき、オールゼロフラグをステップサイズ制御
    手段に供給する手段とを有し、 上記ステップサイズ設定手段は、前量子化係数ブロック
    がオールゼロ量子化係数ブロックであることをオールゼ
    ロフラグが示すとき、現ステップサイズのパリティを前
    前ステップサイズのパリティと異なるように設定し、そ
    れ以外の場合は、現ステップサイズのパリティを前ステ
    ップサイズのパリティと異なるように設定することを特
    徴とする請求項３０記載の変換係数量子化装置。
34. 【請求項３４】 上記変換係数量子化装置は、 前前ステップサイズパリティが記憶ステップサイズパリ
    ティとして記憶されるメモリと、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックではないことをオールゼロフラグが示すとき、前前
    ステップサイズパリティに上書きするように、前ステッ
    プサイズパリティを記憶ステップサイズパリティとして
    記憶する手段とを有し、上記現ステップサイズ設定手段
    は、 上記現ステップサイズパリティを記憶ステップサイズパ
    リティと比較する比較手段と、 現ステップパリティが記憶ステップサイズパリティと等
    しいことを上記比較手段が示すとき、現ステップサイズ
    のパリティを変化させる手段を有することを特徴とする
    請求項３３記載の変換係数量子化装置。
35. 【請求項３５】 上記現ステップサイズは最下位ビット
    を持ち、 上記ステップサイズ設定手段は、 パリティビットで前ステップサイズのパリティを表わす
    手段と、 上記パリティビットを反転して反転パリティビットを出
    力する手段と、 現ステップサイズの最下位ビットを、反転パリティビッ
    トで置換する手段とを有することを特徴とする請求項２
    ９記載の変換係数量子化装置。
36. 【請求項３６】 上記ステップサイズ設定手段は、 前ステップサイズのパリティを決定して前パリティを出
    力する手段と、 現ステップサイズのパリティを決定して現パリティを出
    力する手段と、 上記前パリティと現パリティを比較する比較手段と、 上記前パリティが現パリティと等しいことを上記比較手
    段が判定したときに作動し、現ステップサイズのパリテ
    ィを反転するパリティ反転手段とを有することを特徴と
    する請求項２９記載の変換係数量子化装置。
37. 【請求項３７】 上記パリティ反転手段は、 各ステップサイズに対するパリティ反転ステップサイズ
    を記憶するルックアップメモリと、 上記記憶されたパリティ反転ステップサイズを、現ステ
    ップサイズに応じて読み出す手段と、 上記現ステップサイズが前ステップサイズと等しいこと
    を比較手段が判定したときに作動し、上記読み出された
    パリティ反転ステップサイズを現ステップサイズとして
    選択する手段とを有することを特徴とする請求項３６記
    載の変換係数量子化装置。
38. 【請求項３８】 上記現ステップサイズは最下位ビット
    を有し、 上記パリティ反転手段は、 現ステップサイズの最下位ビットを反転してパリティ反
    転現ステップサイズを出力する手段と、 上記パリティ反転現ステップサイズが０であるか否かを
    判定するテスト手段と、 上記パリティ反転現ステップサイズが０であることを上
    記テスト手段が判定したときに作動し、パリティ反転現
    ステップサイズを２に設定する手段と、 上記現ステップサイズが前ステップサイズと等しいこと
    を上記比較手段が判定したときに作動し、パリティ反転
    現ステップサイズを現ステップサイズとして出力する手
    段とを有することを特徴とする請求項３６記載の変換係
    数量子化装置。
39. 【請求項３９】 上記ステップサイズは最大値を有し、 上記パリティ反転手段は、 現ステップサイズに１を加算してパリティ反転現ステッ
    プサイズを出力する手段と、 パリティ反転現ステップサイズが上記最大値より大きい
    か否かを判定するテスト手段と、 上記パリティ反転現ステップサイズが最大値より大きい
    ことを上記テスト手段が判定したときに作動し、パリテ
    ィ反転現ステップサイズを最大値より小さい１の値に設
    定する手段と、 上記現ステップサイズが前ステップサイズと等しいこと
    を上記比較手段が判定したときに作動し、パリティ反転
    現ステップサイズを現ステップサイズとして出力する手
    段とを有することを特徴とする請求項３６記載の変換係
    数量子化装置。
40. 【請求項４０】 上記パリティ反転手段は、 現ステップサイズから１を引算してパリティ反転現ステ
    ップサイズを出力する手段と、 上記パリティ反転現ステップサイズが０であるか否かを
    判定するテスト手段と、 上記パリティ反転現ステップサイズが０であることを上
    記テスト手段が判定したときに作動し、パリティ反転現
    ステップサイズを２に設定する手段と、 上記現ステップサイズが前ステップサイズと等しいこと
    を上記比較手段が判定したときに作動し、パリティ反転
    現ステップサイズを現ステップサイズとして出力する手
    段とを有することを特徴とする請求項３６記載の変換係
    数量子化装置。
41. 【請求項４１】 上記ステップサイズ設定手段は、 現ステップサイズを前ステップサイズと比較する比較手
    段と、 上記現ステップサイズが前ステップサイズと等しいこと
    を上記比較手段が判定したときに作動し、現ステップサ
    イズのパリティを反転するパリティ反転手段とを有する
    ことを特徴とする請求項２９記載の変換係数量子化装
    置。
42. 【請求項４２】 上記ステップサイズ制御手段は、パリ
    ティを有する現ステップサイズを決定し、 上記量子化器は、上記ステップサイズ制御手段からのス
    テップサイズを用いて各係数ブロックを量子化し、量子
    化係数ブロックを出力する量子化手段を有し、この量子
    化手段は、 前係数ブロックを量子化して前量子化係数ブロックを出
    力し、 上記ステップサイズ制御手段で決定した現ステップサイ
    ズを用いて現係数ブロックを量子化して、現量子化係数
    ブロックを出力し、 上記ステップサイズ制御手段は、 上記現量子化係数ブロックを前量子化係数ブロックと比
    較する比較手段と、 上記現量子化係数ブロックが前量子化係数ブロックと等
    しいことを上記比較手段が判定したときに作動し、現ス
    テップサイズのパリティを反転する手段とを有し、 上記量子化手段は、現量子化係数ブロックが前量子化係
    数ブロックと等しいことを比較手段が判定したときに作
    動し、上記ステップサイズ設定手段で決定した現ステッ
    プサイズを用いて現量子化係数ブロックを再量子化する
    ことを特徴とする請求項２９記載の変換係数量子化装
    置。
43. 【請求項４３】 上記前量子化ステップサイズは前量子
    化スケールコードで表わされ、 上記現ステップサイズは、最下位ビットを有する現量子
    化スケールコードで表わされ、 上記ステップサイズ設定手段は、 パリティビットで前量子化スケールコードのパリティを
    表わす手段と、 上記パリティビットを反転して反転パリティビットを出
    力する手段と、 現量子化スケールコードの最下位ビットを、反転パリテ
    ィビットで置換する手段とを有し、 上記量子化器は、各係数ブロックのステップサイズを表
    わす量子化スケールコードを、ステップサイズ制御手段
    から受け取ることを特徴とする請求項２９記載の変換係
    数量子化装置。
44. 【請求項４４】 上記前量子化ステップサイズは前量子
    化スケールコードで表わされ、 上記現ステップサイズは現量子化スケールコードで表わ
    され、 上記ステップサイズ設定手段は、 前量子化スケールコードのパリティを決定して前パリテ
    ィを出力する手段と、 現量子化スケールコードのパリティを決定して現パリテ
    ィを出力する手段と、 上記前パリティと現パリティを比較する比較手段と、 上記前パリティが現パリティと等しいことを上記比較手
    段が判定したときに作動し、現量子化スケールコードの
    パリティを反転するパリティ反転手段とを有し、 上記量子化器は、各係数ブロックのステップサイズを表
    わす量子化スケールコードを、上記ステップサイズ制御
    手段から受け取ることを特徴とする請求項２９記載の変
    換係数量子化装置。
45. 【請求項４５】 上記パリティ反転手段は、 各量子化スケールコードに対応するパリティ反転量子化
    スケールコードを記憶する手段と、 上記記憶されたパリティ反転量子化スケールコードを読
    み出し量子化スケールコードとして、現量子化スケール
    コードに応じて読み出す手段と、 上記前パリティが現パリティと等しいことを上記比較手
    段が判定したときに作動し、上記読み出されたパリティ
    反転量子化スケールコードを現量子化スケールコードと
    して選択する手段とを有することを特徴とする請求項４
    ４記載の変換係数量子化装置。
46. 【請求項４６】 上記現量子化スケールコードは最下位
    ビットを有し、 上記パリティ反転手段は、 現量子化スケールコードの最下位ビットを反転してパリ
    ティ反転現量子化スケールコードを出力する手段と、 上記パリティ反転現量子化スケールコードは０であるか
    否かを判定するテスト手段と、 上記パリティ反転現量子化スケールコードが０であるこ
    とを上記テスト手段が判定したときに作動し、パリティ
    反転現量子化スケールコードを２に設定する手段と、 上記前パリティが現パリティと等しいことを上記比較手
    段が判定したときに作動し、パリティ反転現量子化スケ
    ールコードを現量子化スケールとして出力する手段とを
    有することを特徴とする請求項４４記載の変換係数量子
    化装置。
47. 【請求項４７】 上記量子化スケールコードは最大値を
    有し、 上記パリティ反転手段は、 現量子化スケールコードに１を加算してパリティ反転現
    量子化スケールコードを出力する手段と、 上記パリティ反転現量子化スケールコードが上記最大値
    より大きいか否かを判定するテスト手段と、 上記パリティ反転現量子化スケールコードが最大値より
    大きいと反転されたときに作動し、パリティ反転現量子
    化スケールコードを最大値より小さい１の値に設定する
    手段と、 上記前パリティが現パリティと等しいことを上記テスト
    手段が判定したときに作動し、上記パリティ反転現量子
    化スケールコードを現量子化スケールコードとして出力
    する手段とを有することを特徴とする請求項４４記載の
    変換係数量子化装置。
48. 【請求項４８】 上記パリティ反転手段は、 現量子化スケールコードから１を引算してパリティ反転
    現量子化スケールコードを出力する手段と、 上記パリティ反転現量子化スケールコードが０であるか
    否かを判定するテスト手段と、 上記パリティ反転現量子化スケールコードが０であるこ
    とを上記テスト手段が判定したときに作動し、パリティ
    反転量子化スケールコードを２に設定する手段と、 上記前パリティと現パリティと等しいことを上記比較手
    段が判定したときに作動し、上記パリティ反転量子化ス
    ケールコードを現量子化スケールコードとして出力する
    手段とを有することを特徴とする請求項４４記載の変換
    係数量子化装置。
49. 【請求項４９】 上記前量子化ステップサイズは前量子
    化スケールコードで表わされ、 上記現ステップサイズは現量子化スケールコードで表わ
    され、 上記ステップサイズ設定手段は、 上記現量子化スケールコードを前量子化スケールコード
    と比較する比較手段と、 上記現量子化スケールコードが前量子化スケールコード
    と等しいことを上記比較手段が判定したときに作動し、
    現量子化スケールコードのパリティを反転する手段とを
    有し、 上記量子化手段は、各係数ブロックのステップサイズを
    表わす量子化スケールコードを、上記ステップサイズ制
    御手段から受け取ることを特徴とする請求項２９記載の
    変換係数量子化装置。
50. 【請求項５０】 上記現ステップサイズは、パリティを
    有する現量子化スケールコードで表わされ、 上記量子化器は、上記ステップサイズ制御手段からのス
    テップサイズを用いて各係数ブロックを量子化し、量子
    化係数ブロックを出力する量子化手段を有し、この量子
    化手段は、 前量子化スケールコードで表わされる前ステップサイズ
    を用いて前係数ブロック量子化し、前量子化係数ブロッ
    クを出力するとともに、 上記ステップサイズ制御手段により決定され、上記現量
    子化スケールコードで表わされる現ステップサイズを用
    いて現係数ブロックを量子化し、現量子化係数ブロック
    を出力し、 上記ステップサイズ設定手段は、 現量子化係数ブロックを前量子化係数ブロックと比較す
    る比較手段と、 上記現量子化係数ブロックが前量子化係数ブロックと等
    しいことを上記比較手段が判定したときに作動し、現量
    子化スケールコードのパリティを反転してパリティ反転
    現量子化スケールコードを出力する手段とを有し、 上記量子化手段は、現量子化係数ブロックが前量子化係
    数ブロックと等しいことを上記比較手段が判定したとき
    に作動し、パリティ反転現量子化スケールコードで表わ
    される現ステップサイズを用いて、現量子化係数ブロッ
    クを再量子化することを特徴とする請求項２９記載の変
    換係数量子化装置。
51. 【請求項５１】 上記前量子化ステップサイズは前量子
    化スケールコードにより表わされ、 上記現ステップサイズは現量子化スケールコードにより
    表わされ、 上記量子化器は、各係数ブロックのステップサイズを表
    わす量子化スケールコードを、上記ステップサイズ制御
    手段から受け取ることを特徴とする請求項２９記載の変
    換係数量子化装置。
52. 【請求項５２】 上記係数ブロックは、前画像の直前に
    処理されたＩピクチャ又はＰピクチャである前前画像に
    おいて現画像中の現画像ブロックの位置にある前前画像
    ブロックから得られ、前前量子化スケールコードで表わ
    される前前ステップサイズを用いて量子化される前前係
    数ブロックを有し、 上記量子化器は、 上記ステップサイズ制御手段からのステップサイズを用
    いて各係数ブロックを量子化し、量子化係数ブロックを
    出力するとともに、前係数ブロックを量子化して前量子
    化係数ブロックを量子化する量子化手段と、 上記量子化係数ブロックがオールゼロ量子化係数ブロッ
    クであるとき、オールゼロフラグをステップサイズ制御
    手段に供給する手段とを有し、 上記ステップサイズ設定手段は、前量子化係数ブロック
    がオールゼロ量子化係数ブロックであることをオールゼ
    ロフラグが示すとき、現量子化スケールコードを前量子
    化スケールコードと異なるように設定せず、現量子化ス
    ケールコードを前前量子化スケールコードと異なるよう
    に設定することを特徴とする請求項５１記載の変換係数
    量子化装置。
53. 【請求項５３】 上記変換係数量子化装置は、 前前量子化スケールコードが記憶量子化スケールコード
    として記憶されるメモリと、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックではないことをオールゼロフラグが示すとき、前前
    量子化スケールコードに上書きするように、前量子化ス
    ケールコードを記憶量子化スケールコードとして記憶す
    る手段とを有し、 上記ステップサイズ設定手段は、 現量子化スケールコードと記憶量子化スケールコードを
    比較する比較手段と、 現量子化スケールコードが記憶量子化スケールコードと
    等しいことを上記比較手段が示すとき、現量子化スケー
    ルコードを変化させる手段とを有することを特徴とする
    請求項５２記載の変換係数量子化装置。
54. 【請求項５４】 上記変換係数量子化装置は、 上記前前ステップサイズを用いて前前係数ブロックを量
    子化することによって得られる前前量子化係数ブロック
    が、記憶量子化係数ブロックとして記憶されるメモリ
    と、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックではないことをオールゼロフラグが示すとき、前前
    量子化係数ブロックに上書きするようにして、前量子化
    係数ブロックを記憶量子化係数ブロックとして記憶する
    手段とを有し、 上記ステップサイズ設定手段は、 現量子化係数ブロックと記憶量子化係数ブロックを比較
    する比較手段と、 現量子化係数ブロックが記憶量子化係数ブロックと等し
    いことを上記比較手段が示すとき、現量子化スケールコ
    ードを変化させる手段とを有することを特徴とする請求
    項５２記載の変換係数量子化装置。
55. 【請求項５５】 上記係数ブロックは、前画像の直前に
    処理されたＩピクチャ又はＰピクチャである前前画像に
    おいて現画像中の現画像ブロックの位置にある前前画像
    ブロックから得られ、前前量子化スケールコードで表わ
    される前前ステップサイズを用いて量子化される前前係
    数ブロックを有し、 上記前前量子化スケールコード、前量子化スケールコー
    ド、現量子化スケールコードは、それぞれパリティを有
    し、 上記量子化器は、 上記ステップサイズ制御手段からのステップサイズを用
    いて各係数ブロックを量子化し、量子化係数ブロックを
    出力するとともに、前係数ブロックを量子化して前量子
    化係数ブロックを出力する量子化手段と、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックであるとき、オールゼロフラグをステップサイズ制
    御手段に供給する手段とを有し、 上記ステップサイズ設定手段は、前量子化係数ブロック
    がオールゼロ量子化係数ブロックであることをオールゼ
    ロフラグが示すとき、現量子化スケールコードのパリテ
    ィを前前量子化スケールコードのパリティと異なるよう
    に設定し、それ以外の場合、現量子化スケールコードの
    パリティを前量子化スケールコードのパリティと異なる
    ように設定することを特徴とする請求項５１記載の変換
    係数量子化装置。
56. 【請求項５６】 上記前前量子化スケールコードは前前
    量子化スケールコードパリティを有し、 上記変換係数量子化装置は、 上記前前量子化スケールコードパリティが記憶量子化ス
    ケールコードパリティとして記憶されるメモリと、 上記前量子化係数ブロックがオールゼロ量子化係数ブロ
    ックではないことをオールゼロフラグが示すとき、前前
    量子化スケールコードパリティに上書きするように、前
    量子化スケールコードパリティを記憶量子化スケールコ
    ードパリティとして記憶する手段とを有し、 上記ステップサイズ設定手段は、 現量子化スケールコードパリティを記憶量子化スケール
    パリティと比較する比較手段と、 現量子化スケールコードパリティが記憶量子化スケール
    パリティと等しいことを上記比較手段が示すとき、現量
    子化スケールコードのパリティを変化させる手段を有す
    ることを特徴とする請求項５５記載の変換係数量子化装
    置。
57. 【請求項５７】 現画像内に現画像ブロックがある現画
    像と、現画像中の現画像ブロックの位置に前画像ブロッ
    クがある前画像とを有し、画像ブロックからなる連続し
    た画像で構成される動画像信号を圧縮する動画像信号圧
    縮装置であって、 上記前画像に対して動き補償を行ない、現画像ブロック
    と前画像の差分ブロックを得る手段と、 上記差分ブロックを直交変換して現係数ブロックを出力
    する手段と、 上記現係数ブロックの量子化のための現ステップサイズ
    と決定し、前画像ブロックから得られる前係数ブロック
    の量子化に用いられる前ステップサイズを示す情報を受
    け取るステップサイズ制御手段と、 上記現ステップサイズを前ステップサイズと異なるよう
    に設定するステップサイズ設定手段と、 上記現係数ブロックと前係数ブロックを受け取り、各係
    数ブロックに対するステップサイズを上記ステップサイ
    ズ制御手段から受け取る量子化器とを有することを特徴
    とする動画像信号圧縮装置。
58. 【請求項５８】 上記係数ブロックは、前画像の直前に
    処理されたＩピクチャ又はＰピクチャである前前画像に
    おいて現画像中の現画像ブロックの位置にある前前画像
    ブロックから得られ、前前ステップサイズを用いて量子
    化される前前係数ブロックを有し、 上記量子化器は、 上記ステップサイズ制御手段からのステップサイズを用
    いて各係数ブロックを量子化し、量子化係数ブロックを
    出力するとともに、前係数ブロックを量子化して前量子
    化係数ブロックを出力する量子化手段と、 上記量子化係数ブロックがオールゼロ量子化係数ブロッ
    クであるとき、オールゼロフラグをステップサイズ制御
    手段に供給する手段とを有し、 上記ステップサイズ設定手段は、前量子化係数ブロック
    がオールゼロ量子化係数ブロックであることをオールゼ
    ロフラグが示すとき、現ステップサイズを前ステップサ
    イズと異なるように設定せず、下ステップサイズを前前
    ステップサイズと異なるように設定することを特徴とす
    る請求項５７記載の動画像信号圧縮装置。
59. 【請求項５９】 上記現ステップサイズは最下位ビット
    を有し、 上記ステップサイズ設定手段は、 前ステップサイズのパリティをパリティビットで表わす
    手段と、 上記パリティビットを反転して、反転パリティビットを
    出力する手段と、 上記現ステップサイズの最下位ビットを、反転パリティ
    ビットで置換する手段とを有することを特徴とする請求
    項５７記載の動画像信号圧縮装置。
60. 【請求項６０】 上記ステップサイズ設定手段は、 前ステップサイズのパリティを決定して前パリティを出
    力する手段と、 現ステップサイズのパリティを決定して現パリティを出
    力する手段と、 上記前パリティと現パリティを比較する比較手段と、 上記前パリティが現パリティと等しいことを上記比較手
    段が判定したとき、現ステップサイズのパリティを反転
    する手段とを有することを特徴とする請求項５７記載の
    動画像信号圧縮装置。