JPH0750645A - データレート平均化装置 - Google Patents
データレート平均化装置Info
- Publication number
- JPH0750645A JPH0750645A JP5195862A JP19586293A JPH0750645A JP H0750645 A JPH0750645 A JP H0750645A JP 5195862 A JP5195862 A JP 5195862A JP 19586293 A JP19586293 A JP 19586293A JP H0750645 A JPH0750645 A JP H0750645A
- Authority
- JP
- Japan
- Prior art keywords
- stuff
- data
- output
- input
- data rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 入力データの時間的揺らぎを吸収するデータ
レート平均化装置において、低域通過型フィルタや発振
器のようなアナログ部品を使わずに全て論理回路で構成
することにより、装置を小型化し、調整を不要とし特性
の経年変化等の不安定要素を減らす。 【構成】 入力データはFIFOメモリ12に入力され、パケ
ット終端回路11は時間Ｔ内に伝送すべきデータの長さを
表すデータ長情報を出力し、スタッフ周期計算回路13は
前記データ長情報を入力してスタッフ挿入周期情報を出
力し、スタッフパルス発生回路14はスタッフ挿入周期情
報からスタッフタイミング信号を出力し、読み出し制御
回路15は前記スタッフタイミング信号に応じてFIFOメモ
リ12の出力を制御する。
レート平均化装置において、低域通過型フィルタや発振
器のようなアナログ部品を使わずに全て論理回路で構成
することにより、装置を小型化し、調整を不要とし特性
の経年変化等の不安定要素を減らす。 【構成】 入力データはFIFOメモリ12に入力され、パケ
ット終端回路11は時間Ｔ内に伝送すべきデータの長さを
表すデータ長情報を出力し、スタッフ周期計算回路13は
前記データ長情報を入力してスタッフ挿入周期情報を出
力し、スタッフパルス発生回路14はスタッフ挿入周期情
報からスタッフタイミング信号を出力し、読み出し制御
回路15は前記スタッフタイミング信号に応じてFIFOメモ
リ12の出力を制御する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バースト的に入力され
る映像・音声等の時系列データを時間軸方向に分散さ
せ、データ量の時間的な揺らぎを吸収するデータレート
平均化装置に関する。
る映像・音声等の時系列データを時間軸方向に分散さ
せ、データ量の時間的な揺らぎを吸収するデータレート
平均化装置に関する。
【０００２】
【従来の技術】ディジタル記録技術や映像圧縮技術の進
歩によって、映像や音声等の時系列信号をディジタルデ
ータとして扱うことが多くなってきている。ディジタル
映像等を記録する記録メディアとしては、ＶＴＲのよう
に再生機構にサーボをかけて一定速度でデータを再生す
るものもあるが、ハードディスク等のように、データの
読み出しがバースト的であり、長いスパンではデータレ
ート一定でも短いスパンで見た場合データレートが大き
く揺らぐものもある。後者の場合、このバースト状のデ
ータはそのままにしておくと、伝送・放送する場合、高
速の伝送路が必要であり、大きなバッファメモリが必要
となるため好ましくない。したがってこのような場合、
伝送路に出力する際にデータ量を時間的に平均化し、バ
ースト性の低いデータに変換する必要がある。
歩によって、映像や音声等の時系列信号をディジタルデ
ータとして扱うことが多くなってきている。ディジタル
映像等を記録する記録メディアとしては、ＶＴＲのよう
に再生機構にサーボをかけて一定速度でデータを再生す
るものもあるが、ハードディスク等のように、データの
読み出しがバースト的であり、長いスパンではデータレ
ート一定でも短いスパンで見た場合データレートが大き
く揺らぐものもある。後者の場合、このバースト状のデ
ータはそのままにしておくと、伝送・放送する場合、高
速の伝送路が必要であり、大きなバッファメモリが必要
となるため好ましくない。したがってこのような場合、
伝送路に出力する際にデータ量を時間的に平均化し、バ
ースト性の低いデータに変換する必要がある。
【０００３】図９は上記のような目的で用いられる、Ｐ
ＬＬを用いた従来のデータレート平均化装置の概略構成
図である。図９において、91はパケット終端回路、92は
先入れ先出しメモリ(以下FIFOメモリと記す)である。93
は低域通過型フィルタ(以下ＬＰＦと記す)であり、入力
データのバースト性に対して十分に長い時定数を持つ。
94は電圧制御型発振器(以下VCOと記す)である。95はデ
ータ入力端子である。97はデータ出力端子であり、伝送
路に接続され、データを出力する。
ＬＬを用いた従来のデータレート平均化装置の概略構成
図である。図９において、91はパケット終端回路、92は
先入れ先出しメモリ(以下FIFOメモリと記す)である。93
は低域通過型フィルタ(以下ＬＰＦと記す)であり、入力
データのバースト性に対して十分に長い時定数を持つ。
94は電圧制御型発振器(以下VCOと記す)である。95はデ
ータ入力端子である。97はデータ出力端子であり、伝送
路に接続され、データを出力する。
【０００４】以下、図９を参照しながら従来のデータレ
ート平均化装置の動作を説明する。本装置に入力される
データは図２のようなパケット構造を持っている。この
パケットのデータ領域22の長さは可変であり、その長さ
情報がヘッダ領域21に配置されている。パケットの入力
頻度はバースト的であり、単位時間に入力されるデータ
量は長いスパンではほぼ一定であるが、短いスパンでは
揺らいでいる。
ート平均化装置の動作を説明する。本装置に入力される
データは図２のようなパケット構造を持っている。この
パケットのデータ領域22の長さは可変であり、その長さ
情報がヘッダ領域21に配置されている。パケットの入力
頻度はバースト的であり、単位時間に入力されるデータ
量は長いスパンではほぼ一定であるが、短いスパンでは
揺らいでいる。
【０００５】データ入力端子95より入力されたパケット
データは、パケット終端回路91においてヘッダ領域21中
のデータ長情報を参照されてデータ領域22を抽出され、
FIFOメモリ92に書き込まれる。FIFOメモリ92に書き込ま
れたデータはVCO94でつくられた読み出しクロックによ
って読み出され、データ出力端子97より伝送路に出力さ
れる。VCO94の制御端子には、FIFOメモリ92のハーフフ
ルフラグがＬＰＦ93を通して入力される。FIFOメモリ92
内に記憶されているデータがFIFOメモリの全容量の半分
を越えるとハーフフルフラグはHIGHを出力し、半分に満
たないとLOWを出力する。この信号がＬＰＦ93を通してV
CO94の制御端子にされる。
データは、パケット終端回路91においてヘッダ領域21中
のデータ長情報を参照されてデータ領域22を抽出され、
FIFOメモリ92に書き込まれる。FIFOメモリ92に書き込ま
れたデータはVCO94でつくられた読み出しクロックによ
って読み出され、データ出力端子97より伝送路に出力さ
れる。VCO94の制御端子には、FIFOメモリ92のハーフフ
ルフラグがＬＰＦ93を通して入力される。FIFOメモリ92
内に記憶されているデータがFIFOメモリの全容量の半分
を越えるとハーフフルフラグはHIGHを出力し、半分に満
たないとLOWを出力する。この信号がＬＰＦ93を通してV
CO94の制御端子にされる。
【０００６】FIFOメモリ92内に蓄積されるデータが過多
気味になるとVCO94の制御電圧が高くなって出力周波数
が大きくなり、FIFOメモリ92からの読み出し速度を増加
させる。反対に、FIFOメモリ92内のデータが不足気味に
なるとVCO94の出力周波数が小さくなり、FIFOメモリ92
からの読み出し速度を減少させる。こうして、FIFOメモ
リ92内に蓄積されるデータ量はほぼ一定に保たれ、書き
込まれるデータ量と読み出されるデータ量が同じにな
る。VCO94の制御端子に入力される信号は十分長い時定
数を持つＬＰＦ93を通しているため、VCO94の出力周波
数の変化は緩やかであり、FIFOメモリ92から読み出され
るデータの速度は急激に変わることはない。このように
して、入力データのバースト性を吸収し、揺らぎの小さ
いデータを出力することができる。
気味になるとVCO94の制御電圧が高くなって出力周波数
が大きくなり、FIFOメモリ92からの読み出し速度を増加
させる。反対に、FIFOメモリ92内のデータが不足気味に
なるとVCO94の出力周波数が小さくなり、FIFOメモリ92
からの読み出し速度を減少させる。こうして、FIFOメモ
リ92内に蓄積されるデータ量はほぼ一定に保たれ、書き
込まれるデータ量と読み出されるデータ量が同じにな
る。VCO94の制御端子に入力される信号は十分長い時定
数を持つＬＰＦ93を通しているため、VCO94の出力周波
数の変化は緩やかであり、FIFOメモリ92から読み出され
るデータの速度は急激に変わることはない。このように
して、入力データのバースト性を吸収し、揺らぎの小さ
いデータを出力することができる。
【０００７】
【発明が解決しようとする課題】ところが従来例に示し
たデータレート平均化装置では、発振器、低域通過フィ
ルタといったアナログ部品を用いるため装置の小型化や
回路の集積化が困難であり、また、アナログ方式である
ために調整が必要であるという欠点を持つ。特に、扱う
チャネル数の多い装置を実現する場合、これらの欠点は
大きな問題となる。
たデータレート平均化装置では、発振器、低域通過フィ
ルタといったアナログ部品を用いるため装置の小型化や
回路の集積化が困難であり、また、アナログ方式である
ために調整が必要であるという欠点を持つ。特に、扱う
チャネル数の多い装置を実現する場合、これらの欠点は
大きな問題となる。
【０００８】本発明は上記課題に鑑み、小型化や回路の
集積化が容易で、調整が不要なデータレート平均化装置
を提供することを目的とする。
集積化が容易で、調整が不要なデータレート平均化装置
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は上記目的を達す
るため、入力されたデータを記憶する先入れ先出しメモ
リと、時間Ｔ内に前記入力データを伝送するのに必要な
タイムスロットの数であるデータ長情報Ｌを出力するデ
ータ長検出手段と、データ長情報Ｌを入力されて、スタ
ッフ挿入周期情報を出力するスタッフ周期計算手段と、
スタッフ挿入周期情報からスタッフタイミング信号を出
力するスタッフパルス発生手段と、スタッフタイミング
信号に応じて先入れ先出しメモリの出力を制御する読み
出し制御手段を有する構成としたものである。
るため、入力されたデータを記憶する先入れ先出しメモ
リと、時間Ｔ内に前記入力データを伝送するのに必要な
タイムスロットの数であるデータ長情報Ｌを出力するデ
ータ長検出手段と、データ長情報Ｌを入力されて、スタ
ッフ挿入周期情報を出力するスタッフ周期計算手段と、
スタッフ挿入周期情報からスタッフタイミング信号を出
力するスタッフパルス発生手段と、スタッフタイミング
信号に応じて先入れ先出しメモリの出力を制御する読み
出し制御手段を有する構成としたものである。
【００１０】
【作用】本発明は上記のような構成により、低域通過型
フィルタや発振器のようなアナログ部品を使わずに全て
論理回路で構成することができるようになるため、回路
の集積化により装置を小型化することができる。また、
調整が不要になり、特性の経時変化等の不安定要素を減
らすことができる。
フィルタや発振器のようなアナログ部品を使わずに全て
論理回路で構成することができるようになるため、回路
の集積化により装置を小型化することができる。また、
調整が不要になり、特性の経時変化等の不安定要素を減
らすことができる。
【００１１】
【実施例】以下、本発明の実施例について図面を用いて
説明する。図１は、本発明の一実施例であるデータレー
ト平均化装置の概略構成図である。図１において、10は
フィルタリング回路、11はパケット終端回路、12は先入
れ先出しメモリ(以下FIFOメモリと記す)、13はスタッフ
周期計算回路、14はスタッフパルス発生回路、15は読み
出し制御回路である。16は本装置にデータを入力するデ
ータ入力端子である。18はデータ出力端子であり、伝送
路に接続され、データを出力する。
説明する。図１は、本発明の一実施例であるデータレー
ト平均化装置の概略構成図である。図１において、10は
フィルタリング回路、11はパケット終端回路、12は先入
れ先出しメモリ(以下FIFOメモリと記す)、13はスタッフ
周期計算回路、14はスタッフパルス発生回路、15は読み
出し制御回路である。16は本装置にデータを入力するデ
ータ入力端子である。18はデータ出力端子であり、伝送
路に接続され、データを出力する。
【００１２】以上のように構成された本実施例の動作に
ついて以下に説明する。まず簡単の為に、フィルタリン
グ回路10の機能を無視し、パケット終端回路11の出力デ
ータはフィルタリング回路10を素通りしてスタッフ周期
計算回路13に入力されるものとして説明する。フィルタ
リング回路10の機能は実施例の最後に説明する。
ついて以下に説明する。まず簡単の為に、フィルタリン
グ回路10の機能を無視し、パケット終端回路11の出力デ
ータはフィルタリング回路10を素通りしてスタッフ周期
計算回路13に入力されるものとして説明する。フィルタ
リング回路10の機能は実施例の最後に説明する。
【００１３】本実施例のデータレート平均化装置に入力
されるデータは図２のようなパケット構造を持ってい
る。このパケットのデータ領域22の長さは可変であり、
その長さ情報Ｌがヘッダ領域21に配置されている。パケ
ットの入力頻度はバースト的であり、単位時間に入力さ
れるデータ量は長いスパンではほぼ一定であるが、短い
スパンでは揺らいでいる。
されるデータは図２のようなパケット構造を持ってい
る。このパケットのデータ領域22の長さは可変であり、
その長さ情報Ｌがヘッダ領域21に配置されている。パケ
ットの入力頻度はバースト的であり、単位時間に入力さ
れるデータ量は長いスパンではほぼ一定であるが、短い
スパンでは揺らいでいる。
【００１４】まずデータ入力端子16から入力されたパケ
ットデータはパケット終端回路11に入力される。パケッ
ト終端回路11ではパケットのヘッダ領域21中のデータ長
情報Ｌを参照しながらデータ領域22を抽出してFIFOメモ
リ12に書き込むとともに、データ長情報Ｌをスタッフ周
期計算回路13に渡す。スタッフ周期計算回路13では入力
されたデータ量情報から必要なスタッフの数を求め、FI
FOメモリ12から読み出され伝送路に出力されるデータの
レートができるだけ一定になるようなスタッフ挿入の周
期を求める。但し、周期の値は整数値のみをとるため、
一つの値では周期を正確に表すことはできないので、複
数の周期の信号の重ね合わせとして表される。
ットデータはパケット終端回路11に入力される。パケッ
ト終端回路11ではパケットのヘッダ領域21中のデータ長
情報Ｌを参照しながらデータ領域22を抽出してFIFOメモ
リ12に書き込むとともに、データ長情報Ｌをスタッフ周
期計算回路13に渡す。スタッフ周期計算回路13では入力
されたデータ量情報から必要なスタッフの数を求め、FI
FOメモリ12から読み出され伝送路に出力されるデータの
レートができるだけ一定になるようなスタッフ挿入の周
期を求める。但し、周期の値は整数値のみをとるため、
一つの値では周期を正確に表すことはできないので、複
数の周期の信号の重ね合わせとして表される。
【００１５】スタッフパルス発生回路14ではこのスタッ
フ挿入周期情報を入力されて、スタッフ挿入タイミング
を表すスタッフタイミング信号を出力する。スタッフタ
イミング信号は読み出し制御回路15に入力され、読み出
し制御回路15ではスタッフタイミング信号の示す位置で
スタッフが挿入されるように、FIFOメモリ12の読み出し
を制御する。こうして、FIFOメモリ12からは、バースト
性の小さい、時間的にデータレートの平均化されたデー
タが読み出され、データ出力端子18から伝送路に出力さ
れる。
フ挿入周期情報を入力されて、スタッフ挿入タイミング
を表すスタッフタイミング信号を出力する。スタッフタ
イミング信号は読み出し制御回路15に入力され、読み出
し制御回路15ではスタッフタイミング信号の示す位置で
スタッフが挿入されるように、FIFOメモリ12の読み出し
を制御する。こうして、FIFOメモリ12からは、バースト
性の小さい、時間的にデータレートの平均化されたデー
タが読み出され、データ出力端子18から伝送路に出力さ
れる。
【００１６】次に、スタッフ周期計算回路13とスタッフ
パルス発生回路14によってスタッフ挿入の位置を指定す
る手順について詳しく説明する。データ出力端子18に接
続される伝送路は一定時間Ｔ毎のタイムブロックに分け
られ、各々のタイムブロックはビット単位のＮ個のタイ
ムスロットを持つ。即ち、伝送路には時間ＴあたりＮビ
ットのデータを出力する事ができる。入力データとして
は時間Ｔ当たり平均１個のパケットが入力される。この
ときパケットのデータ長情報Ｌは、単位時間Ｔあたりに
入力されるデータ量をあらわす値となる。また、１パケ
ットの伝送可能なデータの最大量はＮビットとする。
パルス発生回路14によってスタッフ挿入の位置を指定す
る手順について詳しく説明する。データ出力端子18に接
続される伝送路は一定時間Ｔ毎のタイムブロックに分け
られ、各々のタイムブロックはビット単位のＮ個のタイ
ムスロットを持つ。即ち、伝送路には時間ＴあたりＮビ
ットのデータを出力する事ができる。入力データとして
は時間Ｔ当たり平均１個のパケットが入力される。この
ときパケットのデータ長情報Ｌは、単位時間Ｔあたりに
入力されるデータ量をあらわす値となる。また、１パケ
ットの伝送可能なデータの最大量はＮビットとする。
【００１７】いま、ある入力パケットのデータ長をＬビ
ットとすると、出力データには時間Ｔのタイムブロック
にＮ−Ｌビット分のスタッフを挿入すればよい。その際
に単位時間当りの転送速度ができるだけ一定となるよう
にスタッフの位置を決めるために、ここでは二つの方法
について説明する。
ットとすると、出力データには時間Ｔのタイムブロック
にＮ−Ｌビット分のスタッフを挿入すればよい。その際
に単位時間当りの転送速度ができるだけ一定となるよう
にスタッフの位置を決めるために、ここでは二つの方法
について説明する。
【００１８】まず、第一のスタッフ挿入位置指定方法で
は、スタッフ周期計算回路13において次のようなアルゴ
リズムによってスタッフ挿入周期が計算される。まず、
i=1から順に Ｔsi=ceil{Ｎ/(Ｎ-Ｌ-Ｎs(i-1))} Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) （但し、ceil{x}はxを下回らない最小の整数、Int{x}は
xを越えない最大の整数、Ｎ0=0）であるＴsi、Ｎsi(i=
1,2,・・,p)を求める。ただしpは Ｎsp=Ｎ-Ｌ となる自然数である。このようにして求められたＴsi(i
=1,2, ・・・p)は、スタッフ挿入の周期情報であり、Ｔsi
ビット周期でＮsi個のスタッフを挿入する操作を、1≦i
≦pであるすべてのiに対して行えば、合計Ｎ-Ｌ個のス
タッフをＮ個のタイムスロットの中にほぼ均等に分散さ
せて挿入することができる。
は、スタッフ周期計算回路13において次のようなアルゴ
リズムによってスタッフ挿入周期が計算される。まず、
i=1から順に Ｔsi=ceil{Ｎ/(Ｎ-Ｌ-Ｎs(i-1))} Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) （但し、ceil{x}はxを下回らない最小の整数、Int{x}は
xを越えない最大の整数、Ｎ0=0）であるＴsi、Ｎsi(i=
1,2,・・,p)を求める。ただしpは Ｎsp=Ｎ-Ｌ となる自然数である。このようにして求められたＴsi(i
=1,2, ・・・p)は、スタッフ挿入の周期情報であり、Ｔsi
ビット周期でＮsi個のスタッフを挿入する操作を、1≦i
≦pであるすべてのiに対して行えば、合計Ｎ-Ｌ個のス
タッフをＮ個のタイムスロットの中にほぼ均等に分散さ
せて挿入することができる。
【００１９】このスタッフ挿入周期情報Ｔsi(i=1,2, ・・
・,p)が図３に示す構成のスタッフパルス発生回路14に入
力され、指定された位置にスタッフパルスが出力され
る。スタッフパルス発生回路14では複数個のカウンタ3
1,32,33,…,34を持ち、そのうちp個に、Ｔsi(i=1,2, ・・
・,p)のそれぞれの値が入力される。各々のカウンタ31〜
34は該当するパケットのデータの先頭のタイミングでリ
セットされ、以後Ｔsiビット周期でスタッフパルスを発
生する。すなわち、各々のカウンタは、 Pij=Ｔsi×j (1≦j、Ｔsi×j≦Ｎ) で示されるタイムスロットでスタッフパルスを出力す
る。このp本のスタッフパルスはスタッフパルス記憶回
路35に入力される。スタッフパルス記憶回路35では、基
本的にこれらのスタッフパルスの論理和をとってスタッ
フタイミング信号として出力する。ただし、複数のカウ
ンタ31〜34のスタッフパルスのタイミングが重なった場
合は、重なった分のスタッフパルスは記憶しておき、そ
の近傍の、他のパルスと重ならないタイミングで出力す
る。
・,p)が図３に示す構成のスタッフパルス発生回路14に入
力され、指定された位置にスタッフパルスが出力され
る。スタッフパルス発生回路14では複数個のカウンタ3
1,32,33,…,34を持ち、そのうちp個に、Ｔsi(i=1,2, ・・
・,p)のそれぞれの値が入力される。各々のカウンタ31〜
34は該当するパケットのデータの先頭のタイミングでリ
セットされ、以後Ｔsiビット周期でスタッフパルスを発
生する。すなわち、各々のカウンタは、 Pij=Ｔsi×j (1≦j、Ｔsi×j≦Ｎ) で示されるタイムスロットでスタッフパルスを出力す
る。このp本のスタッフパルスはスタッフパルス記憶回
路35に入力される。スタッフパルス記憶回路35では、基
本的にこれらのスタッフパルスの論理和をとってスタッ
フタイミング信号として出力する。ただし、複数のカウ
ンタ31〜34のスタッフパルスのタイミングが重なった場
合は、重なった分のスタッフパルスは記憶しておき、そ
の近傍の、他のパルスと重ならないタイミングで出力す
る。
【００２０】図４に各カウンタとスタッフパルス記憶回
路35の動作の様子を示す。図中(d)の矢印で示した箇所
がスタッフパルスが重なった箇所であり、重なったパル
スは直後のタイムスロットに振り分けられている。こう
して、スタッフパルス記憶回路35の出力するパルスの数
は常に各カウンタ31〜34の出力するスタッフパルスの数
の合計になる。
路35の動作の様子を示す。図中(d)の矢印で示した箇所
がスタッフパルスが重なった箇所であり、重なったパル
スは直後のタイムスロットに振り分けられている。こう
して、スタッフパルス記憶回路35の出力するパルスの数
は常に各カウンタ31〜34の出力するスタッフパルスの数
の合計になる。
【００２１】このスタッフタイミング信号は読み出し制
御回路15に入力される。読み出し制御回路15ではFIFOメ
モリ12の読み出し信号を生成してFIFOメモリ12からのデ
ータの出力を制御するが、スタッフタイミング信号がHI
GHのタイミングでは、読み出しクロックを出力せずにFI
FOメモリ12からの出力を休止することにより、スタッフ
を挿入する。
御回路15に入力される。読み出し制御回路15ではFIFOメ
モリ12の読み出し信号を生成してFIFOメモリ12からのデ
ータの出力を制御するが、スタッフタイミング信号がHI
GHのタイミングでは、読み出しクロックを出力せずにFI
FOメモリ12からの出力を休止することにより、スタッフ
を挿入する。
【００２２】次に第二のスタッフ挿入位置決定方法につ
いて説明する。まず、i=1から順に、iが奇数の場合は Ｔsi=G{Ｎ/(Ｎ-Ｌ-Ｎs(i-1))} ・・・ (1) Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) ・・・ (2) iが偶数の場合は Ｔsi=G{Ｎ/(Ｎs(i-1)-(Ｎ-Ｌ))} ・・・ (3) Ｎsi=Ｎs(i-1)-Int{Ｎ/Ｔsi} ・・・ (4) であるＴsiおよびＮsi(i=1,2,・・,q)を求める。但し、Ｎ
s0=0であり、qは Ｎsq=Ｎ-Ｌ となる自然数である。
いて説明する。まず、i=1から順に、iが奇数の場合は Ｔsi=G{Ｎ/(Ｎ-Ｌ-Ｎs(i-1))} ・・・ (1) Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) ・・・ (2) iが偶数の場合は Ｔsi=G{Ｎ/(Ｎs(i-1)-(Ｎ-Ｌ))} ・・・ (3) Ｎsi=Ｎs(i-1)-Int{Ｎ/Ｔsi} ・・・ (4) であるＴsiおよびＮsi(i=1,2,・・,q)を求める。但し、Ｎ
s0=0であり、qは Ｎsq=Ｎ-Ｌ となる自然数である。
【００２３】また、G{x}はxを越えない最大の２のべき
乗数、つまり2k(kは自然数)で表される数であり、Int
{x}はxを越えない最大の整数を表す。
乗数、つまり2k(kは自然数)で表される数であり、Int
{x}はxを越えない最大の整数を表す。
【００２４】このようにして得られたスタッフ挿入周期
情報Ｔsi(i=1,2,・・,q)は図５に示すような構成のスタッ
フパルス発生回路に渡され、そこで指定された位置にス
タッフパルスが生成される。図５のスタッフパルス発生
回路において、51はｒビットカウンタ、52は変化点検出
回路、53はマスク回路、54は多数決回路である。ここで
ｒは、Ｎ≦2rを満たす整数である。
情報Ｔsi(i=1,2,・・,q)は図５に示すような構成のスタッ
フパルス発生回路に渡され、そこで指定された位置にス
タッフパルスが生成される。図５のスタッフパルス発生
回路において、51はｒビットカウンタ、52は変化点検出
回路、53はマスク回路、54は多数決回路である。ここで
ｒは、Ｎ≦2rを満たす整数である。
【００２５】ｒビットカウンタ51の各ビットは変化点検
出回路52に入力され、変化点検出回路52では各ビットの
LOWからHIGHへの変化点を検出してｒ個の変化点信号を
出力する。一方、マスク回路53にはスタッフ周期計算回
路13よりＴsi(i=1,2,・・,q)の値が入力されるが、Ｔsiの
値は２のべき乗に制限されており、前記ｒ個の変化点信
号のいずれかを選択することにより、Ｔsi周期のパルス
を得ることができる。
出回路52に入力され、変化点検出回路52では各ビットの
LOWからHIGHへの変化点を検出してｒ個の変化点信号を
出力する。一方、マスク回路53にはスタッフ周期計算回
路13よりＴsi(i=1,2,・・,q)の値が入力されるが、Ｔsiの
値は２のべき乗に制限されており、前記ｒ個の変化点信
号のいずれかを選択することにより、Ｔsi周期のパルス
を得ることができる。
【００２６】そこで、マスク回路53はＴsiの値に応じて
いずれかの変化点信号を選択し、さらに、iが奇数の場
合はその信号をスタッフ要求信号、iが偶数の場合はそ
の信号をスタッフキャンセル信号としてq個の信号を出
力する。
いずれかの変化点信号を選択し、さらに、iが奇数の場
合はその信号をスタッフ要求信号、iが偶数の場合はそ
の信号をスタッフキャンセル信号としてq個の信号を出
力する。
【００２７】これらの信号は多数決回路54に入力され
る。多数決回路54ではスタッフタイミング信号を生成す
るが、スタッフ要求信号がスタッフキャンセル信号より
も多いタイムスロットのみHIGHを出力し、両信号の数が
等しいとき(両方とも０の場合を含む)はLOWを出力す
る。Ｔsiの計算方法より、スタッフ要求信号よりもスタ
ッフキャンセル信号の方が多くなることはない。
る。多数決回路54ではスタッフタイミング信号を生成す
るが、スタッフ要求信号がスタッフキャンセル信号より
も多いタイムスロットのみHIGHを出力し、両信号の数が
等しいとき(両方とも０の場合を含む)はLOWを出力す
る。Ｔsiの計算方法より、スタッフ要求信号よりもスタ
ッフキャンセル信号の方が多くなることはない。
【００２８】図６に、マスク回路の出力したスタッフ要
求信号およびスタッフキャンセル信号から多数決回路に
よってスタッフタイミング信号が生成される様子を示
す。こうしてつくられたスタッフタイミング信号によっ
て読み出し制御回路15はFIFOメモリ12からのデータの出
力を制御し、その結果、FIFOメモリ12からはバースト性
の抑制されたデータが出力される。
求信号およびスタッフキャンセル信号から多数決回路に
よってスタッフタイミング信号が生成される様子を示
す。こうしてつくられたスタッフタイミング信号によっ
て読み出し制御回路15はFIFOメモリ12からのデータの出
力を制御し、その結果、FIFOメモリ12からはバースト性
の抑制されたデータが出力される。
【００２９】なお、第二の方法ではＴsiは2のべき乗数
としたが、一般に、Ｔsi=c×Ｔs(i-1)(cは2以上の整数)
が成り立てば同様な方法を用いることができる。即ち、
(1)式から(4)式を、iが奇数の場合は Ｔsi=F{Ｎ/(Ｎ-Ｌ-Ｎs(i-1)),Ｔs(i-1)} ・・・ (5) Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) ・・・ (6) iが偶数の場合は Ｔsi=F{Ｎ/(Ｎs(i-1)-(Ｎ-Ｌ)),Ｔs(i-1)} ・・・ (7) Ｎsi=Ｎs(i-1)-Int{Ｎ/Ｔsi} ・・・ (8) （但し、1≦i≦q'、q'はＮsq'=Ｎ-Ｌを満たす自然数、F
{x,y}はxを越えない最大のyの倍数）としてＴsiを求め
ても、同様に、スタッフタイミング信号を生成すること
ができる。しかし、この場合、スタッフタイミング信号
の生成にq'個のカウンタが必要であり、Ｔsiを２のべき
乗数とした場合、qビットカウンタ１個ですむことに対
して、回路規模が大きくなる。
としたが、一般に、Ｔsi=c×Ｔs(i-1)(cは2以上の整数)
が成り立てば同様な方法を用いることができる。即ち、
(1)式から(4)式を、iが奇数の場合は Ｔsi=F{Ｎ/(Ｎ-Ｌ-Ｎs(i-1)),Ｔs(i-1)} ・・・ (5) Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) ・・・ (6) iが偶数の場合は Ｔsi=F{Ｎ/(Ｎs(i-1)-(Ｎ-Ｌ)),Ｔs(i-1)} ・・・ (7) Ｎsi=Ｎs(i-1)-Int{Ｎ/Ｔsi} ・・・ (8) （但し、1≦i≦q'、q'はＮsq'=Ｎ-Ｌを満たす自然数、F
{x,y}はxを越えない最大のyの倍数）としてＴsiを求め
ても、同様に、スタッフタイミング信号を生成すること
ができる。しかし、この場合、スタッフタイミング信号
の生成にq'個のカウンタが必要であり、Ｔsiを２のべき
乗数とした場合、qビットカウンタ１個ですむことに対
して、回路規模が大きくなる。
【００３０】なお、単位時間Ｔあたりに出力可能なデー
タのビット数Ｎが Ｎ=2a±2b (a,bは任意の自然数) で表される場合、第二のスタッフ挿入位置指定方法に対
応したスタッフ周期計算回路は図７に示す構成で実現さ
れる。
タのビット数Ｎが Ｎ=2a±2b (a,bは任意の自然数) で表される場合、第二のスタッフ挿入位置指定方法に対
応したスタッフ周期計算回路は図７に示す構成で実現さ
れる。
【００３１】図１におけるパケット終端回路51において
抽出されたデータ長情報Ｌは変換回路71に入力され、そ
こで Ｌ'=Int{Ｌ×2k/Ｎ}+2k に変換される。ここでkはＮ<2kを満たす自然数である。
この値は周期算出回路72に入力され、そこで次のように
スタッフ挿入周期情報が計算される。
抽出されたデータ長情報Ｌは変換回路71に入力され、そ
こで Ｌ'=Int{Ｌ×2k/Ｎ}+2k に変換される。ここでkはＮ<2kを満たす自然数である。
この値は周期算出回路72に入力され、そこで次のように
スタッフ挿入周期情報が計算される。
【００３２】Ｌ'を2進表示したものを (bkb(k-1)・・・b1b0) とする。また、スタッフ挿入周期情報を (s(k-1)s(k-2)・・・s1s0) と表現する。ただしsiは、2(k-1-i)周期でスタッフ要求
信号または、スタッフキャンセル信号を出すかどうかを
表す。スタッフ要求信号を出す場合を'+'、スタッフキ
ャンセル信号を出す場合を'-'、それ以外を'0'と表す
と、siはb(i+1)とbiによって次のように表される。
信号または、スタッフキャンセル信号を出すかどうかを
表す。スタッフ要求信号を出す場合を'+'、スタッフキ
ャンセル信号を出す場合を'-'、それ以外を'0'と表す
と、siはb(i+1)とbiによって次のように表される。
【００３３】 周期算出回路52では以上のようにしてＬ'からスタッフ
挿入周期情報を計算し、スタッフパルス発生回路に対し
て出力する。この場合、si(i=k-1,k-2,・・・,0)のうち０
以外の項をiの大きい順に並べたものがＴsj(j=1,2,・・・,
q)に相当する。
挿入周期情報を計算し、スタッフパルス発生回路に対し
て出力する。この場合、si(i=k-1,k-2,・・・,0)のうち０
以外の項をiの大きい順に並べたものがＴsj(j=1,2,・・・,
q)に相当する。
【００３４】なお、Ｔsjはjの偶奇によって'+'を表す
か'-'を表すか決まるので、周期算出回路52は
か'-'を表すか決まるので、周期算出回路52は
【００３５】
【数２】
【００３６】のみを出力し、スタッフパルス計算回路の
マスク回路で'+'であるか'-'であるかを判定する構成と
してもよい。
マスク回路で'+'であるか'-'であるかを判定する構成と
してもよい。
【００３７】なお、今までの説明では１パケット毎にデ
ータ長情報Ｌの値からスタッフ数と位置を計算するとし
たが、このような構成では、入力パケット毎にＬの値が
大きく変動する場合には出力データのレートはその変動
に大きく影響される。このような場合、フィルタリング
回路10によって複数のパケットのデータ長情報Ｌの値を
用いてフィルタリングし、その結果をスタッフ周期計算
回路13に渡すことによってＬの変動を吸収することがで
きる。
ータ長情報Ｌの値からスタッフ数と位置を計算するとし
たが、このような構成では、入力パケット毎にＬの値が
大きく変動する場合には出力データのレートはその変動
に大きく影響される。このような場合、フィルタリング
回路10によって複数のパケットのデータ長情報Ｌの値を
用いてフィルタリングし、その結果をスタッフ周期計算
回路13に渡すことによってＬの変動を吸収することがで
きる。
【００３８】図８はこのようなフィルタリング回路の一
実施例であり、５タップの非巡回型フィルタの構成によ
って、過去５パケットのデータ長情報Ｌを用いてフィル
タリングした値を出力する。
実施例であり、５タップの非巡回型フィルタの構成によ
って、過去５パケットのデータ長情報Ｌを用いてフィル
タリングした値を出力する。
【００３９】図８において、801,802,803,804,805はデ
ータ長レジスタ、811,812,813,814,815は乗算器、87は
加算器である。図８において、以下動作を説明すると、
まず、入力されたデータ長情報Ｌがデータ長レジスタ82
に入力される。データ長レジスタ82の内容はＬが入力さ
れる度に隣接するデータ長レジスタに渡され、その結果
801〜805では過去５パケット分のＬの値が記憶される。
そして各データ長レジスタ801〜805の内容は乗算器811
〜815によってそれぞれα1〜α5倍され、加算器82によ
ってこれらの値が加算される。
ータ長レジスタ、811,812,813,814,815は乗算器、87は
加算器である。図８において、以下動作を説明すると、
まず、入力されたデータ長情報Ｌがデータ長レジスタ82
に入力される。データ長レジスタ82の内容はＬが入力さ
れる度に隣接するデータ長レジスタに渡され、その結果
801〜805では過去５パケット分のＬの値が記憶される。
そして各データ長レジスタ801〜805の内容は乗算器811
〜815によってそれぞれα1〜α5倍され、加算器82によ
ってこれらの値が加算される。
【００４０】例えばα1=α2=・・・=α5=1/5とすると、加
算器の出力は過去５回分のデータ長情報Ｌの平均値とな
る。こうして過去５回分のＬをフィルタリングした結果
がスタッフ周期計算回路13に対して出力される。このよ
うな構成とする事により、入力パケット毎にＬの値が大
きく変動する場合でも、それをフィルタリングした、変
動の小さいデータ長情報をスタッフ周期計算回路13に渡
すことができ、Ｌの変動の影響を受けにくいデータレー
ト平均化装置を実現できる。
算器の出力は過去５回分のデータ長情報Ｌの平均値とな
る。こうして過去５回分のＬをフィルタリングした結果
がスタッフ周期計算回路13に対して出力される。このよ
うな構成とする事により、入力パケット毎にＬの値が大
きく変動する場合でも、それをフィルタリングした、変
動の小さいデータ長情報をスタッフ周期計算回路13に渡
すことができ、Ｌの変動の影響を受けにくいデータレー
ト平均化装置を実現できる。
【００４１】なお、上述の実施例ではタップ数を５とし
乗算器の計数を全て１／５とし、過去5パケットの平均
値を求めるようにしたが、タップ数および計数を選ぶこ
とにより任意のフィルタ特性を得ることができる。ま
た、巡回型フィルタを用いても同様のフィルタリング回
路を実現できる。
乗算器の計数を全て１／５とし、過去5パケットの平均
値を求めるようにしたが、タップ数および計数を選ぶこ
とにより任意のフィルタ特性を得ることができる。ま
た、巡回型フィルタを用いても同様のフィルタリング回
路を実現できる。
【００４２】なお、本実施例ではタイムスロットをビッ
ト単位とし、スタッフ操作をビット単位に行ったが、タ
イムスロットの区切り方はビット単位に限らず、バイト
単位、ワード単位など任意の大きさのデータ量で区切る
ことができる。
ト単位とし、スタッフ操作をビット単位に行ったが、タ
イムスロットの区切り方はビット単位に限らず、バイト
単位、ワード単位など任意の大きさのデータ量で区切る
ことができる。
【００４３】また、本実施例では伝送路のタイムブロッ
クの長さは時間Ｔ一定としたが、タイムブロックの長さ
は可変であっても良い。この場合、データ長検出回路は
データ長と共に、それを多重すべきタイムブロックの長
さＴ'を出力することにより、本実施例と同様に出力デ
ータのレートを平均化できる。
クの長さは時間Ｔ一定としたが、タイムブロックの長さ
は可変であっても良い。この場合、データ長検出回路は
データ長と共に、それを多重すべきタイムブロックの長
さＴ'を出力することにより、本実施例と同様に出力デ
ータのレートを平均化できる。
【００４４】また、データ長検出回路におけるデータ長
の検出方法は、本実施例のようにパケットからデータ長
情報を抽出する方法だけではなく、入力データ量をカウ
ントするカウンタを用いて検出する方法も有り得る。
の検出方法は、本実施例のようにパケットからデータ長
情報を抽出する方法だけではなく、入力データ量をカウ
ントするカウンタを用いて検出する方法も有り得る。
【００４５】
【発明の効果】以上のように本発明は、時間Ｔ内に前記
入力データを伝送するのに必要なタイムスロットの数で
あるデータ長情報Ｌを出力するデータ長検出手段と、デ
ータ長情報Ｌを入力されてスタッフを挿入するスタッフ
挿入周期情報を出力するスタッフ周期計算手段と、スタ
ッフ挿入周期情報からスタッフタイミング信号を出力す
るスタッフパルス発生手段と、スタッフタイミング信号
に応じて先入れ先出しメモリの出力を制御する読み出し
制御手段とを有する構成とすることにより、入力データ
の時間的揺らぎを吸収するデータレート平均化装置を、
低域通過型フィルタや発振器のようなアナログ部品を使
わずに全て論理回路で構成することができるため、装置
を集積化・小型化することができ、また、調整が不要に
なり、周囲温度や経年変化等により回路の特性が変化す
るなどの不安定要素を少なくすることができる。
入力データを伝送するのに必要なタイムスロットの数で
あるデータ長情報Ｌを出力するデータ長検出手段と、デ
ータ長情報Ｌを入力されてスタッフを挿入するスタッフ
挿入周期情報を出力するスタッフ周期計算手段と、スタ
ッフ挿入周期情報からスタッフタイミング信号を出力す
るスタッフパルス発生手段と、スタッフタイミング信号
に応じて先入れ先出しメモリの出力を制御する読み出し
制御手段とを有する構成とすることにより、入力データ
の時間的揺らぎを吸収するデータレート平均化装置を、
低域通過型フィルタや発振器のようなアナログ部品を使
わずに全て論理回路で構成することができるため、装置
を集積化・小型化することができ、また、調整が不要に
なり、周囲温度や経年変化等により回路の特性が変化す
るなどの不安定要素を少なくすることができる。
【図１】本発明の一実施例におけるデータレート平均化
装置を示すブロック図
装置を示すブロック図
【図２】データレート平均化装置に入力されるパケット
データの形式を示した図
データの形式を示した図
【図３】スタッフパルス発生回路の第一の実施例の概略
構成図
構成図
【図４】図３のスタッフパルス発生回路のスタッフパル
ス記憶回路の動作を示す図
ス記憶回路の動作を示す図
【図５】スタッフパルス発生回路の第二の実施例の概略
構成図
構成図
【図６】図５のスタッフパルス発生回路の多数決回路の
動作を示す図
動作を示す図
【図７】スタッフ周期計算回路の一実施例の概略構成図
【図８】フィルタリング回路の一実施例の概略構成図
【図９】従来のデータレート平均化装置の概略構成図
10 フィルタリング回路 11 パケット終端回路 12 先入れ先出しメモリ 13 スタッフ周期計算回路 14 スタッフパルス発生回路 15 読み出し制御回路 16 データ入力端子 18 データ出力端子 21 ヘッダ領域 22 データ領域 31,32,33,34 カウンタ 35 スタッフパルス記憶回路 51 ｒビットカウンタ 52 変化点検出回路 53 マスク回路 54 多数決回路 71 変換回路 72 周期算出回路 82 加算器 801,802,803,804,805 データ長レジスタ 811,812,813,814,815 乗算器
Claims (9)
- 【請求項１】時間Ｔの間にＮ個(Ｎは自然数)のタイムス
ロットを有する伝送路に入力データを多重するデータレ
ート平均化装置であって、前記入力データを記憶する先
入れ先出しメモリと、時間Ｔの間に前記伝送路に多重す
べきデータの長さを表すデータ長情報Ｌを出力するデー
タ長検出手段と、データ長情報Ｌを入力されてスタッフ
を挿入するスタッフ挿入周期情報を出力するスタッフ周
期計算手段と、前記スタッフ挿入周期情報からスタッフ
タイミング信号を出力するスタッフパルス発生手段と、
前記スタッフタイミング信号に応じて前記先入れ先出し
メモリの出力を制御する読み出し制御手段とを具備した
ことを特徴とするデータレート平均化装置。 - 【請求項２】スタッフ周期計算手段は、 Ｔsi=ceil{Ｎ/(Ｎ-Ｌ-Ｎs(i-1))} Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) （但し、ceil{x}はxを下回らない最小の整数、Int{x}は
xを越えない最大の整数、Ｎ0=0、1≦i≦p、pはＮsp=Ｎ-
Ｌを満たす自然数）であるＴsi(1≦i≦p)を出力するこ
とを特徴とする請求項１記載のデータレート平均化装
置。 - 【請求項３】スタッフ周期計算手段は、iが奇数の時は Ｔsi=F{Ｎ/(Ｎ-Ｌ-Ｎs(i-1)), Ｔs(i-1)} Ｎsi=Int{Ｎ/Ｔsi}+Ｎs(i-1) iが偶数の時は Ｔsi=F{Ｎ/(Ｎs(i-1)-(Ｎ-Ｌ)), Ｔs(i-1)} Ｎsi=Ｎs(i-1)-Int{Ｎ/Ｔsi} （但し、F{x,y}はxを越えない最大のyの倍数、Int{x}は
xを越えない最大の整数、Ｔs0=1、Ｎs0=0、1≦i≦q、q
はＮsq=Ｎ-Ｌを満たす自然数）であるＴsi(1≦i≦q)を
出力することを特徴とする請求項１記載のデータレート
平均化装置。 - 【請求項４】F{x,y}をG{x}(但しG{x}はxを越えない最大
の２のべき乗数)で置き換えたことを特徴とする請求項
３記載のデータレート平均化装置。 - 【請求項５】スタッフパルス発生手段は、複数のカウン
タとスタッフパルス記憶手段を有し、前記複数のカウン
タにはスタッフ挿入周期情報を入力され、前記複数のカ
ウンタは前記スタッフ挿入周期情報に示された周期でタ
イミング信号を出力し、前記スタッフパルス記憶手段は
前記複数のカウンタから出力される前記タイミング信号
が重なった場合には前記タイミング信号を一時記憶する
手段を有し、前記複数のカウンタの各々の出力は前記ス
タッフパルス記憶手段の入力に接続されることを特徴と
する請求項１記載のデータレート平均化装置。 - 【請求項６】スタッフパルス発生手段は、ｒビット(ｒ
はＮ≦2rを満たす整数)のカウンタと変化点検出手段と
マスク手段と多数決手段を有し、前記変化点検出手段は
前記カウンタの各ビットの特定の変化パターンを検出し
てｒ個の変化点信号を出力し、前記マスク手段はスタッ
フ挿入周期情報を入力されて前記ｒ個の変化点信号の各
々が示すタイミングにおいてスタッフを挿入するか否か
を示すｒ個のスタッフ要求信号を出力し、前記多数決手
段は前記ｒ個のスタッフ要求信号の多数決によってスタ
ッフタイミング信号を出力し、前記カウンタの出力は前
記変化点検出手段の入力に接続され、前記変化点検出手
段の出力は前記マスク手段の入力に接続され、前記マス
ク手段の出力は前記多数決手段の入力に接続されること
を特徴とする請求項１記載のデータレート平均化装置。 - 【請求項７】入力されるデータがヘッダ領域とデータ領
域を有するパケットであり、前記ヘッダ領域は前記デー
タ領域におけるデータの長さを表すデータ長情報を有
し、データ長検出手段は前記ヘッダ領域から前記データ
長情報を抽出することを特徴とする請求項１記載のデー
タレート変換装置。 - 【請求項８】スタッフ周期計算手段は、変換手段と周期
算出手段を有し、前記変換手段は、データ長情報Ｌを入
力されて Ｌ'=Int{Ｌ×2k/Ｎ}+2k (kはＮ<2kを満たす自然数) を出力し、前記周期算出手段は、Ｌ'を２進表示したも
のを (bkb(k-1)・・・b1b0) としたとき、 【数１】 を出力し、前記変換手段の出力は前記周期算出手段の入
力に接続されることを特徴とする請求項１記載のデータ
レート平均化装置。 - 【請求項９】データ長検出手段とスタッフ周期計算手段
の間にフィルタリング手段を設け、前記フィルタリング
手段は、前記データ長検出手段の出力するデータ長情報
を複数個用いてフィルタリングした結果を前記スタッフ
周期計算手段に入力することを特徴とする請求項１記載
のデータレート平均化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195862A JPH0750645A (ja) | 1993-08-06 | 1993-08-06 | データレート平均化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5195862A JPH0750645A (ja) | 1993-08-06 | 1993-08-06 | データレート平均化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750645A true JPH0750645A (ja) | 1995-02-21 |
Family
ID=16348229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5195862A Pending JPH0750645A (ja) | 1993-08-06 | 1993-08-06 | データレート平均化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750645A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005507183A (ja) * | 2001-06-16 | 2005-03-10 | ハーマン インターナショナル インダストリーズ インコーポレイテッド | ビットストリーム変換システム |
-
1993
- 1993-08-06 JP JP5195862A patent/JPH0750645A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005507183A (ja) * | 2001-06-16 | 2005-03-10 | ハーマン インターナショナル インダストリーズ インコーポレイテッド | ビットストリーム変換システム |
| US8345709B2 (en) | 2001-06-16 | 2013-01-01 | Harman International Industries, Incorporated | Bit stream conversion system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596026A (en) | Asynchronous data clock generator | |
| KR100564057B1 (ko) | 엔코딩시스템및방법,디코딩시스템및방법,엔코딩데이타기록장치및방법과,엔코딩데이타전송장치및방법 | |
| US5159339A (en) | Sampling rate converter for signals having a non-integer sampling ratio | |
| US5761203A (en) | Synchronous and asynchronous recovery of signals in an ATM network | |
| US5357514A (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
| JPH04299653A (ja) | クロック再生回路 | |
| JP2961086B2 (ja) | 伝送ビットストリーム記録装置、伝送ビットストリーム再生装置、伝送ビットストリーム記録方法、および伝送ビットストリーム再生方法 | |
| EP0449501A2 (en) | Time base corrector | |
| JP4303888B2 (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| JPH0750645A (ja) | データレート平均化装置 | |
| JP2000341235A (ja) | パルススタッフ同期方式における低次群信号のクロック再生方法および回路 | |
| US5504752A (en) | Pulse stuffing synchronization control system | |
| JP3317742B2 (ja) | スタッフ同期伝送装置 | |
| JPH10126645A (ja) | 周波数変換装置 | |
| JP2870273B2 (ja) | デスタッフ回路 | |
| US5548624A (en) | Destuff circuit for asynchronous digital signals | |
| JP2001211201A (ja) | ディジタル多重化装置およびその方法 | |
| US5581493A (en) | Device for filtering positive dejustification jitter of a digital bit stream and application thereof to filtering positive and positive-negative dejustification jitter of a digital bit stream | |
| JP3044853B2 (ja) | デスタッフ回路 | |
| JPH1118071A (ja) | スロー再生システム | |
| JPH03198544A (ja) | パリティ計数回路 | |
| JP3957574B2 (ja) | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 | |
| JP3568791B2 (ja) | 標本化クロック再生回路 | |
| JP3632577B2 (ja) | データ伝送装置 | |
| KR0126854B1 (ko) | 동기식 다중장치의 에이유(au) 포인터 조정지터 감소장치 |