JPH07505509A - パケット再組立方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 パケット再組立方法および装置 発明の分野 本発明は、一般にデータがパケットにより伝送されるパケット交換システムに関 し、さらに詳しくは、より小さなパケットに分割されたデータを元の構造に引用 、格納およパケット・データ・ネットワークは、情報をパケットに組み込むこと により発信元の装置から指定された受信先に情報を運ぶ。それぞれのパケットは 、プリアンプル（制御データ）と情報（メツセージ・データ）を含む。プリアン プルには通常、パケット・ネットワーク制御データ、同期情報および受信先の目 的地情報が含まれる。情報部分には、発信元装置のメツセージを含む。

発信者から発信されたパケットは、通常受信先に直接受信されることはない。パ ケットは最終的な受信先に到達する前に、いくつかの中間局を中継されることが ある。パケット・ネットワークの伝送速度が速くなると、中継局（ｒｅｌａｙ　 ５ｔａｔｉｏｎｓ）がパケットを効率的に処理および加工をできることがますま す重要になる。

直接的なパケット処理方法においては、受信されたパケットはメモリ位置に格納 される。プリアンプルに含まれるパケットの宛先と共に他のパケット・ネットワ ーク制御情報もチェックされる。制御情報およびパケット・データ情報が正確に 受信されたか、あるいはそれらが有効であるかがチェックされる。エラーが検出 されなければ、受信されたパケットに対応する新しいパケットが生成されて、再 伝送のために異なるメモリ位置に格納される。適切なときに、再構成されたパケ ットは中継局によって最終目的地に向は再伝送される。

イーサネット・ローカル・エリア・ネットワークにおいては、パケットは別の方 法で処理される。一連の連続した固定長のバイト・バッファからなるバッファ・ リング構造が、受信されたパケットの格納に利用される。格納されたパケットの 開始位置と終了位置は、ページ開始レジスタおよびページ終了レジスタ内に保持 されるアドレスによって識別される。リング内の連続するバッファがパケットを 格納するために用いられる。リング構造内には、複数のパケットを連続して格納 することができる。これらのパケットは通常、受信バッファ・リングから先入れ 先出しくＦ　Ｉ　ＦＯ）の順番で取り出されて、このリングとは別のメモリ内に 再構成されてから、再伝送される。これらの段階はそれぞれ、システムの中央プ ロセッサの命令により普通実行される。

発信元装置により発信されたデータ・パケットの情報（メツセージ・データ）部 分が、大き過ぎて中間の中継局によって利用されるパケットのメツセージ・デー タ部分に入らないことが時々ある。このような場合には、元のデータ・パケット をＮ個のフラグメント（ｆｒａｇｍｅｎｔ）に分割してからでないと、前記の中 間中継局によって伝送することはできない。元のデータ・パケットを再生するた めには、Ｎ個のフラグメントのそれぞれを受信時に正しい順序で再組立しなけれ ばならない。

細分化（フラグメントに分割）されたデータ・パケットの処理は、正確な受信を 有効なものとし、各フラグメントが受信されたか否かを判定し、各フラグメント をメモリに格納し、受信されたフラグメントに対応する新しいフラグメントを再 作成して再伝送しようとする受信局の処理資源に余分な負荷を与えることを理解 されたい。そのため、プロセッサの介入を最小限に抑え、元のデータ・パケット に含まれる情報の再組立および再伝送に先立って別のメモリ位置に対する中間の データ転送を排除するような、再組立を必要とするパケットの編成および処理の ための改善された方法を提供することがきわめて有利である。

図面の簡単な説明 第１図は、本発明によるパケット交換システムの一例のブロック図である。

第２図は、第１図に示されるパケット・スイッチのブロック図である。

第３図は、データ・パケット・フォーマットの情報と伝送パケットに提示される 情報に対するその対応情報との間の関係を示す。

第４図は、第３図に示される伝送パケットの制御部分に含まれる情報を示す。

第５図は、第４図に示されるパケット・ヘッダに含まれる情報を示す。

第６図は、第４図に示される再組立ヘッダに含まれる情報を示す。

第７図は、本発明による第２図のパケット再組立ノ）−ドウエアの制御構造を表 す図である。

第８図は、第７図に示される再組立レジスタの内容とフォーマットを示す。

第９図は、第７図に示されるパケット制御テーブルの内容とフォーマットを示す 。

第１０図は、第７図に示されるパケット制御ブロックの内容とフォーマットを示 す。

第１１図は、第１図のプロセッサと第２図に示されるノ（ゲット再組立ハードウ ェアとの間のインターフェース方式を示す。

発明の概要 簡単には、本発明は再組立を必要とするパケットの処理方法および装置である。

このためにパケット・スイッチは複数のパケットを受信するための受信装置を用 いる。その後、交換装置を用いて、受信されたパケットのうちどれが再組立を必 要とするかを判定する。これが判定されると、パケット再組立ハードウェアを用 いて、再組立を必要とするパケットのメツセージ・データ部分を合成する。これ が終ると、再組立が終了したことが制御プロセッサに通知される。このように、 最小限のプロセッサ介入により、および再伝送に先立ち各パケットのメツセージ ・データ部分を異なるメモリ位置に複写する必要がなく再組立が達成される。

好適な実施例の詳細説明 本発明の詳細な説明する前に、本発明の詳細な説明することが理解を助けること と思われる。パケット交換システムにおいて細分化されたパケットを処理する際 の問題点は、アドレス可能性の階層を提供することによって分割されたメモリ位 置に格納される情報からフラグメントを再組立することのできる本発明により、 克服されないまでも最小限に抑えられる。この階層によって、複数のメモリ位置 にデータを複写することなく、フラグメントを定義または再定義する場合に非常 に大きな汎用性が提供される。さらに、提案されるアドレスの階層により、シス テムの処理資源に過大な負荷を与えずに細分化されたデータ・パケットの格納や 再組立を行うことができる。本発明の制御プロセッサは通常、細分化されたデー タ・パケットのそれぞれの最初と最後に受信されたフラグメントの再組立のみに 関わる。

第１図は、パケット・ネットワーク上で情報を発信、受信および中継することの できるパケット交換システム１００の実施例のブロック図である。このシステム には、中央プロセッサ１１０．ネットワーク・インターフェース装置１２０、バ ス・アービタ（ｂｕｓ　ａｒｂｉｔｅｒ）　１３０　、パケット・スイッチ１４ ０およびアンテナ部材１５２を有する無線機１５０が含まれる。中央プロセッサ １１０とネットワーク・インターフェース装置１２０は、それぞれバス１１５． １２５を介してバス・アービタ１３０に接続された状態で図示される。実際には 中央プロセッサ１１０には、交換システム１００の動作を制御および命令するた めの関連のランダム・アクセス・メモリ、読み込み専用メモリ、コントロール・ ロジック（ｃｏｎｔｒｏｌ　ｌｏｇｉｃ）および必要な制御論理ドライバ（ｃｏ ｎｔｒｏｌ　ｌｏｇｉｃ　ｄｒｉｖｅｒｓ）が含まれる。

交換システム１００は、端子１２２を介して外部の情報ネットワークとの間で切 り替えられたアクセスを提供するためのネットワーク・インターフェース装置１ ２０を有した状態で図示される。好適な実施例では、ネットワーク・インターフ ェース装置１２０は、イーサネット・ローカル・エリア・ネットワーク（Ｌ　Ａ 　Ｎ　：　１ｏｃａｌ　ａｒｅａ　ｎｅｔｗｏｒｋ）に対するアクセスを提供す るイーサネット・ネットワーク・インターフェース装置である。しかし、このネ ットワーク・インターフェース装置１２０は、たとえばＲ５２３２フオーマツト 、トークン・リング・フォーマット（ｔｏｋｅｎ　ｒｉｎｇｆｏｒｍａｌ）、Ｉ 　Ｂ　Ｍ　３２７０フオーマツトやその他の形式のデータ通信などの他のパケッ ト・ネットワーク・プロトコルにより供給されるデータを解釈することのできる 周知のインターフェース装置のうち任意のものでよいことを当業者には理解され たい。

パケット・スイッチ１４０は、通信バス１３５およびバス・アービタ回路１３０ を介して、プロセッサ１１０とネットワーク・インターフェース装置１２０に接 続される。

設計上、バス・アービタ１３０はプロセッサ１１０とネットワーク・インターフ ェース装置１２０との間からのパケット・スイッチ１４０に対するアクセスを調 整（調停）して、それにより、ネットワーク・インターフェース装置１２０を介 したパケット・スイッチ１４０とプロセッサ１１０または情報ネットワークとの 間のデータ・パケット転送を容易にするために用いられる。従って、バス・アー ビタ１３０は、パケット・スイッチ１４０に対するアクセスをめる複数のバス（ ここではバス１１５，１２５として図示される）との選択的通信を行うために使 用可能な集積回路トランスレータ、レジスタおよびライン・ドライバからなる。

通信バス１１５，１２５，１３５は、当技術で用いられる任意の周知の双方向通 信バスで構成される。

少なくとも１つのアンテナ部材１５２を有する無線機１５０は、パケット・スイ ッチ・バス１４５を介してパケット・スイッチ１°４０に結合され、無線周波数 （ＲＦ）チャネルを介して中間の中継局との間でデータをパケットの形で通信す る。パケット・スイッチ・バス１４５の物理的な構造は、１９９１年６月２１に 出願され本発明の譲受人に譲渡された米国特許出願番号路０７／７１９，２１２ 号に説明される。単一の無線機がパケット・スイッチ・バス１４５と接続された 状態で図示されるが、異なる通信ネットワークをパケット・スイッチ１４０に結 合するために適した複数の通信装置を利用することができる。たとえば、電話機 、Ｔ１回路、ｌ５ＤＮ回路並びに他の装置およびネットワークなどの装置が、パ ケット・スイッチ・バス１４５に、ひいてはパケット・スイッチ１４０に接続す るのに適する。パケット・スイッチ１４０の目的は、パケット化されたデータを パケット・スイッチ・バス１４５上の装置間で受信および伝送することを理解さ れたい。パケット・スイッチは、通信バス１３５．バス・アービタ１３０および 通信バス１１５を介して、中央プロセッサ１１０との通信も行う。ネットワーク ・インターフェース装置１２０に結合された装置との通信は、図示されるように 通信バス１２５を介して行われる。

第２図は、双方向バスにより接続された部材を有するパケット・スイッチ１４０ の一例のブロック図である。アービタ・インターフェース２４０は、第１図のア ービタ回路１３０を、通信バス１３５を介して、メモリ・インターフェース２１ ８に結合する。メモリ・インターフェース２１８は、制御メモリ２３２とデータ ・メモリ２３４とに分割されるランダム・アクセス・メモリ２３０に結合される 。

この分割は物理的なものでも論理的なものでもよいことを、当業者に理解された い。

動作中は、パケット・スイッチ・バス１４５上でパケット・スイッチ１４０によ り受信されたパケットは、メモリ２３０内の適切なメモリ位置に格納される。デ ータ・メモリ２３４は、受信されたデータ・パケット（メツセージ・データ）を 格納し、制御メモリ２３２にはパケット・スイッチ１４０の基本動作を制御する 制御構造が含まれる。パケット・スイッチ・バス１４５とそこに接続された装置 とは、パケット・スイッチ・バス・インターフェース２１０゜スイッチ２１２． パケット再組立ハードウェア２１４または入力制御機能２１６および出力制御機 能２２０によりメそり・インターフェース２１８に結合される。

前述のように、発信元装置から発信されたデータ・パケットの情報（メツセージ ・データ）が大きすぎて単独の伝送パケットに入らない場合は、元の情報をＮ個 のフラグメントに分割しなければならない。このようなフラグメントを有する伝 送パケットが第１図の無線機１５０により受信されると、そのパケットは受信さ れ、有効性を確認され、再組立されてからでないと、無線機１５０またはイーサ ネット・ネットワーク上でネットワーク・インターフェース装置１２０を介して データ・パケットの再伝送を行うことはできない。

システム全体の処理能力を改善し、交換システムの処理資源に対する負荷を小さ くするために、パケット・スイッチ１４０は再組立を必要とするフラグメントを 含む伝送パケットの処理中に、再組立ハードウェア２１４を利用する。

再組立を必要としない伝送パケットの処理中には、入力制御機能２１６を利用す る。いずれの場合にも、パケット・スイッチ１４０が、プロセッサ１１０の介入 を最小限にしてメツセージ・データの複写を必要とせずに伝送パケットの処理と 再組立を実行する。

これは、再組立を必要としない受信された伝送パケットが分解されて、入力制御 機能２１６の制御下で分割メモリ位置に格納されるというアドレス可能性（ａｄ ｄｒｅｓｓａｂｉｌＨｙ）の階層を利用することにより一般的に実行される。こ の方法に関してさらなる説明を得るには、１９９１年６月２１日に出願され本出 願の譲受人に譲渡された米国特許出願第０７／７１９，２１２号の２８〜３４ベ ージの第１８図ないし第２４図と請求項４４ないし６４を参照されたい。一方、 受信された伝送パケットが再組立を必要とするパケットと識別されると、再組立 と分割メモリ位置に対する格納とがパケット再組立ハードウェア２１４の命令の もとてプロセッサの介入を最小限に抑えて行われる。その後、無線機または通信 ネットワーク上で再伝送されるデータは、受信された伝送パケットのメツセージ ・データを複写するという中間段階を行わずに分割メモリ位置を順次アドレスす ることによって組み立てられる。

当技術では種々のパケット・スイッチが知られるので、パケット・スイッチ１４ ０の内部機能の特定の動作および詳細については説明しない。しかし、パケット ・スイッチ１４０のスイッチ２１２が、受信された伝送パケットが再組立を必要 とするか否かを決定するというだけにとどめる。

これが決定されると、パケットの処理は適切な制御機能に切り替えられる。一般 には、パケット・スイッチ１４０の機能はソフトウェアの組み込みによって、あ るいは状態装置（ｓｔａｔｅ　ｍａｃｈｉｎｅ）またはゲート・アレイ組み込み によってハードウェア内で実行することができる。

第３図は、第１図のネットワーク・インターフェース装置１２０を介して、外部 データ・ネットワーク上で情報を通信するために用いられるようなデータ・パケ ット・フォーマットと、第１図の無線機１５０によってＲＦチャネル上で通信さ れるような伝送パケット・フォーマットで通信される情報に対するその対応情報 との間の関係を示す。ここでは、データ・パケット３００は発信装置制御とメツ セージ・データとからなる。前述のように、データ・パケット３００が大きすぎ て単独の伝送パケット３１０の限られた範囲内に入らないときには、データ・パ ケットはＮ個のフラグメントに分割される。図示されるように、各フラグメント は個々の伝送パケット３１０に分割される。各伝送パケット３１０は、制御情報 ３１１とデータ・パケット３００の一部分が含まれるフラグメント・フィールド ３１２から構成される。無線機１５０により受信されると、データ・パケット３ ００を構成する複数のフラグメン）１−Ｎは、第１図のネットワーク・インター フェース１２０を介する外部データ・ネットワーク上での通信または中間の中継 局に再伝送される前に再組立しなければならない。もちろんデータ・パケット３ ００全体を単独の伝送パケット３１０に入れることができる場合は、そのように する。

第４図は、第３図による再組立を必要とする伝送パケットの制御部分内に含まれ る情報を示す。このフォーマットは、パケット・プリアンプル情報、パケット・ ヘッダ、再組立ヘッダおよびフラグメント・フィールドの伝送を示す。

パケット・プリアンプルは、無線受信機１５０の同期のために提供される。パケ ット・ヘッダおよび再組立ヘッダについては、下記により詳細に説明する。前述 のように、フラグメント・フィールドには、ユーザ間で通信されるデータ・パケ ット３００の一部分が含まれる。

第５図は、第４図に図示されるパケット・ヘッダ内に含まれる情報を示す。これ は、再組立を必要としない伝送パケットの制御データ部分の範囲も表す。パケッ ト・ヘッダには、仮想回路識別子（ＩＤ）、パケット長情報、目的地情報および 有効性情報が含まれる。仮想回路ＩＤには、パケット・スイッチ１４０内に含ま れる仮想回路レジスタを特定する情報が含まれる。仮想回路レジスタは、待行列 制御ブロック（ｑｕｅｕｅ　ｃｏｎｔｒｏｌ　ｂｌｏｃｋ）を指示またはアドレ スし、待行列制御ブロックは別のパケット記述子を指示することのできる読み書 きパケット記述子と読み書きバッファ記述子とを指示する。バッファ記述子はそ れぞれ、書き込みバッファと次の読み書きバッファ記述子を指示し、それによっ て再組立を必要としない受信された伝送パケットのメツセージ・データ部分がど のバッファ位置に格納されるかを定義するためのアドレスのチェーン（ｃｈａｉ ｎ）またはリンクを形成する。この過程に関する詳細については、これも１９９ １年６月２１日に出願され本出願の譲受人に譲渡された米国特許出願路０７／７ １９．２１２号を参照されたい。パケット長は、関連のパケットの長さに関わる 情報を提供する。目的地情報には、目的地の装置のアドレス情報が含まれる。有 効性情報には、ＣＲＣデータ精度計算に関するデータが含まれる。

本発明では、仮想回路ＩＤの最上位ピッ）（ＭＳＢ：ｍｏｓｔ　５１ｇｎ１ｆｉ ｃａｎｔ　ｂｉｂ）を用いて再組立を必要とする伝送パケットの識別を行う。仮 に、仮想回路ＩＤのＭＳＢが「０」の場合、伝送パケットは第２図のスイッチ２ １２により入力機能２１６に切り替えられ、それによって再組立ハードウェア２ １４が回避される。一方、仮に、仮想回路ＩＤのＭＳＢが「１」の場合は、パケ ット処理制御は第２図のパケット再組立ハードウェア２１４に切り替えられる。

仮想回路ＩＤの下位の７ビツトは、再組立識別子（Ｉ　Ｄ）として用いられる。

再組立ＩＤには、パケット・スイッチ１４０に含まれる再組立レジスタを特定す る情報が含まれる。この要素に関するさらなる情報は、以降の図面に関して説明 される。

第６図は、第４図の伝送パケットの再組立ヘッダ内に含まれる情報を示す。再組 立ヘッダは、再組立を必要とする伝送パケットにのみ見られる。設計上、再組立 ヘッダには発信源論理ユニット識別子（Ｌ　Ｕ　Ｉ　Ｄ　：　ｌｏｇｉｃａｌ　 ｕｎｉｔｉｄｅｎｔｉｆｉｃａｔｉｏｎ）　、パケット識別子（Ｉ　Ｄ）フィー ルド。

シーケンス番号フィールド（ｓｅｑｕｅｎｃｅ　ｎｕｍｂｅｒ　ｆｉｅｌｄ）。

総フラグメント・フィールド（【ｏｔａｌ　ｆｒａｇｍｅｎｔ　ｆｉｅｌｄ）。

フラグメント番号フィールド（ｆｒａｇｍｅｎｔ　ｎｕｍｂｅｒ　ｆｉｅｌｄ） 。

総パケット長フィールド（ｔｏｔａｌ　ｐａｃｋｅｒ　ｌｅｎｇｔｈ　ｆｉｅｌ ｄ）およびプロトコル・フィールドが含まれる。発信源ＬＵＩＤは、発信装置の 論理ユニット識別子を定義する。

シーケンス番号およびパケットＩＤは組み合わせて、各データ・パケット独自の ＩＤを提供するために用いられる。

パケットＩＤフィールドは、受信されたフラグメントが関わる特定の発信元装置 からのデータ・パケットを識別する。

シーケンス番号フィールドは、パケットＩＤ番号が発信元装置により再使用され た場合に、再使用されたパケットよりを異なるデータ・パケットに関連付けるた めに用いられる。総フラグメント・フィールドは、当該のデータ・パケットを構 成するフラグメントの総数を定義する。フラグメント番号は、どのフラグメント が受信されるかを定義し、総パケット長は再組立されたデータ・パケットの長さ をバイトで定義する。最後に、プロトコル・フィールドは、正しいデータ・パケ ットの順序を維持し、当業者に周知の肯定応答（ａｃｋｎｏｗｌｅｄｇｅｍｅｎ ｔｓ）のスケジュールを決定するために、中央プロセッサによって用いられる。

フラグメント番号は、他の再組立ヘッダ情報と共に制御メモリ内には格納されな いが、そのかわりデータ・メモリ内にフラグメントを格納するよう命令するため に用いられる点に留意されたい。

第７図は、本発明によるパケット処理および編成方法の一例を示す。本発明の図 示された実施例においては、第３図で識別されたフラグメントは、データ・バッ ファ６２０に格納される。これらのバッファは、第２図のデータ・メモリ２３４ の部分を構成する。第２図の制御メモリ２３２は、第６図に示される再組立ヘッ ダに関わる制御フィールドの格納領域を提供する。これらの要素が、階層的方法 によるフラグメントの編成と再組立の方法を容易にする。

このため、第５図のパケット・ヘッダ内の仮想回路ＩＤから得られた再組立ＩＤ ６０２を用いて、制御メモリ２３２に格納された複数の再組立レジスタ６１０の うちの１つを指示する。これらの複数の再組立レジスタにより、複数の発信元装 置からきたデータ・パケットの再組立を同時に行うことができる。図示されるよ うに、再組立レジスタは、パケット制御テーブル６１２を指示またはアドレスす る。

それと共に、第６図の再組立ヘッダ内で受信されたバケツ）ＩＤ６０４が、パケ ット制御テーブルのどのエントリを用いるかを識別する。各再組立レジスタ６１ ０は、特有のパケット制御テーブル６１２をアドレスする点に留意されたい。こ れにより、同じ発信元装置からの複数のデータ・パケットを同時に再組立するこ とができる。

パケット制御テーブル６１２は、特定されたパケットＩＤ６０４に関して用いら れるパケット制御ブロック６１４゜６１６を指示またはアドレスする。１つの発 信元装置からのパケットＩＤにはいくつかあるので、再組立される各データ・パ ケットについて１つのパケット制御ブロックが提供される。そのため、パケット 制御ブロックは、データ・パケット再組立に関するすべての情報が収集される場 所となる。パケット制御ブロック６１４〜６１６は、共有資源である点に留意さ れたい。新たに受信されたデータ・パケットに関する情報を格納するために使用 可能なパケット制御ブロックの待行列がある。必要なときに、第２図のパケット ・スイッチ１４０は、この待行列からパケット制御ブロックを取り出す。再組立 の過程が終了したときに、第１図の中央プロセッサ１１０は、ブロックを待行列 に戻す責任を負う。

各パケット制御ブロックは、データ・バッファ６２０並びにそれぞれ個別の異な るメモリ位置（アドレス）を有するフラグメント・ビット・マツプ６３０を指示 する。フラグメント・ビット・マツプ６３０は、特定されたデータ・パケットに 関して受信が成功したフラグメントのマツプである。各ビット・マツプは、新た にフラグメントが受信されると更新される。データ・バッファ６２０は、フラグ メント、受信された伝送パケットのそれぞれのメツセージ・データ部分が格納さ れるデータ・メモリ２３４内の場所である。

これらの要素の機能をさらに説明する前に、この構造の利点を説明することが構 造と各要素の機能を理解するために役立つと思われる。本発明の重要な側面は、 中央プロセッサの介入を最小限に抑えて、フラグメントの定義および再定義の融 通性の改善を提供し、それによりシステム全体の処理能力を高めることである。

一般的にこれは、受信されたフラグメントの受信、有効性のチェック、引用、再 組立および分割メモリ位置への格納の間、中央プロセッサの行動が必要とされな いようなアドレス可能性の階層を提供することにより実行される。すなわち、プ ロセッサの介入を最小限にすることを、細分化されたデータ・パケットの再組立 に対するプロセッサの関与の度合として定義することができる。再組立の作業に 対して向けられる中央プロセッサにより実行される段階がほとんどないほど、実 質的なプロセッサの介入は少なくなる。

第８図は、第７図の再組立レジスタ６１０の内容の実施例である。図示されるよ うに、これにはパケット制御テーブル・アドレス・ポインタ８１０．最大フラグ メント・サイズ情報８２０．最大パケット識別子（Ｉ’Ｄ）フィールド８３０、 最大フラグメント番号フィールド８４０．雑制御データ・フィールド（ｍｉｓｃ ｅｌｌａｎｅｏｕｓ　ｃｏｎｔｒｏｌ　ｄａｔａｆｉｅｌｄ）　８５０およびプ ロトコル・フィールド・サイズ８６０が含まれる。パケット制御テーブル・ポイ ンタ８１０は、この特定の再組立レジスタ６１０のために用いられる第７図のパ ケット制御テーブル６１４〜６１６を指示する。前述のように、各再組立レジス タは、それ自身のパケット制御テーブルを有する。最大フラグメント・サイズ・ フィールド８２０は、ある再組立レジスタについて受信することのできる最大フ ラグメントを識別する。これは、フラグメントがメモリを上書き（ｏｖｅｒ−ｗ ｒ目ｉｎｇ）Ｌないようにするための安全策として利用することができる。

このために、第５図のパケット・ヘッダ内のパケット長フィールドを最大フラグ メント・サイズと比較する。仮に、バケット長が最大フラグメント・サイズより 大きい場合は、エラーが発生し、フラグメントは格納されない。最大パケットＩ Ｄフィールド８３０は、１つのソースから同時に再組立することのできるパケッ トの最大数を決定するために用いられる。このフィールドは、第６図の再組立ヘ ッダ内のバケツ）ＩＤと比較される。仮に、パケットＩＤが最大パケットＩＤよ りも大きい場合は、エラーが発生し、フラグメントは格納されない。

最大フラグメント番号フィールド８４０は、１つのデータ・パケットが有するこ とのできるフラグメントの最大数を決定するために用いられる。このため、最大 フラグメント番号フィールド８４０が、第６図の再組立ヘッダ内のフラグメント 番号フィールドと比較される。仮に、フラグメント数が最大フラグメント数より も大きい場合は、エラーが発生し、フラグメントは格納されない。プロトコル・ フィールド・サイズ８６０は、第６図の再組立ヘッダ内のプロトコル・フィール ドの長さを定義する。最後に、雑制御データ・フィールド８５０は、本発明によ る方法の特定の実行例に関して、有用な別の制御情報に対応するために利用する ことができる。たとえば、雑制御データ・フィールド８５０は、どのようなエラ ーが登録されるかを追跡したり、パケット再組立過程を許可するか禁止するかを 制御することができる。

第９図は、第７図のパケット制御テーブル６１２に関連するフィールドを示す。

前述のように、パケット制御テーブルは、それぞれが同じ再組立ＩＤを有する１ つ以上のデータ・パケットの再組立を制御するために用Ｖ１られる。しかし、あ る再組立ＩＤのそれぞれのパケットＩＤは、）＜ケラト制御テーブル内にそれ自 身のエントリ（ｅｎｔｒｙ）を有する。

そのため、各パケット制御テーブルのエントリには、特定のパケットＩＤのため に用いられるパケット制御ブロックを指示するパケット制御ブロック・ポインタ が含まれる。

動作中は、第２図のパケット再組立ノλ−ドウエア２１４１よ、プール（ｐｏｏ ＋）からパケット制御ブロックを得るとポインタを格納する。逆に、制御プロセ ッサは、再組立が終了するとこのポインタを無効（ｎｕｌｌ）にする。

第１０図は、第７図のパケット制御ブロック６１４＆二関わるフィールドを示す 。前述のように、ノくケラト制御ブロックは、あるデータ・パケットに関してす べての関連制御情報を収集するために用いられる。従って、ノ（ケラト制御ブロ ックは、ソースＬＵＩＤ、パケットＩＤフィールド。

シーケンス番号フィールド、総フラグメント番号フィールド、フラグメント受信 フィールド、ｌ！パケット長ラフイールド複数のプロトコル・フィールドおよび 割込制御フイールドと、さらにフラグメント・ビット・マツプ・ポインタおよび 複数のデータ・フラグメント・ポインタからなる。

パケット制御ブロックにある情報の大半は、第６図による受信された伝送パケッ トの再組立ヘッダから直接取り込まれることを当業者には理解されたい。この情 報は、データ・パケットを構成する複数のものの中で最初に受信された伝送パケ ットから得られ、最初に受信されたパケットのフラグメント番号とは関係ないこ とに留意されたい。制御情報がパケット制御ブロックに格納されると、後で受信 された伝送パケットのソースＬＵＩＤだけが再組立ヘッダ内にある情報と比較さ れる。仮に、比較に誤りがあると、伝送パケットのフラグメントがこのパケット 制御ブロックに関して格納されない。

示唆されるように、フラグメント受信フィールドは、受信に成功したフラグメン トの数の個数に過ぎない。仮に、重複するフラグメントがあると、それはこの個 数には加えられない。このフィールドは、フラグメントの総数フィールドと最終 的に比較されて、いつ完全なデータ・パケットが受信されたかを判定する。

受信されるフラグメント・ビット・マツプ・ポインタは、受信されるフラグメン トのビット・マツプを示す。第７図の各ビット・マツプ６３０は、第２図および 第７図のデータ・メモリ２３４に格納される。フラグメントの受信が成功すると 、そのフラグメントに対応するビット・マツプのビットが論理「１」に設定され る。前述のように、第６図の再組立ヘッダにあるフラグメント番号は記憶されな くても受信されるフラグメント・ビット・マツプ内の指標として用いられる。仮 に、ビット・マツプが受信されたフラグメントの総数よりも大きい場合は、使用 されないビットはそのまま残る。

０ないしＭ（ただしＭは許容される最大フラグメント数）と番号を振られたデー タ・フラグメント・ポインタ・フィールドは、第°７図のデータ・バッファ６２ ０を指示する。

それぞれの受信されたフラグメントに対して、１つのデータ・バッファがある。

各データ・バッファは共有資源である点に留意されたい。第２図の再組立ハード ウェア２１４によりデータ・バッファが必要であると判定されると、ハードウェ アはデータ・バッファ待行列からデータ・バッファ・ポインタを取り出す。この ポインタは、受信されたフラグメントに関連するパケット制御ブロック内に格納 される。フラグメントを格納するために用いられたデータ・バッファが既に使用 されないときは、中央プロセッサはそれをデータ・バッファ待行列に戻す。

プロトコル・フィールドは、第１図の中央プロセッサｌｌＯにより厳格に用いら れる。第２図の再組立ハードウェア２１４は、再組立の過程中はプロトコル・フ ィールド内の情報を用いることはなく、単に適切なパケット制御プロフィールド は、中央プロセッサ１１０により用いられるシーケンス番号、肯定応答スケジュ ール情報および雑制御を構成して、当技術では周知のようにデータ・パケットの 順序を提供し、肯定応答の送付とスケジュールの助けをする。

割込制御フィールドは、中央プロセッサの割込を制御するために用いられる。第 ２図のパケット再組立ハードウェア２１４が生成することのできる通常の割込は 、パケット開始、パケット終了、シーケンス番号変更および次フラグメント割込 である。割込待行列エントリのステータス部分内の割込ビットは、どのイベント により割込が起こったかを示すように設定されると理解されたい。パケット制御 ブロックの割込制御フィールドは、各割込を許可および禁止するためのビットを 含む。

第１１図は、第１図のプロセッサ１１０と第２図に示されるパケット再組立ハー ドウェア２１４との間のインターフェース形式を示す。この形式は、３つの管理 可能な実在部分：パケット制御ブロック待行列７１０；データ・バッファ待行列 ７２０；およびパケット再組立割込待行列７３０からなり、それぞれは第２図お よび第７図の制御メモリ２３２の中に維持される。中央プロセッサ１１０は、使 用可能なパケット制御ブロックとデータ・バッファが使用可能になると、それら に対するアドレスをパケット制御ブロック待行列７１０とデータ・バッファ待行 列７２０に配置する責任を負う。パケット再組立ハードウェア２１４は次に、再 組立中に必要な場合、パケット制御ブロックまたはデータ・バッファ・ポインタ を適切な待行列から引き出す。

パケット再組立割込待行列は、当該のパケット制御ブロック６１４〜６１６の割 込制御フィールドにより命令されると、パケット再組立ハードウェア２１４によ り用いられてプロセッサ１１０に割り込む。割込は、割込待行列にエントリを配 置する再組立ハードウェアにより初期化される。

６１４〜６１６のアドレスと割込ステータスを構成する。

１回の割込中に°プロセッサによって、いくつかのエントリが処理されることに 留意されたい。

このため、新しいデータ・パケットのフラグメントが初めて受信されると、フラ グメントのフラグメント番号に関わらず、パケット開始割込が生成される。次に 、中央プロセッサは、新たに受信されたデータ・パケットに関わるすべてのフラ グメントを受信しなければならない時間内に再組立タイマを設定するが、そうで ない場合は再組立は中止される。仮に、パケット開始割込が許可されると、パケ ット制御ブロックと割込ステータスのアドレスをパケット再組立割込待行列７３ ０内に入れることによって、割込が生成される。フラグメントが完全に受信され てパケット制御ブロックが更新されるまで、割込は生成されない点に留意された い。

細分化されたデータ・パケットのすべてのフラグメントが受信されて、パケット 終了割込が許可されると、パケット終了割込が生成される。それに応答して、中 央プロセッサはデータ・パケット内の目的地情報に従って再組立されるデータ・ パケットの再伝送を命令する。最後に受信されたフラグメントが、Ｎ個のフラグ メントを有するデータ・パケットのＮ番目のフラグメントである必要はないこと を留意されたい。フラグメントが最初に受信されると、パケット制御ブロックの フラグメント受信フィールドが増分される。フラグメント受信フィールドがフラ グメント個数の総数に等しく、仮に、パケット終了割込が許可されると、パケッ ト制御ブロックのアドレスと割込ステータスをパケット再組立割込待行列に配置 することにより、パケット終了割込が生成される。

フラグメントが完全に受信されてパケット制御ブロックが更新されるまで、割込 は生成されない点に留意されたい。

また、前述された２つの割込（パケット開始およびパケット終了）は、本発明の 再組立過程におけるプロセッサの介入の度合を通常表すことも重要である。この ため再組立中にプロセッサの介入が最小限であることは、Ｎ個のフラグメントか らなる細分化されたデータ・パケットの最初と最後に受信されたフラグメントに 対するプロセッサの動作として定義される。もちろんＮが１の場合のデータ・パ ケットについては、最初に受信されたフラグメントは、最後に受信されたフラグ メントでもある。このような場合は、単独のフラグメントの受信の結果として、 パケット開始およびパケット終了割込が結合されて生成される。

シーケンス番号変更割込は、パケットＩＤを有する受信された伝送パケットの再 組立ヘッダ内のシーケンス番号が、パケットＩＤに関するパケット制御ブロック に格納されるシーケンス番号と等しくなく、前のデータ・パケットに関するすべ てのフラグメントは受信されておらず、シーケンス番号変更割込が許可されると 生成される。伝送パケットが受信されると、パケット再組立ヘッダ内のシーケン ス番号は、パケットＩＤに関するパケット制御ブロックに格納されるシーケンス 番号と比較される。仮に、これらの番号が異なり、これが最初に受信されたフラ グメントでない場合は、割込ステータスのシーケンス番号変更割込ビットが設定 される。仮に、シーケンス番号変更割込が許可されると、前のシーケンス番号を 有するパケットのパケット制御ブロックのアドレスと割込ステータスをパケット 再組立割込待行列に配置することにより割込が生成される。次に、パケット再組 立ハードウェア２１４は、適切な待行列から新しいパケット制御ブロックを得て 、ここで提供された説明に従って関連のフラグメントの再組立を行う。

次フラグメント割込は、パケット制御テーブルの次フラグメント割込が許可され ると生成される。この割込は、フラグメントの再伝送が必要な場合に通常用いら れる。その情報の再伝送に関する肯定応答のスケジュールを行うよう通知するこ とができる。仮に、次フラグメント割込が許可されると、パケット制御ブロック のアドレスと割込ステータスをパケット再組立割込待行列に配置することにより 割込が生成される。パケット制御ブロックの次フラグメント割込ビットは、割込 が生成された後でパケット再組立ハードウェアにより禁止される。

データ・パケット・フラグメントを受信、格納および再組立するためガこのよう な編成階層によって、中央プロセッサがフィールドとメモリを管理することので きる方法に多くのものがあることは、当業者にとって明白であろう。

開示された方法は説明に過ぎず、本発明の方法により設計者がデータ・パケット とパケット・フラグメント伝送を制御することのできる大きな汎用性を示すもの である。

第１図 第４図 第５図 第６図 第９図 第１０図 Ｍ−最大フラグメント数 第１１図 フロントページの続き （５１）　Ｉｎｔ、Ｃ１，６識別記号　庁内整理番号Ｈ０４Ｑ　７／２６ ７６０５−５に ７６０５−５Ｋ Ｉ ＨＯ４Ｂ　７／２６　１０９　Ｍ ＨＯ４Ｑ　７１０４　Ａ

Claims (9)

【特許請求の範囲】
1. １．無線周波数チャネルを介して通信される細分化されたデータ・パケットを受 信および再組立し、データ・ネットワークに結合されてデータ・パケットの伝送 制御を実行するマイクロプロセッサ・コントローラおよび、前記コントローラに 結合され、データ・パケット交換を実行するパケット・スイッチを含む前記パケ ット交換システムにおいて： データ・パケット源から通信された制御データ部分とメッセージ・データ部分を 有する前記パケットを受信する無線受信機； 前記無線受信機に結合され、制御データのステータスに基づき前記受信されたパ ケットが複数の関連するパケット・フラグメントの１つであるか否かを判定する 手段；および前記判定手段に結合され、前記の複数の関連するパケット・フラグ メントの前記メッセージ・データ部分を１つのデータ・パケットに結合する手段 ； によって構成されることを特徴とするパケット交換システム。
2. ２．前記受信されたパケット・フラグメントが関連する前記データ・パケットを 識別する手段；前記データ・パケットに制御メモリ構造を割り当てる手段； 前記データ・パケットに関連する前記各パケット・フラグメントの受信を追跡す るピット・マップを生成する手段；および 再組立が開始されたことを前記マイクロプロセッサに通知する手段； によってさらに構成されることを特徴とする請求項１記載のパケット交換システ ム。
3. ３．データ・パッファを受信されたパケットのそれぞれに割り当てる手段； 前記パケットのメッセージ・データ部分を割り当てられたデータ・パッファ内に 格納する手段；および前記割り当てられたデータ・パッファに対するポインタを 前記制御メモリ構造内に格納する手段；によってさらに構成されることを特徴と する請求項１記載のパケット交換システム。
4. ４．前記ビットマップが制御メモリ・ポインタの１つの機能として、データ・メ モリ位置に格納されることを特徴とする請求項２記載のパケット交換システム。
5. ５．結合手段に結合されて、各関連パケット・フラグメントの前記メッセージ・ データ部分を、異なるメモリ位置に複写せずに再組立されるデータ・パケットの ための手段によってさらに構成されることを特徴とする請求項１記載のパケット 交換システム。
6. ６．結合手段が、複数の異なるデータ・パケットと関連する複数の関連パケット ・フラグメントの前記メッセージ・データ部分を同時に再組立する手段によって さらに構成されることを特徴とする請求項１記載のパケット交換システム。
7. ７．再組立を必要とするデータ・パケットに関連する第１パケット・フラグメン トが受信されたときに前記プロセッサに通知する手段； 前記データ・パケットに関連するすべてのパケット・フラグメントが受信された ときに判定する手段；および判定手段に結合されて、再組立が終了したときに前 記プロセッサに通知する手段； によってさらに構成されることを特徴とする請求項１記載のパケット交換システ ム。
8. ８．前記判定手段に結合されて、パケット・レベル・ブロック・アドレス機能を 用いて、データ・メモリ内の選択された位置を定義して、再組立を必要としない パケットの前記メッセージ・データ部分を格納する手段；および前記定義手段に 結合されて、前記格納されたメッセージ・データを異なるメモリ位置に複写する という中間段階を実行せずに、前記の選択されたメモリ位置に格納されたメッセ ージ・データだけを伝送する手段； によってさらに構成されることを特徴とする請求項１記載のパケット交換システ ム。
9. ９．データ・ネットワークに結合されて、データ・パケットの伝送制御を行うマ イクロプロセッサ・コントローラと、前記コントローラに結合されてパケット交 換を行うパケット・スイッチを含むパケット交換システムにおいて、無線周波数 チャネル上に通信された細分化されたデータ・パケットの再組立を実行する方法 であって：パケットの発信元装置から無線周波数チャネル上に通信された、それ ぞれが制御データ部分とメッセージ・データ部分を有するパケットを受信する段 階；受信されたパケットが再組立を必要とするデータ・パケットに関連する複数 のパケット・フラグメントのうちの１つであるか否かを判定する段階； 再組立を必要とするデータ・パケットに関連する第１パケット・フラグメントの 受信時に前記プロセッサに通知する段階； 前記データ・パケットを構成するすべてのパケット・フラグメントが受信された ときに判定する段階；前記の複数の関連パケット・フラグメントの前記メッセー ジ・データ部分を１つの再組立されたデータ・パケットに結合する段階；および 再組立の終了時に再組立が終了したことを前記マイクロプロセッサに通知する段 階； によって構成されることを特徴とする方法。