JPH07502396A - 単一点入出力装置を制御する直列データパケットを発生し送信する装置 - Google Patents
単一点入出力装置を制御する直列データパケットを発生し送信する装置Info
- Publication number
- JPH07502396A JPH07502396A JP5511824A JP51182493A JPH07502396A JP H07502396 A JPH07502396 A JP H07502396A JP 5511824 A JP5511824 A JP 5511824A JP 51182493 A JP51182493 A JP 51182493A JP H07502396 A JPH07502396 A JP H07502396A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- data packet
- transmitter
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims description 24
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 239000000835 fiber Substances 0.000 claims 1
- 230000003287 optical effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/423—Loop networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
- H04Q9/14—Calling by using pulses
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1116—Position of module in loop, ring determines address of module
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1131—I-O connected to a bus
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15022—Synchronus serial datatransmission
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15023—Data packet, each module reads input stream and replaces with output
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
単一点大出力装置を制御する直列データパケットを発生し送信する装置
出願人の発明は一般的には電気的制御メカニズムに関し、より詳細には、プログ
ラマブル論理制御装置あるいは多くの機能を実行する他の形式のマイクロプロセ
ッサ型装置(microprocessor based devices)に
直列に接続される単一点入出力装置(single point 1nput
and output devices )のネットワークに関する。
関連出願
本出願は、本出願と同一日付で受け付けられ、共通に誼渡された以下に示す名称
の出願に関連する。即ち、
「単一点入出力装置を制御する同期式シリアル通信ネットワーク」 (通し番号
No、XXX、XXX、当社番号AP46)、「単一点入出力装置ネットワーク
の状態を含む直列データパケットを受信し復号する装置」 (通し番号No、X
XX、XXX、当社番号AP48)、「通信ネットワークの状態を示す直列デー
タパケットを通信ネットワークから受信し修正する装置」 (通し番号No、X
XX、XXX、当社番号AP49)ここでこれらの出願に言及することにより、
これら出願の内容は本願に明確に組入れられることとする。
背景技術
製造作業における多数の機能を制御するために使用されるプログラマブル論理制
御装置(PLC)とインタフェースする入出力制御モジュールは周知されている
。たいていの場合、これらの制御モジュール組立体はラック組立体においてPL
Cと電気的に接続されている。この組立体は製造作業に使用される工作機械から
離れた工場の床に設置され、汚れや、湿気、振動など物理的に酷使されることを
防止する必要が多く生じる。多数のスイッチ、パイロット灯、制御リレー等が工
作機械に配置されているので、これらの装置をPLOに接続するためにはかなり
多くの配線か必要となる。なぜならば各装置は関連する入出力点との間に最低2
本の電線を必要どするからである。
遠隔入出力制御モジュールは工作機械に直接搭載されたラック組立体に配置され
るように使用することが可能である。こうすれば配線の必要性が減少するけれと
も、追加するラック組立体には電源と、よりコストがかかるネットワークインタ
フェースモジュール(NIM)を追加する必要がある。これらの組立体は一般に
大型となり、必要な搭載スペースがないおそれもある。さらに各装置を遠隔入出
力制御モジュールに直接接続する必要があろう。
またホストPLCはローカルNTMが必要になり、ローカルNIMと遠隔NIM
との間の通信は複雑になりつる。各装置は独自のアドレスを持っている。
PLCによって通信リンクに送られる各種のデータパケットからアドレスを表す
データを選択しかつ復号することができるように、各入出力点には入出力点のア
ドレス位置を知りかつそれを設定する手段がなければならない。また、各入出力
点は、データがPLCに送り返されたとき、データに当該入出力点の独自性をマ
ークできなければならない。システム規模が非常に大きくなるとアドレスの復号
に必要なオーバーヘッドが追加されるため、応答時間が問題となりつる。またデ
ータパケットの数がより多くなると、誤りの検出と訂正もより複雑になりつる。
一般にこれらのパケットには、ルーティング情報、データ、検査合計ビットなど
誤り検出部分を含む前置部分が含まれているのが普通である。
また故障になった場合、入出力制御モジュールが頻繁に交換されることも周知の
ことである。重要な故障の場合機械動作を閉塞することになるので最短時間で交
換を行なう必要がある。入出力制御モジュールはたいてい16またはそれ以上の
入出力点を存している。モジュールを交換することは最低32箇所の配線を除去
して再接続することを意味している。システム変更に対して制御モジュールを追
加あるいは削除することは、アドレスづけのために個々の入出力点の再構成を必
要とする。
本発明はこれらの問題点を解決するようになっている。
本発明の目的は同期式シリアル通信プロトコルを使用して、複数の遠隔入出力中
継器モジュールのネットワークとプログラマブル論理制御装置との間の通信を低
コストにすることである。
本発明の更に進んだ目的は通信システムを提供することであって、このシステム
のプログラマブル論理制御装置にはネットワークに結合された遠隔入出力中継器
モジュールに接続された出力装置の状態を決定するデータパケットを発生させる
発信器モジュールが含まれている。
本発明の更に進んだ別の目的は通信システムを提供することであって、このシス
テムのプログラマブル論理制御装置にはネットワークに結合された遠隔入出力中
継器モジュールに接続された入力装置の状態を示すデータバイト[・を受信しか
つ復号する受信器モジュールが含まれている。
本発明のさらに別の目的は通信システムを提供することであって、このシステム
のネットワークに結合された第1の遠隔入出力中継器モジュールは自身の出力装
置の状態を決定するデータパケットを受信しかつ復号して、自身の入力装置の状
態を示すデータパケットを修正する。修正されたデータパケットは、ネットワー
クに結合された次のインライン遠隔入出力中継器モジュールに送られる。
最後に、本発明の目的は通信システムを提供することであって、このシステムの
同期式シリアル通信プロトコルはデータバイトにマンチェスター分相形2進数合
(Manchester 5plit−phase binary code)
を使用している。
本発明の他の特徴と利点は、本発明の好適実施例を示す添付の図面と共に取り入
れた以下の明細書から明かであろう。この実施例は必ずしも本発明の全容を示し
ているとは限らないので、本発明の全ての範囲を説明するため請求の範囲の中で
言及する。
図面の簡単な説明
第1図は本発明による通信システムのブロック図である。
第2図は、ネットワークに結合された個別の入出力中継器モジュールを介して進
行するデータストリームのデータフォーマットを示す図である。
第3図は、データバイトの異なる2進数表現を示す各種波形図である。
第4図は、ネットワークに接続されたプログラマブルコントローラの中に配置さ
れた発信器モジュールのブロック図である。
第5図は、ネットワークに接続されたプログラマブルコントローラの中に配置さ
れた受信器モジュールのブロック図である。
第6図は、ネットワークに結合された入出力中継器モジュールのブロック図であ
る。
詳細な説明
本発明から多数の異なる実施例を導き出すことは容易であるが、ここに好適実施
例を詳細に説明しかつ図面で示すことにする。本開示は本発明の原理を例示して
いるのであって、説明している特定実施例は本発明のより広い観点に対する限界
と考えてはならない。
第1図を参照すると、同期式シリアル通信プロトコルを使用して、複数の遠隔入
出力中継器(IOR)モジュール12のネットワークとプログラマブル論理制御
装置(PLC)10との間の低コストの通信システムが開示されている。
PLCIOには製造作業における多数の機能を制卸する梯子型プログラムを実行
するCPU14が含まれている。データバス15はCPUを対入出力点発信器(
Paint [10けansmitter ) 1 Gおよび対入出力点受信器
(Point Ilo receiver)18に接続する。シリアルループ通
信ネットワーク20は発信器16から始まり各IQR12と接続し、受信器18
で終わっている。ネットワーク20の伝送媒体は電線あるいは光ファイバで良い
。製造作業用の入力装置22および出力装置24はl0RI2に接続され、梯子
型プログラムに応答し梯子壓プログラムと相互動作する。各遠隔10R12は入
力、出力あるいはその両方の能力を持っている。ネットワーク20は多心ケーブ
ルであって、直列データライン20aとクロックライン20bとを含む2本の信
号線が必要である。追加する電線は電力の分配と接地用である。ネットワーク2
0上の遠隔10R12の数はクロック周波数、サイクル時間、なとシステムパラ
メータと伝送媒体とによって限定されるだけである。各遠隔10R12のアドレ
スは送信器1Gと受信器■8との間のループにおける遠隔10Rの位置によって
自動的に決定されるので、独特なものではない。
直列データライン20aに送信される情報の直列データパケット2Iは入力同期
バイト30、出力同期バイト31、データ32〜37で構成される。パケットの
長さはネットワーク20に接続される遠隔10R12の数に依存する。入力同期
バイト30と出力同期バイト31はビットパターンから構成されているが、10
Rはそのビットパターンを復号して、いつIORに接続されている入力装置およ
び出力装置の状態を表すパケットから取り出したりあるいは追加したりするかを
決定する。クロノクライン20bは発信器16、l0R12、受信器18を同期
させる。
梯子型プログラムがPLCで実行されると、各種の出力装置24に対して電流を
流したり切ったりする。CPUは各出力装置24に対するデータバイトを発生さ
せる。これらのデータバイトはデータバス15により対入出力点発信器16に結
合される。対人出力点発信器16は出力データバイトとクロックライン20bを
含む直列データライン20aを発生させる。第2図に示すとおり、直列データラ
イン20aは発信器16から出て、点26で第1のl0RI2aに入るから、直
列データライン20aは入力バイト30、出力バイト31.昇順の出力データ0
(n)のnバイトの形式になっている。ここにnはネットワークに接続されて
いるl0R12の全数であり、n=1はネットワーク20上で発信器16に最も
近い第1の装置である。直列データパケットがI[R12aを通ると、このデー
タストリームは修正される。l0R12aは入力バイト30を復号した後、10
RI2aはその入力データバイトに、入力装置22aの状態を示す! (+)3
5を挿入する。次にl0RI2aは、l0RI2aが出力バイト31を復号する
まで次のデータバイトをパスできる。次のバイトのデータ0(1)32は出力装
ft24aの要求された状態を表す。l0R12aはこのバイトをデータストリ
ームから取り出し次にl0R12aに接続されている出力装置24aに電流を流
すかあるいは切断する。データストリームの残りはl0RI2aを通過して点3
8でl0RI2bに渡される。追加された入力データバイトI (1)35のバ
イトの長さは取り出された出力バイト0(1)32と同じであるから、このデー
タストリームは点26におけるデータストリームと同じ長さである。第2のl0
R12bはこの処理を継続する。l0R12bは入力バイト30を復号した後そ
の入力装置22bの状態データ+ (2)36をデータストリームに追加し、出
力バイト31を復号した後その出力装置24bの状態データ0(2)33を取り
出す。
この手続きは1からnにわたる残りのl0RI2の全てによって継続しておこな
われ、修正された最後のデータストリームは、入力バイト30、降順の入力デー
タバイト! (1)からI(nL出カバイト31を持って受信器18の入力40
に現れることになる。全ての出力バイトO(n)は取り出されてしまっている。
受信器18は受信したデータストリームを、l0R12に接続された各入力装置
22の状態を表すデータビットに復号し、CPU14が使用できるようにこれら
のデータビットをデータバス15に結合する。
直列データパケット21はディジタルであるから、論理lと論理2の2つの状態
だけを持ち、システムを簡潔に保っている。フリーランニングするクロックライ
ンを第3図に示すが、第3図には直列データパケットの各種組合わせも図示され
ている。分相形2進数表示はデータバイトの表現に使用される。2つのクロック
周期は1つの2進ビツトを表すために必要である。論理lは42aに示すとおり
論理ハイでその後に論理ローが続く。論理0は42bに示すとおり論理ローでそ
の後に論理ハイが続く。42cは2進数0110の表現を示す。全ての在勤なデ
ータビットは常に論理ハイから論理ローあるいは論理ローから論理ハイの組合わ
せであり、データビット列の中で発生する最も長く続く論理ハイあるいは論理ロ
ーの数は2である。したがって入力同期バイト30および出力同期バイト31は
、在勤な入力データバイトあるいは出力データバイトに対して間違えることがな
いように3つまたはそれ以上連続する論理ハイあるいは論理ローによって表現す
ることができる。
対入出力点発信器16の詳細は第4図のブロック図によって開示されている。
この回路は直列データライン20aとクロック信号20bの発生という2つの主
要機能を備えている。ネットワーク20上の各種装置を同期させるために使用さ
れるクロック信号20bはフリーランニング型あるいはバースト壓にして良いが
、最小待ち時間(minimum 1atency )はフリーランニング型に
よって得られる。システムの動作はクロック周波数と独立であるから、発振器4
4によって発生するシステムクロック45は伝送媒体、EMIおよびRFIに対
するFCCの要求、システム雑音の考慮およびシステムのサイクル時間に対して
最適化することができる。バッファー46はシステムクロック信号20bの駆動
部となる。データバス15を介したCPU14からのリセット信号47は直列デ
ータラインに対する直列データパケット21の発信を開始する。シフト・カウン
ト・カウンタ48とカウントデコーダ49は結合されて、2nプラス入カバイト
30プラス出カバイト31のクロック周期に等しい送信パケットの長さを決定す
る。ここにnは遠隔10R+、2の数である。デコーダ49はパラレルイン・シ
リアルアウト・シフトレジスタ52.56に対するシフト/ロードライン50と
、シフト・カウント・カウンタ48に対するロード信号とを用意する。各10R
12の出力状態を表すデータはCPU14によって発生し、データバス15を介
しパラレルフォーマットでバッファレジスタ54に送られる。インバータ53は
、各10R12に対する出力バイトとなる分相型2進数表現を形成するため各デ
ータビットを反転する。
出力パケットの長さはネットワーク上のl0R12の数に依存するのであるから
、l0R12が出力を持たない場合、10R12の入力状態を適切なタイムスロ
ットに挿入するために、位置ホルダーとしての有効なデータ出力は依然としてネ
ットワークに送られなければならない。バッファレジスタ54の出力55はパラ
レルイン・シリアルアウト・シフトレジスタ56に送られる。このシフトレジス
タからのデータ57が計時されて出力シフトレジスタ52に入ると、出力シフト
レジスタ52はシフトライン50の制御の下に人力同期パルス30、出力同期パ
ルス31および出力データ57を順番に組合わせる。このレジスタ52からの出
力は第2図に示したデータ出力信号20aである。10R12の数は一定でな(
、かつデータバス15の幅には限界があるから、データバス15からのデータ入
力はデータバスI5、CPU14、シフトレジスタ56のデータ構造に依存して
8、I6あるいは32のグループに分割することができる。このことは実質的に
数に制限なくl0R12をいくつでもネットワーク20に接続できることになる
。
10R(1)12aの詳細を第5図に示す。l0R12は中継器の機能を実行す
るので、その結果として受信したデータと直列データライン20aに再送された
データに固在の遅れがある。発信器I6から受信したクロック信号20bをイン
バータ58で反転してこの遅れをクロック周期の半分に維持することにより10
Rを通るときの最小のシステム遅れ(system delay)あるいは最小
待ち時間(minimum 1atency )が得られる。そのためIOR(
2)12bに送られる出力クロック信号は実際としてこの量だけ遅れる。IOR
はいくつかの機能を実行する。IORはスイッチ人力22aをモニタする。この
スイッチ入力は絶縁されていれば(接点、リミットスイッチ、押しボタン等)ど
んなタイプからでも良いが、IORの論!!!電圧レベルに変換されていなけれ
ばならない1.入力装置の状態は直列データパケット21に挿入され、このルー
プの中の次のIORに送られる。
TORは装置出力信号24aを出力して出力ドライバを起動しリレー、パイロッ
ト灯あるいは同様な出力装置を作動(piAup)させる、IORは実配線のア
ドレスを必要としないからコごザがアドレスを設定する必要はない。IOHのア
ドレスは通信ネットワーク20の中のIORの位置によって決まる。
入力□スイッチの状態は直列データパケット210入力間期バイト30の後に挿
入される。DQフリップフロップ(FF)65.66.67は3ステージのシフ
トレジスタを形成しており、クロック信号20bにより同期動作中のデータビッ
トにおける計時のために使用され、更に直列データパケット21に入力データI
(1)を追加し、直列データパケット21から出力データO(1)を取り出す手
段になっている。2ビツトシフトレジスタ68は、入力同期検出器62および出
力同期検出器63によって受信された入力データを復号するときに使用するメモ
リになっている。検出器62は、3つの連続した論理lでその後に論理0が続い
たデータ、即ち本好適実施例における入力同期バイト30を表すデータを検出す
ると、ラッチ60をセットする。ラッチ60の出力61は論理スイッチ69.7
0.7■を制御する。これらのスイッチによりDQフリップフロップ67は次の
いずれかをおこなうことができる。即ち、ラッチがリセットされているときはス
イッチ71の入力端子raJを介して直列データパケット21を直接出力し、あ
るいはラッチがセットされているときはスイッチ7Iの入力端子「b」を介して
、DQフリップフロップ65.66を通って2サイクル遅れた直列データパケッ
ト21を出力する。
本好適実施例において検出器62が入力同期バイト3oを復号すると、検出器6
2はラッチ60をセットする。これによってスイッチ69〜71の入力端子「b
」が動作状態(act 1ve)になる。そのときDQフリップフロップ66は
入力スイッチ22aの状態を記憶し、DQフリップフロップ66は入力スイッチ
22aの状態の否定を記憶する。これらのビットは次の2クロック周期の間にデ
ータストリーム22aに挿入される。データストリーム22aは、検出器63が
3つの連続した論理0でその後に論理lが続くデータ、即ち本好適実施例におけ
る出力同期バイト3を表すデータを検出するまで、スイッチ69の入力端子「b
」で受信されるように連理して送られる。次に検出器63はラッチ60をリセッ
トする。これによってスイッチ69〜71の入力端子raJが動作状態にする。
そのときDQフリップフロップ65.66のビットは直列データパケット21か
ら除外され、DQフリップフロップ67はスイッチ71の入力端子raJを直接
介して直列データパケット21を再び出力する。DQフリップフロップ65.6
6の情報にはその瞬間における出力装置24の状態かを含まれている。排他的論
理和ゲート72がこの情報が有効であることを検証すると、検出器63によって
論理積ゲート74がイネーブルされ、出力状態が決定される。ディジタル・フィ
ルタ/デバウンス回路76および出力フリップフロップ78は接点接触のバウン
ス、誤りデータあるいは雑音を防止する。この回路は、たとえば、3周期連続し
て同し要があったときにだけ変更のためにセットされる。フリップフロップ78
の出力は、出力装置24aを起動するトライアックあるいはその他の同様な装置
を駆動するために使用される。
直列データパケット21は、入力同期バイト30の後の入力スイッチ状態ビット
を挿入し、かつ出力同期バイト31の後に出力スイッチ状態ビットを取り出すこ
とによって修正された。データストリームの長さは変化しなかった。l0R12
が入力装置としてだけ機能する場合でも、発信器16は、このIORに対して有
効な出力データバイトを位置ホルダーとして含めなければならない。同様に10
R+2が出力装置としてだけ機能する場合、受信器18がその入力データノくイ
トを無視するとしても、l0R12は有効な入力データバイトをデータストリー
ムパケットに挿入する。IORの出力はそのIORに直列に接続された次のTO
Hに送られるか、あるいはネットワークの最後のIORの場合は入力データバイ
トを復号する受信器18に送られる。第6図に受信器のブロック図を示すが、そ
の詳細は以下に述べる。
受信器18はシフトレジスタおよび誤り検出器として機能する。クロック入力2
0bはネットワーク20上の最後の1OR12から得られ、受信した直列データ
パケット21にネットワーク上の複数のl0R12によって挿入された入力情報
を復号するために使用される。40において受信したときの直列データビット)
21は、4ビツトの入力同期バイト30、n個の入力データバイト、4ビツトの
出力同期バイト31の形をしている。
4ビット同期シフトレジスタ80は、出力同期バイト31が検出されるまで直列
データパケット21がこのレジスタを通過できるようにすることによって入力同
期バイト30を直列データパケット21から取り出す。結果として得られたデー
タストリーム8Iは直並列変換器である受信器シフトレジスタ82に結合される
。並列出力83には各1ORの入力データバイトの個別の分相型表現が含まれて
いる。したがって出力83aは入力データバイトの第1のビットであり、この入
力データバイトには入力装置t22aの真の状態が含まれ、出力83bは出力8
3aの否定となる。他のIORの人力データバイトの第1のビットとともに、出
力83aはデータ受信バッファレジスタ84に転送される。出力83a、83b
は排他的論理和ゲート群86によって比較される。これらの出力は常に論理的に
反対でなければならないから、出力87は常に論理lでなければならない。これ
らの出力はレジスタ88に記憶されるが、レジスタ88は受信した直列データパ
ケット21におけるIORの位置による誤りを検出する手段となる。これらの誤
りは信号ラインの開放や短絡、雑音、あるいは無効なデータによって惹起された
ものと考えて良い。検出器90は出力同期バイト31のビットパターンに対して
同期シフトレジスタ80の4ビツト出力91を監視する。前記パターンを検出す
ると、検出器90はバッファレジスタ84とデータレジスタ88にこの周期は完
了したことを示す信号を送る。ネットワーク上のIORに接続された入力装置2
2の状態を含む出力92.94は、CPUの梯子型プログラムを実行するどきC
PU14によって使用されるためにデータバス!5に送られる。
発信器16の場合と同様、入力装置22の数は一定ではなく、データバス15の
幅に関する制限がある。データバス15に対するデータ出力は、データバス15
、CPU14、レジスタ84.88のデータ構造に依存して8.16あるいは3
2のグループに分割しても良い。このことは実質的に数に制限なくIOR12を
いくつでもネットワーク20に接続てきることになる。
システムを介した最小待ち時間に対して、直列データパケット21は、送信むだ
時間(transmission dead time)や空き時間(off
tim)を伴わずに常に動作している直列データライン20aと共に周期的にフ
リーランニングする。スタートビットあるいはストップビット、パリティビット
、検査合計ビットあるいは他の誤り検査符合に対する要求条件はない。
特定の実施例を図に示しか一つ説明してきたが、本発明の範囲あるいは精神から
逸脱することなく多数の修正変形をすることが可能である。たとえば、IORを
特定の入力装置と出力装置ど共に直接続合するために、ASICパッケージを使
用してIORを超小型化することが可能である。
Cく
C”<
Claims (9)
- 1.同期式シリアル通信ネットワークを介してマイクロプロセッサ型装置と入出 力中継器モジュールのネットワークとの間にデータを転送する送信器モジュール であって、 (A)前記マイクロプロセッサ型装置のチータバスに結合されたバッファレジス タであって、前記マイクロプロセッサ型装置によって発生したデータビットを記 憶するバッファレジスタと、 (B)前記同期式シリアル通信ネットワークに対するクロックパルスとクロック 速度とを発生させる発振器と、 (C)シフト/ロードラインと、前記同期式シリアル通信ネットワークに接続さ れた前記中継器モジュールの総数に基づくデータパケットの長さとを発生させる カウンタ/デコーダ手段と、 (D)前記バッファレジスタに結合された第1のシフトレジスタであって、前記 バッファレジスタで結合された前記データビツトを記憶し、かつ前記シフトライ ンの制御の下に前記データビットを第1の直列データパケットに変換する第1の シフトレジスタと、 (E)前記第1のシフトレジスタに結合された第2のシフトレジスタであって、 入力同期バイトと出力同期バイトとを前記第1の直列データパケットに追加して 、前記シフトラインの制御の下に第2の直列データパケットをつくり出す第2の シフトレジスタと、 を含む送信器モジュールにおいて、 (F)前記第2の直列データパケットは、前記入出力中継器モジュールに送信す るため前記同期式シリアル通信ネットワークに結合される、ことを特徴とする送 信器モジュール。
- 2.請求項1記載の発信器モジュールであって、マイクロプロセッサ型装置によ り発生する前記データビットは前記入出力中継器モジュールに接続された出力装 置に対する状態ビットを表すことを特徴とする発信器モジュール。
- 3.請求項2記載の発信器モジュールであって、前記データビットは前記第1の シフトレジスタにより分相型2進数出力バイトに変換され、前記入出力中継器モ ジュールのそれぞれの1つは前記第1の直列データパケットに含まれる、ことを 特徴とする発信器モジュール。
- 4.請求項3記載の発信器から送られた第2の直列データパケットであって、前 記データパケットは入力同期バイトとキロ出力同期バイトと、nは前記ネットワ ークに接続されたIORモジュールの数として、n個の出力バイトと、から構成 されることを特徴とする第2の直列データパケツト。
- 5.請求項3記載の発信器から送られた第2の直列データパケットであって、前 記ネットワークに接続された入出力中継器モジュールのそれぞれは前記関連する 出力装置を制御する前記関連するデータパケットから自身が関達する前記出力バ イトを取り出すことを特徴とする第2の直列データパケット。
- 6.請求項1記載のマイクロプロセッサ型装置であって、プログラマブルロジッ クコントローラであることを特徴とするマイクロプロセッサ型装置。
- 7.請求項1記載のマイクロプロセッサ型装置であって、パーソナルコンピュー タであることを特徴とするマイクロプロセッサ型装置。
- 8.請求項1記載の発信器であって、前記同期式シリアル通信ネットワークは多 対電線ケーブルであり、かつ前記第2の直列データパケットは前記ケーブルを介 して伝送されることを特徴とする発信器。
- 9.請求項1記載の発信器であって、前記同期式シリアル通信ネットワークは光 ファイバケーブルであり、かつ前記第2の直列データパケットは前記ケーブルを 介して伝送されることを特徴とする発信器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US812,149 | 1991-12-23 | ||
US07/812,149 US5287353A (en) | 1991-12-23 | 1991-12-23 | Apparatus for generating and sending a serial data packet for controlling a network of single point I/O devices |
PCT/US1992/011081 WO1993013607A1 (en) | 1991-12-23 | 1992-12-17 | Apparatus for generating and sending a serial data packet for controlling a network of single point i/o devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07502396A true JPH07502396A (ja) | 1995-03-09 |
Family
ID=25208667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5511824A Pending JPH07502396A (ja) | 1991-12-23 | 1992-12-17 | 単一点入出力装置を制御する直列データパケットを発生し送信する装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5287353A (ja) |
EP (1) | EP0619055B1 (ja) |
JP (1) | JPH07502396A (ja) |
AU (1) | AU657246B2 (ja) |
CA (1) | CA2125705C (ja) |
DE (1) | DE69231158T2 (ja) |
MX (1) | MX9207529A (ja) |
WO (1) | WO1993013607A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311508A (en) | 1991-12-23 | 1994-05-10 | Square D Company | Apparatus for receiving and decoding a serial data packet containing the status of a network of single point I/O devices |
US5581297A (en) * | 1992-07-24 | 1996-12-03 | Intelligent Instruments Corporation | Low power video security monitoring system |
US5956247A (en) * | 1992-10-26 | 1999-09-21 | Lear Automotive Dearborn, Inc. | Reducing input signal levels to a microprocessor |
CA2181687A1 (en) * | 1994-02-23 | 1995-08-31 | Brian J. Bischoff | Field transmitter for storing information |
US5682142A (en) * | 1994-07-29 | 1997-10-28 | Id Systems Inc. | Electronic control system/network |
US5721737A (en) * | 1995-05-09 | 1998-02-24 | Smc Pneumatics, Inc. | Serial transmission system for controlling a network of I/O devices |
US5802321A (en) * | 1996-06-20 | 1998-09-01 | Square D Company | Synchronous serial communication network for controlling single point I/O devices |
US6188830B1 (en) | 1997-07-14 | 2001-02-13 | Sony Corporation | Audiovisual effects processing method and apparatus for instantaneous storage-based playback of audio data in synchronization with video data |
FR2769661B1 (fr) * | 1997-10-10 | 1999-12-31 | Peugeot | Systeme de commande a distance du verrouillage/deverrouillage des ouvrants d'un vehicule automobile |
US6072585A (en) * | 1997-12-12 | 2000-06-06 | Lexmark International, Inc. | Method and apparatus for managing the power consumption of a printer |
US7356494B2 (en) | 1999-05-19 | 2008-04-08 | I.D. Systems, Inc. | Robust wireless communications system architecture and asset management applications performed thereon |
US7656271B2 (en) * | 2002-01-09 | 2010-02-02 | I.D. Systems, Inc. | System and method for managing a remotely located asset |
AU5588000A (en) * | 1999-05-19 | 2000-12-05 | Id Systems, Inc. | Fully automated vehicle rental system |
GB2352144A (en) * | 1999-07-16 | 2001-01-17 | Texas Instruments Ltd | Data transfer between memory nodes |
US7970962B2 (en) * | 2002-03-15 | 2011-06-28 | Broadcom Corporation | Method and apparatus utilizing a tail bus to solve back-to-back data burst problems |
US20050029872A1 (en) * | 2003-08-08 | 2005-02-10 | Ehrman Kenneth S. | Universal power supply |
US7860874B2 (en) * | 2004-06-08 | 2010-12-28 | Siemens Industry, Inc. | Method for searching across a PLC network |
US7512593B2 (en) * | 2004-06-08 | 2009-03-31 | Siemens Energy & Automation, Inc. | System for searching across a PLC network |
WO2006093992A2 (en) * | 2005-03-01 | 2006-09-08 | I.D. Systems, Inc. | Mobile portal for rfid applications |
US7683760B2 (en) * | 2005-03-01 | 2010-03-23 | I.D. Systems, Inc. | Mobile portal for RFID applications |
RU2419826C2 (ru) * | 2006-08-08 | 2011-05-27 | Сименс Энерджи Энд Отомейшн, Инк. | Устройства, системы и способы, относящиеся к plc |
US8558755B2 (en) * | 2007-12-11 | 2013-10-15 | Adti Media, Llc140 | Large scale LED display system |
US8599108B2 (en) * | 2007-12-11 | 2013-12-03 | Adti Media, Llc140 | Large scale LED display |
US8648774B2 (en) | 2007-12-11 | 2014-02-11 | Advance Display Technologies, Inc. | Large scale LED display |
US8922458B2 (en) * | 2007-12-11 | 2014-12-30 | ADTI Media, LLC | Data and power distribution system and method for a large scale display |
US8766880B2 (en) * | 2007-12-11 | 2014-07-01 | Adti Media, Llc140 | Enumeration system and method for a LED display |
US20110184534A1 (en) * | 2010-01-27 | 2011-07-28 | Baker Hughes Incorporated | Configuration of ordered multicomponent devices |
DE102012004844B4 (de) * | 2012-03-13 | 2018-05-17 | Phoenix Contact Gmbh & Co. Kg | System der Messwertüberwachung und Abschaltung bei Auftreten von Messwertabweichungen |
WO2016081192A1 (en) * | 2014-11-20 | 2016-05-26 | Rambus Inc. | Memory systems and methods for improved power management |
US9571908B2 (en) * | 2014-12-23 | 2017-02-14 | Raytheon Company | Extendable synchronous low power telemetry system for distributed sensors |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794592A (en) * | 1984-06-29 | 1988-12-27 | Hewlett-Packard Company | Serial network architecture for user oriented devices |
US4850047A (en) * | 1986-08-29 | 1989-07-18 | Fujitsu Limited | Optical bus communication system utilizing frame format signals |
NL8700736A (nl) * | 1987-03-30 | 1988-10-17 | Philips Nv | Een-kanaalsbussysteem voor meermeester gebruik, met bitcelsynchronisatie, en meesterstation voorzien van een bitcelsynchronisatie-element daarvoor. |
DE3715885A1 (de) * | 1987-05-13 | 1988-11-24 | Philips Patentverwaltung | Vorfeldeinrichtung, insbesondere fuer ein b-isdn-vermittlungssystem |
JP2579963B2 (ja) * | 1987-10-26 | 1997-02-12 | シャープ株式会社 | 通信方式 |
CA1338459C (en) * | 1987-10-27 | 1996-07-16 | Toshiaki Tokizane | Remote supervisory and controlling system |
EP0380680B1 (en) * | 1988-05-17 | 1996-03-06 | Kabushiki Kaisha Komatsu Seisakusho | Series controller |
EP0390978A1 (en) * | 1989-04-03 | 1990-10-10 | Koninklijke Philips Electronics N.V. | Communication system with a two-wire serial backbone bus for connecting bridges to secondary three-wire buses |
US5105421A (en) * | 1989-12-15 | 1992-04-14 | Alcatel Na Network Systems Corp. | System for controlling multiple line cards on a TDM bus |
-
1991
- 1991-12-23 US US07/812,149 patent/US5287353A/en not_active Expired - Lifetime
-
1992
- 1992-12-17 AU AU33319/93A patent/AU657246B2/en not_active Ceased
- 1992-12-17 CA CA002125705A patent/CA2125705C/en not_active Expired - Fee Related
- 1992-12-17 EP EP93901911A patent/EP0619055B1/en not_active Expired - Lifetime
- 1992-12-17 DE DE69231158T patent/DE69231158T2/de not_active Expired - Fee Related
- 1992-12-17 JP JP5511824A patent/JPH07502396A/ja active Pending
- 1992-12-17 WO PCT/US1992/011081 patent/WO1993013607A1/en active IP Right Grant
- 1992-12-23 MX MX9207529A patent/MX9207529A/es not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2125705C (en) | 1998-10-13 |
WO1993013607A1 (en) | 1993-07-08 |
DE69231158D1 (de) | 2000-07-13 |
AU3331993A (en) | 1993-07-28 |
US5287353A (en) | 1994-02-15 |
EP0619055B1 (en) | 2000-06-07 |
CA2125705A1 (en) | 1993-07-08 |
DE69231158T2 (de) | 2001-02-15 |
MX9207529A (es) | 1994-06-30 |
EP0619055A1 (en) | 1994-10-12 |
AU657246B2 (en) | 1995-03-02 |
EP0619055A4 (en) | 1996-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07502396A (ja) | 単一点入出力装置を制御する直列データパケットを発生し送信する装置 | |
JPH07502395A (ja) | 入出力装置のシリアルネットワーク用レシーバ/デコーダ | |
JPH07502869A (ja) | 入出力装置のシリアルネットワーク用受信器/デコーダ | |
KR0138266B1 (ko) | 전력제어시스템의 장치간에 절연을 제공하고 그 절연수단을 통해 전력 및 데이타를 전송하기 위한 회로 | |
US5802321A (en) | Synchronous serial communication network for controlling single point I/O devices | |
JP2004534488A (ja) | 情報を変換する通信制御器及び方法 | |
JP2001527239A (ja) | ディジタルデータを直列伝送するための通信インタフェースおよびデータ伝送方法 | |
US11947475B2 (en) | Synchronized processing of process data and delayed transmission | |
JPH07502614A (ja) | 単一点入出力装置を制御する同期式シリアル通信ネットワーク | |
JPH0746807B2 (ja) | 時分割多重伝送システム | |
Neri et al. | Mininet: A local area network for real-time instrumentation applications | |
JPS60105340A (ja) | 簡易形デ−タ伝送装置 | |
JPH03292256A (ja) | 電子連動装置 | |
JPS58198941A (ja) | 簡易形デ−タ伝送装置 | |
KR940013056A (ko) | 가정자동화 시스템의 장치간 통신회로 및 방법 | |
Cook et al. | A Different View of the Home Network | |
JPS60103842A (ja) | 簡易形デ−タ伝送装置 | |
JPS60103845A (ja) | 簡易形デ−タ伝送装置 | |
JPH0256867B2 (ja) |