JPH07500455A - 絶縁体における電荷蓄積に起因するフィールドインバージョンの抑制に関する構造 - Google Patents
絶縁体における電荷蓄積に起因するフィールドインバージョンの抑制に関する構造Info
- Publication number
- JPH07500455A JPH07500455A JP5507222A JP50722293A JPH07500455A JP H07500455 A JPH07500455 A JP H07500455A JP 5507222 A JP5507222 A JP 5507222A JP 50722293 A JP50722293 A JP 50722293A JP H07500455 A JPH07500455 A JP H07500455A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- integrated circuit
- amorphous silicon
- electrical devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009825 accumulation Methods 0.000 title 1
- 239000012212 insulator Substances 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 121
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 238000001465 metallisation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 10
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 239000011247 coating layer Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- GVGLGOZIDCSQPN-PVHGPHFFSA-N Heroin Chemical compound O([C@H]1[C@H](C=C[C@H]23)OC(C)=O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4OC(C)=O GVGLGOZIDCSQPN-PVHGPHFFSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000012085 test solution Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/298—Semiconductor material, e.g. amorphous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、一般に、集積回路を組立てるための集積回路及び多層構造に関する。
より特定的には、本発明は、集積回路（ＩＣｓ）のトランジスタ間にある分離注
入物のチャネルフィールドインバージョンを抑制するための特定の多層構造及び
多層構造を組立てる方法に関する。
従来の技術
一般的に、集積回路は、例えば、フィールド酸化層を用いて互いに電気的に分離
された、シリコン基板上に組立てられた多数のデバイス（例えば、トランジスタ
）からなる。トランジスタの電気的な分離は、チャネルを通って移動することか
らキャリアを妨害すべくトランジスタ間に最初にシリコン基板チャネルをドーピ
ングすることによって一般的に達成される。それゆえに、トランジスタがｎ型で
あるならば、分離チャネルは、ホウ素のようなｐ型ドーパントでドーピングされ
る。酸化層もまた、組立、パッケージング又は集積回路の動作の間に印加された
電圧からドーピングされた分離チャネルを絶縁すべくトランジスタ間に生成され
る。
一般的に、トランジスタは、金属トレースとしてフォトリソグラフ的にパターン
化されているメタリゼーション層によって選択的に接続されている。多重レベル
基板にわたって金属トレースの経路指定をさせるために、２つ以上のメタリゼー
ションレベルが、各金属トレースを形成すべく一般に用いられる。各メタリゼー
ションレベルは、各メタリゼーションレベルを分離すべ（かつトレースの短絡を
防ぐべ（絶縁層によって分離されている。バイアスは、異なるメタリゼーション
レベルにトレースを完成すべ（絶縁層に形成されつる。これらの絶縁層は、トレ
ースの表面に順応する傾向があるので、トレース間に谷を形成する。
組立の間にＩＣの中間層を平坦化するために、各メタリゼーション層の間に挿入
された金属間酸化サンドイッチとして絶縁層が形成される。金属間酸化サンドイ
ッチは、各メタリゼーション層によって作られた谷を充填するための液体として
適用されるＳＯＧ （ｓｐｉｎ−ｏｎ−ｇｌａｓｓ ）層を含む。外側不活性化
層は、湿気のような大気状態か集積回路を保護するように形成される。この不活
性化層は、例えば、窒化ケイ素からなる。
上記の集積回路は、分離領域によって分離された隣接するトランジスタ間の電流
漏れに影響されやすい。しきい電圧は、下に横たわっている基板（ｕｎｄｅｒｌ
ｙｉｎｇｓｕｂｓｔｒａｔｅ）及び酸化層の厚みに関連する。そのしきい電圧が
越えるように分離酸化物に電圧が印加された場合、酸化層の真下のチャネル基板
のインバージョンが発生して、キャリアが隣接するトランジスタ間を移動する。
この効果は、集積回路の性能を損ない、生産量を低下し、かつ製造コストを上昇
させる。
分離破壊の原因となる酸化層に電圧が印加される多くの異なる情況が存在する。
例えば、窒化不活性化層とＳＯＧ層との間の反応は、分離チャネルのインバーシ
コンを導くような電荷を生成する。ＩＣパッケージの製造の間に、ある一定の高
温動作は、水素を窒化不活性化層から開放されるようにする。この自由水素は、
下方に拡散し、かつ有機ＳＯＧ層の炭素と反応する。この反応は、分離破壊を起
因すべ（充分な正電荷の形成をきたす。更に、下に横たわっているチャネル（ｕ
ｎｄｅｒｌｙｉｎｇ ｃｈａｎｎｅｌ）が逆転されるように分離酸化物に電荷が
誘発されうる多くの組立動作が存在する。
１９９０年３月５日に出願された、共通にアサインされた、同時係続出願中の米
国出願第０７／４７６、０８９号において、上述の分離破壊問題に対する典型的
な解決策が提案された。例えば、金属間酸化サンドイッチは、ＳＯＧ層をはさみ
つける（ｓａｎｄｗｉｃｈ）酸化層の一つまたは両方がシリコンで濃縮されるよ
うに変更される。
特に、濃縮された層がＳＯＧ層の下であるならば、シリコンのダングリング・ボ
ンドは、水素と炭素の反応で作られた電荷を中和する。シリコン−濃縮された、
金属間酸化層は、他の方法の中で、プラズマ堆積の間に、追加のシリコン−含有
試液を加えることによって作られる。
シリコン濃縮された酸化物の導入は、窒化不活性化層とＳＯＧ層との間の反応に
よる分離破壊を少なくするが、金属間酸化層の特性（例えば、回り込み率、応力
、及びエツチング率）を変えることな（他の現象に起因する分離破壊を更に抑制
することが望ましい。また、集積回路の製造を簡略化すること、製造コストを削
減すること、及びＳＯＧ層以外の層に導入された電圧または電荷からフィールド
酸化層を保護することも望ましい。
発明の概要
本発明によれば、多層集積回路は、パッケージのいずれかの上部層に導入された
電圧から保護されたフィールド酸化層及び基板チャネルを含む。このシールディ
ングは、集積回路パッケージの現存する層の特性を変更することなしに与えられ
る。これは、集積回路を、標準の特性を持つ層を有しかつ標準酸化堆積機械を用
いて製造されるようにする。
更に、特定的には、本発明は、一つ以上の絶縁層の真下に配置された一つ以上の
アモルファスシリコンの層を用いて分離破壊から保護されたフィールド酸化層及
び基板チャネルを含む集積回路に関する。更に、本発明は、望ましくない電荷を
中和するためにアモルファスシリコン層を有している集積回路を製造する方法に
関する。
好ましい実施例において、アモルファスシリコン層は、ＳＯＧ層の炭素と窒化不
活性化層との反応またはその他の電荷発生現象により、その中に作られたあらゆ
る電荷を中和すべ（集積回路のＳＯＧ層の真下に形成される。代替の好ましい実
施例において、別のアモルファスシリコン層は、電荷を中和すべくＳＯＧ層の頂
部に形成される。別の好ましい実施例において、アモルファスシリコン層は、ホ
ウ素リンケイ酸ガラス（Ｂ Ｐ Ｓ Ｇ）絶縁層とフィールド酸化層との間に形
成される。
図面の簡単な説明
これら及び他の利点及び発明の目的は、添付された図面に関する下記の好ましい
実施例の詳細な説明から明らかになるであろう。
図１は、従来の、多層集積回路の断面図である。
図２は、本発明の好ましい実施例による典型的な多層集積回路における図１の分
離領域ＩＴ Ａ Ｉ＋の断面図である。
好ましい実施例の詳細な説明
従来の集積回路の一般化された断面が、図１に示されている。二つのトランジス
タｌ及び２は、シリコン基板３上に形成され、フィールド酸化層４によって分離
されている。トランジスタは、この分野でよく知られているように、対応するソ
ース領域２０，２１、リンまたはヒ素などのｎ型材料でドーピングされたドレイ
ン領域２２，２３、及び金属またはポリシリコンからなる導電ゲートＴＩ。
Ｔ２を有する。フィールド酸化層の真下の基板チャネル５は、二つのｎ型領域の
間を移動することからキャリアを防ぐべく、ホウ素のような、ｐ型材料でドーピ
ングされている。逆に、チャネルは、ｎ型であり、ドレイン及びソースがｐ型で
ありうる。フィールド酸化層にしきい電圧を越えた電圧が印加されたならば、ｐ
型チャネルのインバージョンが発生し、キャリアがチャネルを通って移動する。
この状態は、分離破壊として一般に知られている。
図２は、本発明に基づいて設計された図１の好ましい分離領域ＩＴ Ａ Ｉ＋の
詳細図を示す。層４及び５は、集積回路の、フィールド酸化層及びチャネル基板
をそれぞれ表わす。ＢＰＳＧ絶縁層６は、少なくとも一つのメタリゼーション層
で形成された金属導体トレース７からトランジスタゲート（例えば、ＴＩ及びＴ
２）を緩衝（ｂｕｆｆｅｒ）すべくフィールド酸化層４上に堆積される。トレー
ス７は、集積回路に形成された種々のデバイス（装置）を相互接続する。
金属導体！・レース７の頂部は、下部酸化層８、ＳＯＧＯｓＯ４上部酸化層ｌＯ
からなる金属間酸化サンドイッチである。このサンドイッチ酸化層は、第２のメ
タリゼーションレベルのトレース（トレース１２）から第１のメタリゼーション
レベルのトレース（即ち、トレース７）を分離する。各追加のメタリゼーション
層は、次のものから一つのメタリゼーション層を電気的に分離する金属間酸化サ
ンドイッチによって分離される。全てのメタリゼーション及び金属間酸化層が形
成された後、窒化不活性化層Ｉ３は、環境からＩＣを保護すべく最上部酸化層（
即ち、図２の酸化層１１）上に堆積される。
好ましい実施例によれば、アモルファスシリコン層１４は、金属間酸化サンドイ
ッチの下部酸化層８とＳＯＧＯｓＯ４でプラズマ堆積によって形成される。この
アモルファスシリコン層は、アモルファスシリコンのダングリングシリコンポン
ドの高い濃度により、相対的に薄（，５ｏｏ−ｉｏｏｏオングストロームのオー
ダーである。絶縁（層）と境をなしているダングリングシリコンボンドは、チャ
ネル基板のインバージョンに一般に起因するＳＯＧ層に導入された電荷を中和す
る。
他の好ましい実施例は、ＳＯＧ層に蓄積された電荷を中和するために用いること
ができる。例えば、ＳＯＧ層の下にアモルファスシリコンの単一層を付与するよ
りも、一つの層（即ち、アモルファスシリコン層１４ａ）がＳＯＧ層の頂部に、
そして別のもの（層１４）がＳＯＧ層の真下に付与される。アモルファスシリコ
ンのこれら二つの層は、上記実施例で付与された単一層よりも薄い。例えば、二
つのアモルファスシリコン層のそれぞれは、約５００オングストロームでありう
る。
本発明の好ましい実施例は、窒化不活性化層とＳＯＧ層との間の相互作用によっ
て作られた電荷の中和や、ＳＯＧ層上に印加された電荷に限定されない。電荷は
、複数の異なる機構によって集積回路パッケージのいかなる絶縁層上にも印加さ
れうるということが決定された。例えば、ガラスの欠陥は、ＳＯＧが無機物であ
っても、ＳＯＧ層に電荷を作りつる。同様に、ある特定の絶縁層の高電圧プラズ
マ堆積は、その中に電荷を誘発しうる。しかしながら、上記の好ましい実施例は
、電荷を中和する。
本発明による多層集積回路の別の好ましい実施例は、それに印加されたあらゆる
電荷を中和すべくＢＰＳＧ層６の真下にアモルファスシリコン層１５を含む。
上記ＳＯＧ層に関して示されたのと同様な方法で、ＢＰＳＧ層の真下の単一アモ
ルファスシリコン層は、前述したように、ＢＰＳＧ層をはさみつけるような二つ
の層（即ち、層１５及び１５ａ）で置換えられうる。
本願発明が、その精神又は重要な特性から離脱することなく別の特定の形式で実
施されつるということが当業者によって感謝されるであろう。本願発明は、特定
の集積回路構造のコンテキストで上述されたけれども、当業者は、他の半導体構
造における望んでいない電荷を抑制することにおけるその適用性を認識するであ
ろう。
ここに開示された実施例は、従って、全ての点で例示であり、限定的に解釈して
はならない。本発明の範囲は、添付された請求の範囲により示されており、明細
書本文にはなんら拘束されなす、そして請求の範囲の均等範囲に属する全ての変
更は、すべて本発明のものである。
ＦＩＧ、、２
フロントページの続き
（７２）発明者 シャイン ヴイーヴエクアメリカ合衆国 カリフォルニア州
９５０３５ ミルピタス カレロ ストリート（７２）発明者 プレマニク デ
ィバンカーアメリカ合衆国 カリフォルニア州
９５０１４ クーバーチイノ ジエームズタウン ドライブ １６５８
（７２）発明者 チャン ファン イエ−アメリカ合衆国和国 カリフォルニア
州９５０３２ ロス ガトス フォレスト ヒルドライブ １２５
Claims (7)
- １．基板と、前記基板上に形成された複数の電気的デバイスと、前記電気的デバ イスのそれぞれの間に与えられた分離手段と、前記電気的デバイスを相互接続す る少なくとも一つのメタリゼーション層と、前記メタリゼーション層に隣接して 配置された第１の絶縁層と、前記絶縁層の真下のアモルファスシリコンの層とを 備えることを特徴とする集積回路。
- ２．前記第１の絶縁層の上にアモルファスシリコンの層を更に備えることを特徴 とする請求項１に記載の集積回路。
- ３．上部及び下部酸化層を更に備え、前記第１の絶縁層は、前記上部及び下部酸 化層の間に配置されたスピンーオンーガラス層であることを特徴とする請求項１ に記載の集積回路。
- ４．前記第１の絶縁層は、前記分離手段の頂部に形成されたＢＰＳＧ層であるこ とを特徴とする請求項１に記載の集積回路。
- ５．前記第１の絶縁層の上にアモルファスシリコンの層を更に備えることを特徴 とする請求項３に記載の集積回路。
- ６．前記第１の絶縁層の上にアモルファスシリコンの層を更に備えることを特徴 とする請求項４に記載の集積回路。
- ７．基板上に複数の電気的デバイスを形成し、前記電気的デバイスの間で当該電 気的デバイスを電気的に分離する分離手段を形成し、前記分離手段上に第１の絶 縁層を形成し、前記絶縁層上にメタリゼーション層を付与し、前記メタリゼーシ ョン層上に第２の絶縁層を付与し、前記第１または第２の絶縁層のいずれかの真 下にアモルファスシリコンの層を形成する段階を具備することを特徴とする集積 回路の形成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/775,085 US5374833A (en) | 1990-03-05 | 1991-10-11 | Structure for suppression of field inversion caused by charge build-up in the dielectric |
| US775,085 | 1991-10-11 | ||
| PCT/US1992/008657 WO1993007644A1 (en) | 1991-10-11 | 1992-10-09 | Structure for suppression of field inversion caused by charge build-up in the dielectric |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07500455A true JPH07500455A (ja) | 1995-01-12 |
| JP3678423B2 JP3678423B2 (ja) | 2005-08-03 |
Family
ID=25103284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50722293A Expired - Fee Related JP3678423B2 (ja) | 1991-10-11 | 1992-10-09 | 絶縁体における電荷蓄積に起因するフィールドインバージョンの抑制に関する構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5374833A (ja) |
| EP (1) | EP0608335B1 (ja) |
| JP (1) | JP3678423B2 (ja) |
| DE (1) | DE69233604T2 (ja) |
| WO (1) | WO1993007644A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763937A (en) * | 1990-03-05 | 1998-06-09 | Vlsi Technology, Inc. | Device reliability of MOS devices using silicon rich plasma oxide films |
| KR960015322B1 (ko) * | 1993-07-23 | 1996-11-07 | 현대전자산업 주식회사 | 차폐용 플레이트를 갖는 반도체소자 제조방법 |
| US5534731A (en) * | 1994-10-28 | 1996-07-09 | Advanced Micro Devices, Incorporated | Layered low dielectric constant technology |
| KR19980055721A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 보호막 형성 방법 |
| US5825068A (en) * | 1997-03-17 | 1998-10-20 | Integrated Device Technology, Inc. | Integrated circuits that include a barrier layer reducing hydrogen diffusion into a polysilicon resistor |
| US6100572A (en) * | 1997-03-20 | 2000-08-08 | International Rectifier Corp. | Amorphous silicon combined with resurf region for termination for MOSgated device |
| US6166428A (en) * | 1997-08-25 | 2000-12-26 | Advanced Micro Devices, Inc. | Formation of a barrier layer for tungsten damascene interconnects by nitrogen implantation of amorphous silicon or polysilicon |
| US6376359B1 (en) * | 1998-03-18 | 2002-04-23 | United Microelectronics Corp. | Method of manufacturing metallic interconnect |
| US8536659B2 (en) * | 2009-07-30 | 2013-09-17 | Polar Seminconductor, Inc. | Semiconductor device with integrated channel stop and body contact |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS497870B1 (ja) * | 1969-06-06 | 1974-02-22 | ||
| JPS5819129B2 (ja) * | 1975-12-10 | 1983-04-16 | 株式会社東芝 | ハンドウタイソウチノ セイゾウホウホウ |
| DE2932569C2 (de) * | 1979-08-10 | 1983-04-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen |
| GB2071411B (en) * | 1980-03-07 | 1983-12-21 | Philips Electronic Associated | Passivating p-n junction devices |
| JPS584948A (ja) * | 1981-06-30 | 1983-01-12 | Fujitsu Ltd | 半導体装置 |
| US4688078A (en) * | 1982-09-30 | 1987-08-18 | Ning Hseih | Partially relaxable composite dielectric structure |
| US4502202A (en) * | 1983-06-17 | 1985-03-05 | Texas Instruments Incorporated | Method for fabricating overlaid device in stacked CMOS |
| JPS6030153A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 半導体装置 |
| US4555300A (en) * | 1984-02-21 | 1985-11-26 | North American Philips Corporation | Method for producing single crystal layers on insulators |
| CA1252372A (en) * | 1985-01-21 | 1989-04-11 | Joseph P. Ellul | Nitsinitride and oxidized nitsinitride dielectrics on silicon |
| US4732801A (en) * | 1986-04-30 | 1988-03-22 | International Business Machines Corporation | Graded oxide/nitride via structure and method of fabrication therefor |
| US4810673A (en) * | 1986-09-18 | 1989-03-07 | Texas Instruments Incorporated | Oxide deposition method |
| US4972250A (en) * | 1987-03-02 | 1990-11-20 | Microwave Technology, Inc. | Protective coating useful as passivation layer for semiconductor devices |
| KR920000077B1 (ko) * | 1987-07-28 | 1992-01-06 | 가부시키가이샤 도시바 | 반도체장치의 제조방법 |
| US5366921A (en) * | 1987-11-13 | 1994-11-22 | Canon Kabushiki Kaisha | Process for fabricating an electronic circuit apparatus |
| JPH01283838A (ja) * | 1988-05-10 | 1989-11-15 | Toshiba Corp | 半導体装置 |
| US5272361A (en) * | 1989-06-30 | 1993-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Field effect semiconductor device with immunity to hot carrier effects |
| US5047826A (en) * | 1989-06-30 | 1991-09-10 | Texas Instruments Incorporated | Gigaohm load resistor for BICMOS process |
| JP3082923B2 (ja) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | 半導体装置の製法 |
| US5128279A (en) * | 1990-03-05 | 1992-07-07 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| US5057897A (en) * | 1990-03-05 | 1991-10-15 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| US5290727A (en) * | 1990-03-05 | 1994-03-01 | Vlsi Technology, Inc. | Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors |
| US5003062A (en) * | 1990-04-19 | 1991-03-26 | Taiwan Semiconductor Manufacturing Co. | Semiconductor planarization process for submicron devices |
| US4996167A (en) * | 1990-06-29 | 1991-02-26 | At&T Bell Laboratories | Method of making electrical contacts to gate structures in integrated circuits |
-
1991
- 1991-10-11 US US07/775,085 patent/US5374833A/en not_active Expired - Lifetime
-
1992
- 1992-10-09 WO PCT/US1992/008657 patent/WO1993007644A1/en active IP Right Grant
- 1992-10-09 JP JP50722293A patent/JP3678423B2/ja not_active Expired - Fee Related
- 1992-10-09 EP EP92921971A patent/EP0608335B1/en not_active Expired - Lifetime
- 1992-10-09 DE DE69233604T patent/DE69233604T2/de not_active Expired - Lifetime
-
1994
- 1994-09-28 US US08/314,425 patent/US5492865A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0608335A4 (en) | 1994-11-17 |
| DE69233604D1 (de) | 2006-05-04 |
| EP0608335A1 (en) | 1994-08-03 |
| US5374833A (en) | 1994-12-20 |
| US5492865A (en) | 1996-02-20 |
| DE69233604T2 (de) | 2007-01-18 |
| WO1993007644A1 (en) | 1993-04-15 |
| JP3678423B2 (ja) | 2005-08-03 |
| EP0608335B1 (en) | 2006-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057897A (en) | Charge neutralization using silicon-enriched oxide layer | |
| EP0217288A2 (en) | Substrate structure for a composite semiconductor device | |
| CN101512764A (zh) | Soi装置及其制造方法 | |
| CN102800707A (zh) | 半导体器件及其制造方法 | |
| CN1906762A (zh) | 在直流(dc)源/漏区下面具有氧化物孔的区别性的绝缘体上硅(soi) | |
| KR960019497A (ko) | Soi 구조를 가지는 반도체장치 및 그의 제조방법 | |
| US6346475B1 (en) | Method of manufacturing semiconductor integrated circuit | |
| US7888738B2 (en) | Method of forming a guard ring or contact to an SOI substrate | |
| JP3582890B2 (ja) | 半導体装置 | |
| JPH07500455A (ja) | 絶縁体における電荷蓄積に起因するフィールドインバージョンの抑制に関する構造 | |
| KR930011167A (ko) | 반도체장치로서의 칩주변 구조와 그 제조방법 | |
| US6040604A (en) | Semiconductor component comprising an electrostatic-discharge protection device | |
| JP2003124470A (ja) | 半導体装置及びその製造方法 | |
| US4345365A (en) | Method for fabricating an integrated circuit | |
| CN100483721C (zh) | 半导体器件及其制作方法 | |
| US6707117B1 (en) | Method of providing semiconductor interconnects using silicide exclusion | |
| EP0360998B1 (en) | Semiconductor device having improved element isolation area | |
| US20020037620A1 (en) | Semiconductor device and method for fabricating the same | |
| TWI830738B (zh) | 靜電放電保護裝置及其形成方法 | |
| US6541839B1 (en) | Microelectronics structure comprising a low voltage part provided with protection against a high voltage part and method for obtaining said protection | |
| US6025272A (en) | Method of planarize and improve the effectiveness of the stop layer | |
| EP0362511A1 (en) | Method for making a contact on a semiconductor device and said device | |
| JPH1065157A (ja) | 半導体装置 | |
| US20060154430A1 (en) | Soi structure comprising substrate contacts on both sides of the box, and method for the production of such a structure | |
| US6864582B1 (en) | Semiconductor interconnect and method of providing interconnect using a contact region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040609 |
|
| A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20040609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |