JPH07500224A - 半導体構成素子の製造法 - Google Patents

半導体構成素子の製造法

Info

Publication number
JPH07500224A
JPH07500224A JP5507335A JP50733593A JPH07500224A JP H07500224 A JPH07500224 A JP H07500224A JP 5507335 A JP5507335 A JP 5507335A JP 50733593 A JP50733593 A JP 50733593A JP H07500224 A JPH07500224 A JP H07500224A
Authority
JP
Japan
Prior art keywords
wafer
carried out
kerf
passivation
lacquer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5507335A
Other languages
English (en)
Other versions
JP3406598B2 (ja
Inventor
シュピッツ,リヒャルト
ゲーベル,ヘルベルト
ビアラス,フェスナ
Original Assignee
ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング filed Critical ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Publication of JPH07500224A publication Critical patent/JPH07500224A/ja
Application granted granted Critical
Publication of JP3406598B2 publication Critical patent/JP3406598B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/135Removal of substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体構成素子の製造法 公知技術の水準 本発明は、半導体構成素子、殊にダイオードの製造法に関する。
ドイツ連邦共和国特許出願公開第3815615号明細書の記載から、高度に遮 断するパワーダイオード(hochsperrenden Leistungs diode)の製造法は公知であり、この場合、半導体材料のドーピングは拡散 によって行われる。半導体は、その2つの主要表面で、硼素もしくは燐で被覆さ れ、次に前記の2つのドーピング物質は、第1の拡散工程で、こうして被覆され た半導体の昇温によって、一定の拡散の深さが存在するまでの一定の拡散温度に もたらされる。更に、ドーピング剤の施与のために、半導体上に載置されている ドーピング薄膜を使用することは公知である。第1の拡散工程に適当な条件は、 例えば酸化雰囲気下での1200℃の拡散温度および30時間の拡散時間である 。
前記の拡散処理には、負荷支持体の寿命の十分な長さを配慮したゲッター処理( Getterprozea )が接続されている。引続き、半導体の2つの露出 している表面上に、薄い金属層が施与され、この場合、金属層の種類は、使用領 域に左右される。半田工程には、例えば暦月Al/Ni(アルミニウム/ニッケ ル)またはCr/N i /A g (クロム/ニッケル/銀)が適当である。
引続き、この半導体は、鋸引きまたは別の分離方法によって個々のチップに細断 される。細断後に、個々のチップは、好ましくは銅からなる、それぞれ2つの接 続部の間で半田付けされる。前記半田工程後に、2つのチップ前面(Chip− 5tirnf口chen )は、半田および接続部によって完全に被覆されてい る。引続き、鋸引きによる切断の際に(beim Zersigen)側面で露 出し、鋸引き過程によって傷つけられたpn−接合部は、例えば傷を除去するた めに、湿式化学的に、熱い苛性カリ溶液またはプラズマ中でエツチングされる。
半田および接続部によるチップ前面の被覆に基づき、このチップ前面は、エツチ ング過程の間の剥離がら保護されている。引続き、完成したパワーダイオードを 、例えばプラスチックで被覆することができ、その結果、該パワーダイオードは 、不動態化され、かつ周囲の影響から保護される。こうして、設置されかつ包装 された完成パワーダイオードが仕上げられて初めて、該パワーダイオードを、電 気的に測定し、ひいては試験することができる。
ツェナーダイオードの製造については、次の方法が知られている: メサダイオード(Mesa−D 1ode )の場合、エビタクシ一工程および 写真製版工程を用いる製造方法が使用される。更に、V字形の切/#I(Gri ben)がエツチングされ、この場合、全部の製造は、クリーンルーム条件下で 実施される。クリーンルーム条件の維持は、相対的に高い費用がかかる。ショッ トキダイオード(Schottky−Diode )の製造のためには、同様に 写真製版工程およびクリーンルーム条件が必要とされる。また、大量生産のため には、金属と珪素(Si)との間の接触が、Si表面の極めて良好に定義された 状態を前提とするので重要である。ショットキダイオードは、相対的に高い遮断 電流を有し、耐衝撃性ではない(nicht impulsfest) 。
m111的に、ブレーナダイオード(Planar−Diode )の製造の場 合、クリーンルーム条件下でのエビタクシ一層並びに写真製版工程が必要である ことは、同様に知られている。
高度に遮断するダイオードの製造のための公知方法の場合、まず、拡散法におい て、望まし4%ドーピングが得られ、引続き、2つのウェーハ側面が、例えばN i/Auにッケル/金)で金属被覆される。引続き、2つの側面には、更に引続 く処理工程に対する金属被覆の保護のため、ラッカーが塗布される。引続き、ラ スターが鋸引きされ、この場合、分離断面(Trennschnitt )は、 特殊な鋸引きに基づいてV字形を有してい最終的に、不動態化のために、ドクタ ーナイフを用いてポリイミドラッカーで切溝の充填が行われる。引続き、金属被 覆の上のラッカーは、プラズマストリッパー(Plasmastripper) によって除去される。最後にこの後見に、鋸引きによって別々にされる。
本発明の利点 前記方法とは異なり、独立請求項に記載された特徴を有する本発明による製造法 は、拡散の代りに、本質的により短い時間で明らかにより低い温度を必要とする 珪素溶融接着法(珪素融合接着法(Silicon−Fusion−Bondi ng) 、 S F B )が使用されるという利点を有する。更に、本発明の 対象の場合、処理の最後に初めて金属被覆が行われ、このことによって、pn− 接合部が、殊に熱酸化によっても不動態化することができるということになる。
このことは、既に金属がウェーハの上に存在する場合には、もはや不可能である 0本発明の対象の場合には、一般に、不動態化のためにより高い温度を許容する ことが可能である。その上、切溝(pn−接合部)のエツチングの際、本発明の 対象の場合には、金属被覆がまだ存在していないので、金属が攻撃されるという 危険は存在しない、このことは、ラッカーが不十分に濃厚であるかまたはラッカ ーの付着が不十分である場合には、記載された公知のラッカ−除去法で行うこと ができる。従って、本発明によれば、まず、異なる導電型(p−導電、n−導電 )の少なくとも2つの半導体は、SFB法により互いに接着される。次に、深さ が少なくともpn−接合部にまで達している切溝を設けることによって多数の半 導体素子の分割(Separieren )が行われる。好ましくは、この切溝 は、2つの半導体の内の1つを完全に貫通し、かつ第2の半導体中で、この半導 体の全厚の部分的区間(Teilabschnitt)だけに、切溝が通ッテイ ルヨウな程度に続いている。側面での切溝によって露出されたpn−接合部の引 続く不動態化によって、保護は得られる。次に、半導体の表面は金属被覆され、 最終的に半導体素子は別々にされる。好ましくは、不動態化後に、即ち、例えば ポリイミドラッカーを用いる切溝の充填後に、研磨処理を、半導体の表面の平坦 化のために実施してもよい。公知技術水準の場合と同様に、既に金属被覆が存在 している場合には、不動態化に使用するポリイミドラッカーは、既に金属被覆さ れかつラッカーによって保護された表面に留まる必要はない。
しかしながら、このことは、機械的除去の方法がもはや存在しないこと、即ち、 記載された研磨方法は、公知技術水準の対象の場合、実施することができないこ とを意味する。その上、本発明の対象の場合、金属被覆の半田能(L6tfih igkeit )は、損なわれないかまたは全く不可能になるという利点が存在 する。しかしな特表千7−500224 (4) がら、このことは、公知技術水準の対象の場合に、ボイリイミド基が留まること によって行うことができるかまたは金層が完全には緊密でない場合に、プラズマ ストリップによってニッケル(Ni)の湿潤挙動(Benetzungsver halten )を、半田処理の際に劣化させることができる。その上、公知の 拡散法の場合、ウェーッ1厚はできるだけ僅かに選択されなければならず、この ことは、僅かな機械的安定性だけを、処理の際に結果として生じる。これとは異 なり、本発明の対象の場合、SFB法により処理されるので、相応する厚さおよ び安定性の半導体を使用することも可能である0本発明の対象は、特殊な鋸引き (例えば、7字形の切溝を得るために必要とされるようなもの)の使用を必要と していない。標準鋸引きは、分割処理および分離処理のために使用可能である。
また、本発明の対象(よ、費用のかかる写真製版処理工程も不用である。その上 、ウェーハ処理過程に、クリーンルームは不用である。SFB処理工程は、層流 箱(Laminar−Flow−Box )また番よ適当な密閉された装置で実 施することができる。SFB技術は、拡散処理と比べて、本質的に少なり)製造 費用ですむ。更に、本発明の対象の場合、公知技術水準により知られたV字形の 切溝よりも著しく少な髪1ウェーハ面積を必要とする、本質的に垂直方向の内壁 (Wandungen )を有する切溝を製造することが可能である。
しかしながら、個々の半導体素子(チ・ノブ)の間の本発明による極めて狭い分 離切溝は、珪素の面積だけを節約するのではなく、該分離切溝は、常用の鋸引き を用いても、高い切断速度であっても設けることができる。更に、該分離切溝は 、引続く金属被覆のための平坦な表面を得るために、極めて簡単にラッカー、例 えばポリイミドを用いて、再度充填可能である。有利には、切溝の幅は、エツチ ング処理の実施後に100μm−150μmの間である。更に、このウェーハの 場合に<111>−配向が設けられる場合には、ウェーハ表面が、好ましくは鋸 引きされた切溝と比べて、苛性カリ溶液中で、極端に僅かにのみエツチングされ る(稀釈される)ので有利である。従って、アルカリ液中での切溝のエツチング の間のウェーッ1の高価な表面マスキングは不用である。SFB法によってpn −接合部では、既に高い硼素濃度(例えば、)10”Cm−1)が見出されるの で、エツチング処理は、該pn−接合部で自動的に停止される。ウェー/”t、 例えif p ’−ウェーハの厚さの任意の選択によって、既Gニ記載さ 。
れたように、ウェーハ処理のための十分な機械的安定性は、例えば100mmよ りも大きなウェーA直径のためにも保証することができる。このことは、本発明 によれば、著しく延長された拡散時間によって得られるものではない。更に、例 えばp−一つエーノ\の相対的に大きな厚さは、パワーダイオードのための熱緩 衝液として(殊に、インパルス運転(Impulsbetrieb )の場合に )使用することができる。また、ウェーハ系のこの“選択可能な”機械的安定性 によって、同時スパッタリング通過法(Simultan−3putter−D urchlaufverfahren)での金属被覆を実施することが可能であ る。
ウェーハ系の両面は、同時に1つの暦月で被覆され、この場合、通過装置を用い る通過法に基づき、完全自動的に処理することができる。記載されたスパッタリ ング金属被覆法は、特殊な金属および金属列を用いた場合、例えば本発明の対象 の場合に存在するように、直接、研磨されていないSi表面上あるいはまた本発 明による製造法の場合に研磨されたSi表面上に、極めて良好に適している。特 に有利なのは、本発明に基づいて、個々のチップが、既に別々にされた(鋸引き または別の分離方法)後に電気的に測定できることであり、それというのも、該 チップは既に前記の状態で不動態化されているからである。また、この種の不動 態化されたチップは、個々の取付けおよび包装なしに(ohne Einzel montage und −Verpackung) (これとは異なり、公知 技術の水準の場合には必要とされる)、直接、適当な冷却体(K(hlk6rp er )中に半田付けされてもよい。本発明による製造法は、高度に遮断するパ ワーダイオードの製造並びにツェナーパワーダイオードの製造に適している。よ り長く継続する拡散工程を生じることなく、大きな直径、例えば150mmを有 するウェーハが使用可能であるので、特に効率的に作業することができる。
本発明のもう1つの実施態様によれば、珪素溶融接着法(S i I ic i um−Verschne l zungs−Ve rb indungsver fahren)は、好ましくは、1000℃以上の温度で1時間以上、殊に10 80℃で2時間、窒素雰囲気下で実施される。切溝の導入による個々の半導体素 子(チップ)の分割は、好ましくは鋸引きによって行われる。既に記載されてい るように、鋸引き断面の深さは、一方のウェーハが完全に鋸引きにより切断され ているかもしくは他方のウェーハが部分的に鋸引きにより切り込みが入れられて いるような程度に選択されている@pn−接合部の、鋸引き工程によって生じた 傷の除去のためのエツチングは、有利に湿式化学的に、殊に熱い苛性カリ溶液を 用いて実施される。
不動態化のためには、種々の変法が実施可能である:不動態化は、切溝の中に導 入されたポリエステルイミドラッカー等を用いて行うことができる。前記ラッカ ーは、水で稀釈することかできる。また、この不動態化は、殊に1000℃以上 で熱的酸化し、ラッカー、殊にポリエステルイミドラッカーを引続き導入するこ とによって可能である。また、この不動態化は、物質の析出によって、殊に熱分 解析出法を用いて、好ましくは、珪素−窒化物を析出させることによって可能で ある。最終的に、この不動態化は、切溝中にポリイミドラッカーを導入すること によって行うことができる。
特表千7−500224 (5) 金属被覆の前に、2つのウェーハから形成されたウェーハ系の表面を、機械的研 磨処理によって、純粋なウェーハ材料だけが存在しているような程度に研削して から、金属を、表面上に蒸着および/またはスパッタリングさせる。記載したよ うに、好ましくは2つのウェーハの表面は、同時に金属被覆される。
引続き、ウェーハ系から取り出すことによってチップを別々にする際に、分離継 目(Trennfuge )は、不動態化によって充填された切溝の内側で、該 切溝が2つのウェーハを完全に貫通し、不動態化材料が半導体素子の側壁(Se itenflanken)の被覆のため(pn−接合部の保護のため)に残され ているように構成される。前記の分離継目は、好ましくは、ウェーハ系の鋸引き による切断によって得られる。この分離継目は、平行に走る切り端(paral lel verlaufende 5chnittkante)を有し、従って 、僅かな空隙だけを必要とする図面 本発明は、以下に、略図に基づき詳説される。
第1図は、互いに接着している2つのウェーハの断面を示し、 第2図は、珪素融合接着法(SFB)により得られた、1に記載のウェーハを示 し、 第3図は、多数の半導体素子(チップ)の分割のために、ウェーハ系中へ導入さ れた切溝を示し、第4図は、エツチング法による切溝の拡張を示し、第5図は、 切溝によって露出されていたpn−接合部の、ラッカーの導入による不動態化を 示し、第6図は、機械的研磨によって平坦にされた表面を有するウェーハ系を示 し。
第7図は、表面上に施与された金属被覆を有するウェーハ系を示し、 第8図は、個々の半導体素子を取り出すための分離断面を有するウェーハ系を示 し、 第9図は、本発明方法により製造されたダイオードの場合の、電圧(Flu8s panung)へのp゛の厚さの影響を示している。
実施例の記載 図面に基づき、以下に、半導体構成素子、即ち、例えば高度に遮断するPIN− パワーダイオードの製造法を説明する。出発物質は、配向<111>を有する、 珪素からなる2つのウェーハ1および2である。ウェーハlは、全体の厚さ24 5μmを有する所11N−型である。該ウェーハは、厚さ170μmを有する層 3を有し、この場合、ドーピングは、n) l −10”cm−’(n−一型、 燐)である。更に、n=7 ・l O”cm−’を有する厚さ75μmの層4が 設けられている。
従って、ウェーハlは、所謂背面拡散したウェーハである。
ウェーハ2は、均一にドーピングされており、該ウェーハは、厚さ350μmを 有し、かつp=g・10”cm’(硼素)を有するp−型である。ウェーハlお よび2の表面5および6は、研磨されている。
ウェーハ1および2は、RCA−洗浄を施され、次に互いに接着される。この接 着は、粒子のない雰囲気下で(層流箱または相応する装置)1080℃の温度処 理を用いて、2時間、N、雰囲気下で、珪素融合接着法(SFB、珪素溶融接着 法)により行われる。互いに接着したウェーハlおよび2は、第2図ではもう生 成したウェーハ系7として記載されている。
ウェーハ2(p゛−ウェーハ)は、ウェーハlと同様に、例えば150mmの直 径を有していてもよい。
また、前l己とは異なり、このウェーハ2が、専ら100mmの直径を有する場 合には、このウェーハ2は、より薄いものが選択されてもよい、従って、例えば 250μmの厚さは十分である。ウェーハ2は、ウェーハ系7の取扱いの場合に 機械的安定性を招来する。
第3図によれば、ウェーハ系7は、多数の半導体素子(チップ8)中に、切溝9 を設けることによって分割される。このことは、ダイヤモンド鋸刃を有する常用 のSi鋸を用いて行われる。鋸引きによって形成されたラスターは、望ましいダ イオード面積、例えば1辺3.8mmX3.8mmに相応して選択される。鋸引 き断面の深さは、図示された実施例の場合には、約260μmであり;この深さ は、下のp+−ウェーハ2も一緒に鋸引きされるような程度の深さである。従っ て、pn−接合部は、露出されている。切溝の幅は、約30μm〜35μmであ る。
以下の処理工程の場合(第4図)、鋸引きによって側面に露出されかっこの場合 、傷つけられたpn−接合部は、湿式化学的に、殊に熱い苛性カリ液(例えば3 0%のKOH180℃で25分間)中で、傷を除去するためにエツチングされる 。このことは、約30μmの側面剥離を生じる。約30μmの側面領域の除去に よって、全ての傷は、確実に除去され、その結果、生成するダイオードは、後に 更にまた高い遮断電圧(例えば、750V)の場合にも、僅がな漏流だけを有す る。苛性カリ溶液は、<l l 1>の面積を、全ての別の配向と比べて、極め て緩慢にエツチングし、その結果、切溝9の側面剥離の場合に、ウェーハ系7の 表面10および11は、同様に良好に剥離されない。
表面のざらつき(Oberf口chenrauhigkeit) (ラップ仕上 げされた表面)が存在する場合には、この表面のざらつきは、エツチングによっ て若干平坦化される。
約30μmの切溝9中での側面のエツチング剥離を用いる方法の実施の場合、ウ ェーハ系のラップ仕上げされた表面10および11は、専ら約5μmだけ剥離さ れ、その結果、ウェーハ系の全体の厚さは、専ら10特表千7−500224  (6) μmだけ減少する。
次に、切溝9によって露出されたpn−接合部の不動態化および生じた切溝9の 充填が行われる。このことは、種々の方法で可能である: a)切溝9の充填は、ポリエステルイミドラッカー12を用いて行われる。前記 ラッカーは、水で稀釈され、その結果、該ラッカーの性質は、この方法に極めて 良好に適合可能である。ポリエステルイミドラッカ一層が施与される場合には、 前記ラッカ一層は、硬化の際の気泡の形成を回避するために、極めて薄く、好ま しくは5μm−15μmの間でなければならない。このラッカーは、好ましくは 、水平方向に切溝が上向きに存在する接着したウェーハl、2の上に滴下され、 ドクターナイフで切溝9中に分布される。切溝9の深さが、幅に対して約3:l かまたはそれ以上の比率の場合には、切溝9は、毛細管現象の作用によって極め て均質に充填される。このことは、ラッカーの低い粘度および適当な表面張力に よって促進される。この2つは、溶剤の選択によって制御される。特に有利には 、以下の割合での水およびN−メチルピロリドン(NMP)からなる混合物であ る: ポリエステルイミド 10%〜20%、殊に17%水 40%〜50%、殊に5 0% NMP 30%〜40%、殊に33%。
このウェーハl、2は、前記処理工程のために、好ましくは70℃に昇温される 。切溝9での毛細i現象の作用によって、切溝9で、ラッカーは、均一に分布し 、この場合、エツチングされた領域は極めて良好に湿らされる。引続き、水およ び溶剤は、1時間の温度処理によって、好ましくは120℃で除去される。この ことは、好ましくは、大気と接触して行われる。前記の処理工程が実施される場 合には、pn−接合部は不動態化される。付加的に(引続く金属被覆のために) 切溝9を、更にまた完全に充填する(平坦化する)ために、ポリエステルイミド ラッカーの塗布および乾燥の記載された工程は、少なくとも更に1回、必要な場 合には更に2回繰返される。引続きこの後、好ましくは260℃で、4時間、硬 化が行われる。
b)また、不動態化は、熱酸化およびラッカー、殊にポリエステルイミドラッカ ーによる切溝9の充填によっても行うことができる。前記処理段階では、なお、 金属被覆が施与されていないので、熱酸化で示されるような高温度処理が実施さ れてもよい。好ましくは、前記の処理は、tooo℃〜1100℃で行われ、こ の場合、約1μm〜1.3μmの酸化物層が形成される。引続き、1〜2回、前 記のポリエステルイミドラッカー塗布工程が、平坦化のために実施される。
C)更に、不動態化は、CVD窒化物(熱分解法による分離法によるS I 1  N 1層)によって行うことができる。珪素窒化物は、Na(ナトリウム)に 対する特に良好な遮断物として公知である。次に、前記の実施された不動態化に よる切溝の充填のために、再度、例えばポリエステルイミドラッカーの塗布が予 定されている。
d)最終的に、不動態化および平坦化は、ポリイミドラッカーを用いて行っても よい。前記ラッカーは、ウェーハ系7上に塗布され、かつドクターナイフで分布 され、この場合、切溝9中に塗込められる。引続き、硬化は、少な(とも260 ℃で行われる。原則的に、ポリイミドラッカーを用いて、b)およびC)の点と 同様に行うことができる。
不動態化および平坦化後に、第5図に記載の状態が存在する。また、第6図に記 載のように、ウェーハ系7の表面lOは、機械的研磨処理によって平坦化され、 S1物質が完全に再度遊離されるような程度に除去される。好ましくは、自動研 磨機を用いる3時間の処理が行われ、この場合、表面IOは、段々と平滑になり 、最後に清浄化工程(DI−水および“ブラシ掛け(Bruste)“)が行わ れる。不動態化のために熱酸化が実施され(上記と同様にして)、次にウェーハ 系7の表面11も研磨され、その結果、該表面でも、Si表面は、再度完全に遊 離する。
引続く製造工程の場合、第7図に記載のように、表面10および11上に、金属 が施与される。前記の金属被覆のために、81表面lOおよび11から、ジベッ チ(Dipetch)によってフッ化水素酸中で、あるいはまだ存在する表面酸 化物から除去され、この後引続き、金属で被覆される。前記の被覆は、蒸発また はスパッタリングによって行われる。有利な連続層(Schichtfolge n )は、粘着層としてCr(クロム)またはTi(チタン)(層厚50〜lo onm)および半田能の層としてNiにッケル)またはN1−Vにッケルーパナ ジウム)(バナジウム約7〜10%を有し、層厚0.25〜1μm)である、半 田処理の際に溶剤として使用される保護層もしくは層としては、Au(金)また はAg(銀) (層厚20〜loonm)が予定されている。ウェーハ系7の表 面lOおよび11が両面で同時に同じ金属でスパッタリングされる場合には、全 く特に有利である。第1のステーションの場合、Cr(クロム)は、スパッタリ ングによって施与され、引続き透過スパッタリング装置の次のステーションでは 、真空を用いて、N1−Vにッケルーバナジウム)を、スパッタリングによって 施与される。第3のステーションでは、有利にAg(銀)がスパッタリングによ って施与される。全体では、前記の施与は、高度な正確さく高度な一様さ)で相 対的に短い工程時間で完全に自動的に終了する。同時に2つの面を被覆する、本 発明による方法は、1つのウェーハ側面を被覆し、その後初めて別のウェーハ側 面を被覆する公知の方法と比べて、例えば蒸着と比べて、被覆し終わっ特表千7 −500224 (7) た表面が別の表面の被覆の際に金属で汚染され、このことによって半田能に問題 を生じるのが回避されるので著しい利点を有する。また、第1の表面の被覆の際 に既に、第2の、まだ被覆されていない表面が汚染されるのも阻止され、その結 果、そこには後に金属層はもはや良好に接着しない、また、2つの層の同時被覆 は、エツチング後直ちにフッ化水素酸で2つの側面が処理され、その結果、例え ば1つの側面を処理して、ようやくその後に別の側面が被覆される場合に、既に 再度酸化を行うことができるような時間が過ぎてしまうことはないという利点を 有する。研磨によって準備されたSi表面lOおよび11は、前記の金属被覆を 施与するのに極めて良好に適しているので、施与された連続金属層(Metal lschichtfolgen)を、本発明の対象の場合、引続く温度地理工程 (例えば、450℃〜500℃)で処理する必要はない。
この金属被覆の処理工程の場合、個々のチップ8は、鋸引き切断線13により別 々にされる。鋸引き切断線13によって形成された分離継目は、2つのウェーハ lおよび2を完全に貫通し、かつ不動態化物質14が、分離継目の両側で、チッ プ8の側面の被覆除去(pn−接合部の被覆除去)のために残されているような 程度の不動態化によって充填された切溝9の中に存在している。
個々の半導体素子(チップ8)の取り出し後に、半導体構成素子を、直ちに電気 的に予備測定し、ひいては試験することができるが、この場合、該半導体構成素 子は、予め取り付けられたり、ケーシング中に組込まれたりもしくは入れられる たりする必要はない。
本発明による製造法に記載のウェーハ2の比較的大ぎな厚さは、有利に熱緩衝液 (Wirmepuffer)のためにインパルス運転でのパワーダイオードの場 合に有用である。この場合に甘受すべき電圧のU、上昇は、第9図によれば、容 易に受け入れることができる。この図面は、電流Upの経過曲線を電流■の関数 として示している。チップ面積14.2mm”、n−の厚さ75μmおよびn− の厚さ175μmを有する構成素子は、基本的なものとされる。70μm、20 0μm、350μmのp゛の厚さのパラメーターを有する3つの経過曲線が記載 されている。200μmから350μmへのp゛の厚さの向上は、電圧Uvを、 I=100Aの場合に、約12mVだけ上昇することが認められる。
勿論、本発明による方法は、別の出発Siウェーハ、例えばn−ウェーハ中のよ り大きな、僅かにドーピングされた帯域に転用するかまたはツェナーパワーダイ オードの製造に転用することができるのは重要であり、この場合、n / n  =−ウェーハは適当な高度に均質にドーピングされたn−ウェーハによって代替 される。
個々のチップをばらばらにせず、ウェーハ系7の上に隣接した秩序(Nahor dnung )を部分的に保持することは有利である。このことは、殊に、チッ プが、KFZ−三相交流発生装置(Drehstromgegerator ) の整流器のためのツェナーダイオードである場合には利点である。KFZ−整流 器の負荷蒸気の負荷(Load dump−Belastung)の場合、少な くとも2つのツェナーダイオードが、後向きに、互いに並行に接続されている。
ツェナーダイオードの過負荷を回避するために、2つのダイオードのツェナー電 圧の差異は最少量でなければならない、前記の差異の最少化のために、常法によ れば、電圧の種類で個々のチップが選別され、次に整流器中で種類に応じて使用 される。本発明による隣接したチップ8が鋸引き後に鋸引き薄膜(Slgefo lie)上に留まり、そこから電気的測定工程後に、直接、整流器中に組み込ま れる場合、前記の費用は節約される。
従って、ウェーハ系7上での近距離秩序は、整流器中での使用に関連して保持さ れたままである1本発明によればSFB法が使用され、専らn−中間帯域中での 分布が残っているので、隣接したチップ8の本発明により製造されたツェナーダ イオードのツェナー電圧は、最少量だけ互いに異なっている。
SFB法によって、支持体の寿命、従って、帯電体の組換え、ひいてはダイオー ドの接続時間並びに極めて正確に定義すべきpn−接合部に対する極めて良好な 影響力の可能性が存在する。
0.7 0,8 0,9 1,0 1,1 1,2 1.3フロントページの続 き (72)発明者 ビアラス、フェスナ ドイツ連邦共和国 D−7410ロイトリンゲン 23 ラインゴルトシュトラ ーセ 25

Claims (18)

    【特許請求の範囲】
  1. 1.半導体構成素子、殊にダイオードを製造するための方法において、次の順序 で実施すべき工程:−珪素融合接着法(SFB)により、高度に遮断するダイオ ードまたはツェナーダイオードの製造のために、異なる導電型(p、n)および 適当なドーピングの2つの半導体(ウェーハ1、2)を接着し、−少なくともp n−接合部にまで達する深さの切溝(9)を得ることによって多数の半導体素子 (チップ)に分離し、 −切溝(9)によって側面で露出したpn−接合部をエッチングし、かつ不動態 化させ、 −半導体の表面(10、11)を金属被覆し、−半導体から半導体素子を取り出 す ことを特徴とする、半導体構成素子、殊にダイオードの製造法。
  2. 2.珪素溶融接着法を、1000℃以上の温度で1時間以上、殊に1080℃で 2時間、窒素雰囲気下に実施する、請求項1に記載の方法。
  3. 3.ウェーハ(1、2)の鋸引きによって分離する、請求項1または2に記載の 方法。
  4. 4.鋸引き断面の深さを、ウェーハ(1)が完全に、別のウェーハ(2)が部分 的に、鋸引きにより細分されるかもしくは鋸引きされるように選択する、請求項 1から3までのいずれか1項に記載の方法。
  5. 5.鋸引き断面を、鋸引き工程によって生じたpn−接合部の傷の除去のために 、エッチングによって拡張させる、請求項1から4までのいずれか1項に記載の 方法。
  6. 6.エッチングを、湿式化学的に、殊に熱い苛性カリ溶液を用いて行う、請求項 1から5までのいずれか1項に記載の方法。
  7. 7.切溝(9)中に入れられたポリエステルイミドラッカー等を用いて不動態化 を行う、請求項1から6までのいずれか1項に記載の方法。
  8. 8.ポリエステルイミドラッカーを、不動態化工程の実施のために水で稀釈する 、請求項1から7までのいずれか1項に記載の方法。
  9. 9.鋸引きしたウェーハを、高めた温度、好ましくは70℃に昇温させ、次にポ リエステルイミドラッカーを塗布する、請求項8に記載の方法。
  10. 10.不動態化を、殊に1000℃以上での熱酸化、かつラッカー、殊にポリエ ステルイミドラッカー等の引続く塗布によって行う、請求項1から9までのいず れか1項に記載の方法。
  11. 11.不動態化を、物質の分離によって、殊に熱分解分離法を用いて、好ましく は珪素窒化物の分離によって行う、請求項1から10までのいずれか1項に記載 の方法。
  12. 12.不動態化を、切溝(9)中に入れられたポリイミドラッカーを用いて行う 請求項1から11までのいずれか1項に記載の方法。
  13. 13.金属被覆の前に、2つのウェーハ(1、2)から形成されたウェーハ系( 7)の表面(10または10および11)を、機械的研磨処理によって、純粋な ウェーハ物質だけが存在しているような程度に除去する、請求項1から12まで のいずれか1項に記載の方法。
  14. 14.金属被覆のための金属を、表面(10、11)上に蒸着および/またはス パッタリングさせる、請求項1から13までのいずれか1項に記載の方法。
  15. 15.2つのウェーハ(1、2)の表面(10、11)を同時に金属被覆する、 請求項1から14までのいずれか1項に記載の方法。
  16. 16.2つのウェーハ(1、2)の表面(10、11)を、クロムまたはチタン からなる接着層、ニッケルまたはニッケルバナジウムからなる半田能の層および 金または銀からなる被覆層を用いて同時に金属被覆する、請求項1から15まで のいずれか1項に記載の方法。
  17. 17.チップ(8)の取り出しの際に、分離継目が、不動態化によって充填され た切溝(9)の内側で、2つのウェーハ(1、2)を完全に貫通し、かつ不動態 化物質(14)が、該分離継目の両側で、半導体素子(チップ8)の側面の被覆 除去のために残されているような程度に形成されている、請求項1から16まで のいずれか1項に記載の方法。
  18. 18.分離継目がウェーハ系(7)の鋸引きによって得られる、請求項17に記 載の方法。
JP50733593A 1991-10-12 1992-09-17 半導体構成素子の製造法 Expired - Fee Related JP3406598B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4133820.0 1991-10-12
DE4133820A DE4133820A1 (de) 1991-10-12 1991-10-12 Verfahren zur herstellung von halbleiterelementen
PCT/DE1992/000792 WO1993008592A1 (de) 1991-10-12 1992-09-17 Verfahren zur herstellung von halbleiterbauelementen

Publications (2)

Publication Number Publication Date
JPH07500224A true JPH07500224A (ja) 1995-01-05
JP3406598B2 JP3406598B2 (ja) 2003-05-12

Family

ID=6442553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50733593A Expired - Fee Related JP3406598B2 (ja) 1991-10-12 1992-09-17 半導体構成素子の製造法

Country Status (5)

Country Link
US (1) US5393711A (ja)
EP (1) EP0607180B1 (ja)
JP (1) JP3406598B2 (ja)
DE (2) DE4133820A1 (ja)
WO (1) WO1993008592A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011191273A (ja) * 2010-03-16 2011-09-29 Denso Corp ウェハレベルパッケージ構造体、センサエレメント、センサデバイス、及びそれらの製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603971A3 (en) * 1992-12-23 1995-06-28 Koninkl Philips Electronics Nv Semiconductor device with passivated sides and method for manufacturing it.
KR940016546A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
KR940016630A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
EP0603973A3 (en) * 1992-12-23 1995-06-28 Philips Electronics Nv Semiconductor component having p-n junctions separated by trenches and its manufacturing process.
EP0631301A1 (de) * 1993-06-21 1994-12-28 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Herstellverfahren für ein Leistungshalbleiterbauelement für hohe Abkommutierungssteilheit
DE4415132C2 (de) * 1994-04-29 1997-03-20 Siemens Ag Verfahren zur formgebenden Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium
US6084257A (en) * 1995-05-24 2000-07-04 Lucas Novasensor Single crystal silicon sensor with high aspect ratio and curvilinear structures
US6316796B1 (en) 1995-05-24 2001-11-13 Lucas Novasensor Single crystal silicon sensor with high aspect ratio and curvilinear structures
DE19538612A1 (de) * 1995-10-17 1997-04-24 Bosch Gmbh Robert Verfahren zur Herstellung einer Siliziumscheibe
EP0809861B1 (en) * 1995-12-14 2005-06-08 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device
US6015980A (en) * 1996-03-08 2000-01-18 The Regents Of The University Of California Metal layered semiconductor laser
US5977604A (en) * 1996-03-08 1999-11-02 The Regents Of The University Of California Buried layer in a semiconductor formed by bonding
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
US6147391A (en) * 1996-05-07 2000-11-14 The Regents Of The University Of California Semiconductor hetero-interface photodetector
US6074892A (en) 1996-05-07 2000-06-13 Ciena Corporation Semiconductor hetero-interface photodetector
US6235141B1 (en) 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
FR2766620B1 (fr) * 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US20020163059A1 (en) * 2000-02-17 2002-11-07 Hamerski Roman J. Device with epitaxial base
DE10019316B4 (de) * 2000-04-19 2005-01-20 Solarnova Solartechnik Gmbh & Co. Kg Photovoltaik-Fassadenelement
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3706573B2 (ja) * 2001-11-22 2005-10-12 株式会社ルネサステクノロジ 半導体パッケージ及び半導体パッケージの製造方法
DE10159498A1 (de) * 2001-12-04 2003-06-12 Bosch Gmbh Robert Halbleiteranordnung mit einem pn-Übergang und Verfahren zur Herstellung einer Halbleiteranordnung
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
AU2002351686B2 (en) 2002-01-15 2008-04-10 Robert Bosch Gmbh Semiconductor arrangement comprising a pn-transition and method for producing a semiconductor arrangement
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6727524B2 (en) * 2002-03-22 2004-04-27 Kulite Semiconductor Products, Inc. P-n junction structure
US6981759B2 (en) * 2002-04-30 2006-01-03 Hewlett-Packard Development Company, Lp. Substrate and method forming substrate for fluid ejection device
US6554403B1 (en) 2002-04-30 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate for fluid ejection device
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
US6910758B2 (en) * 2003-07-15 2005-06-28 Hewlett-Packard Development Company, L.P. Substrate and method of forming substrate for fluid ejection device
US20050172717A1 (en) * 2004-02-06 2005-08-11 General Electric Company Micromechanical device with thinned cantilever structure and related methods
US20050224109A1 (en) * 2004-04-09 2005-10-13 Posbic Jean P Enhanced function photovoltaic modules
EP2091071B1 (en) * 2008-02-15 2012-12-12 Soitec Process for bonding two substrates
EP2526567A1 (de) * 2010-12-23 2012-11-28 Diotec Semiconductor AG Lithographiefreier schottky-halbleiterprozess mit möglichkeit der integration einer schutzdiode
US20140235033A1 (en) * 2013-02-18 2014-08-21 Microchip Technology Incorporated Non-conventional method of silicon wafer sawing using a plurality of wafer saw rotational angles
US11121035B2 (en) * 2018-05-22 2021-09-14 Semiconductor Components Industries, Llc Semiconductor substrate processing methods
CN110277345B (zh) * 2019-05-15 2021-11-19 福建省福联集成电路有限公司 一种传感器的制造方法及传感器
US11508692B2 (en) * 2019-12-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN113192853A (zh) * 2021-05-19 2021-07-30 上海音特电子有限公司 一种用于功率半导体pn结保护的工艺方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852876A (en) * 1973-01-02 1974-12-10 Gen Electric High voltage power transistor and method for making
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPH0770476B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 半導体装置の製造方法
JP2633536B2 (ja) * 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
US4774196A (en) * 1987-08-25 1988-09-27 Siliconix Incorporated Method of bonding semiconductor wafers
US4904609A (en) * 1988-05-06 1990-02-27 General Electric Company Method of making symmetrical blocking high voltage breakdown semiconductor device
DE3815615A1 (de) * 1988-05-07 1989-11-16 Bosch Gmbh Robert Verfahren zur herstellung einer hochsperrenden leistungsdiode
JP2780981B2 (ja) * 1988-06-27 1998-07-30 三菱電機株式会社 多点発光型半導体レーザ及びその製造方法
US5231045A (en) * 1988-12-08 1993-07-27 Fujitsu Limited Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers
US5006487A (en) * 1989-07-27 1991-04-09 Honeywell Inc. Method of making an electrostatic silicon accelerometer
US5179035A (en) * 1989-09-15 1993-01-12 U.S. Philips Corporation Method of fabricating two-terminal non-linear devices
DE4009090A1 (de) * 1990-03-21 1991-09-26 Bosch Gmbh Robert Verfahren zur herstellung von mehrschichtigen siliziumstrukturen
JPH07120646B2 (ja) * 1990-05-16 1995-12-20 株式会社東芝 メサ型半導体ペレットの製造方法
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
DE4036222A1 (de) * 1990-11-14 1992-05-21 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden
US5261999A (en) * 1991-05-08 1993-11-16 North American Philips Corporation Process for making strain-compensated bonded silicon-on-insulator material free of dislocations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011191273A (ja) * 2010-03-16 2011-09-29 Denso Corp ウェハレベルパッケージ構造体、センサエレメント、センサデバイス、及びそれらの製造方法

Also Published As

Publication number Publication date
EP0607180A1 (de) 1994-07-27
DE4133820A1 (de) 1993-04-15
DE59206717D1 (de) 1996-08-08
US5393711A (en) 1995-02-28
EP0607180B1 (de) 1996-07-03
WO1993008592A1 (de) 1993-04-29
JP3406598B2 (ja) 2003-05-12

Similar Documents

Publication Publication Date Title
JPH07500224A (ja) 半導体構成素子の製造法
US11652083B2 (en) Processed stacked dies
US4904610A (en) Wafer level process for fabricating passivated semiconductor devices
US20080224316A1 (en) Electronic device and method for producing electronic devices
US9721940B2 (en) Radiation-emitting semiconductor chip and method of producing radiation-emitting semiconductor chips
US7265032B2 (en) Protective layer during scribing
US11594504B2 (en) Nickel alloy for semiconductor packaging
JP2016506061A (ja) デバイスウエハからのキャリアウエハのレーザ剥離
US20100081257A1 (en) Dice by grind for back surface metallized dies
US3698080A (en) Process for forming low impedance ohmic attachments
US3771025A (en) Semiconductor device including low impedance connections
US3986251A (en) Germanium doped light emitting diode bonding process
US4140560A (en) Process for manufacture of fast recovery diodes
US6190947B1 (en) Silicon semiconductor rectifier chips and manufacturing method thereof
Haque et al. Characterization of high rate deposited PECVD silicon dioxide films for MCM applications
US3551196A (en) Electrical contact terminations for semiconductors and method of making the same
JPS6246534A (ja) ガラス被覆半導体チツプの製造方法
CN1466172A (zh) 共晶焊背面金属化工艺
US20220230919A1 (en) Method of manufacturing a semiconductor package, die, and die package
JP3098194B2 (ja) 全開放形p−n接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップの製造方法
US3539391A (en) Methods of coating semiconductor materials with conductive metals
JP3490596B2 (ja) 拡散用フイルムおよびその作成方法ならびに半導体基板の不純物拡散方法
CN116097422A (zh) 经涂覆的半导体管芯
JPH01232762A (ja) メサ型半導体基体
Stonebraker Design and development of a high power, low saturation voltage silicon switching transistor Final report

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees