JPH0749363A - Short circuit detection for chip-on-board substrate - Google Patents

Short circuit detection for chip-on-board substrate

Info

Publication number
JPH0749363A
JPH0749363A JP5194411A JP19441193A JPH0749363A JP H0749363 A JPH0749363 A JP H0749363A JP 5194411 A JP5194411 A JP 5194411A JP 19441193 A JP19441193 A JP 19441193A JP H0749363 A JPH0749363 A JP H0749363A
Authority
JP
Japan
Prior art keywords
signal
short circuit
input
supply current
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5194411A
Other languages
Japanese (ja)
Inventor
Tomohiro Komori
智裕 小森
Tadashi Kasai
忠 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5194411A priority Critical patent/JPH0749363A/en
Publication of JPH0749363A publication Critical patent/JPH0749363A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a short circuit detection method for a chip-on-board substrate by which a short circuit is surely detected with a simple structure and method. CONSTITUTION:Between two signal lines, where presence of short circuit is inspected, the signal of the same level is made to flow (S1). and power supply current IV1 at that time is measured (S2). Then the signal of different level is made to flow (S3) between them, and power supply current IV2 then is measured (S4). Then, IV2-IV1 is obtained (S5), and if it is above a specified threshold alpha, it is decided that short circuit has occurred (S6).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、印刷配線板に集積回路
等の半導体素子を複数個搭載し、この素子間がワイヤボ
ンディング等の電気的な接続手段によって接続されたチ
ップオンボード(COB)基板のショート検出方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip-on-board (COB) in which a plurality of semiconductor elements such as integrated circuits are mounted on a printed wiring board, and the elements are connected by electrical connecting means such as wire bonding. The present invention relates to a method for detecting a short circuit on a substrate.

【0002】[0002]

【従来の技術】図5は半導体素子を搭載してなるCOB
基板の一例を示す説明図で、1は印刷配線板、2はこの
印刷配線板1上に形成された印刷配線パターン、3,4
はこの印刷配線板1上に搭載されるICで、このIC
3,4の端子と印刷配線パターン2との間は、信号入出
力線として、ボンディングワイヤ5により電気的に接続
されている。
2. Description of the Related Art FIG. 5 shows a COB mounted with a semiconductor element.
1 is a printed wiring board, 2 is a printed wiring pattern formed on the printed wiring board 1, 3, 4
Is an IC mounted on this printed wiring board 1.
The terminals 3 and 4 and the printed wiring pattern 2 are electrically connected by a bonding wire 5 as a signal input / output line.

【0003】また、IC3とIC4との間でも電気的な
接続を行うために、このIC3,4の端子間を印刷配線
板1を介在させずにボンディングワイヤ5により直接接
続している。図6は半導体素子を搭載してなるCOB基
板の他の例を示す説明図で、6は印刷配線板、7はこの
印刷配線板6上に形成された印刷配線パターン、8はこ
の印刷配線板6上に搭載されるIC、9はこのIC8上
に搭載されるICで、IC8の端子と印刷配線パターン
7との間は、信号入出力線として、ボンディングワイヤ
10により電気的に接続されている。
Further, in order to electrically connect the IC 3 and the IC 4 as well, the terminals of the ICs 3 and 4 are directly connected by the bonding wire 5 without the interposition of the printed wiring board 1. FIG. 6 is an explanatory view showing another example of a COB substrate on which a semiconductor element is mounted, 6 is a printed wiring board, 7 is a printed wiring pattern formed on this printed wiring board 6, and 8 is this printed wiring board. An IC mounted on 6 and an IC mounted on this IC 8 are electrically connected by a bonding wire 10 as a signal input / output line between the terminal of the IC 8 and the printed wiring pattern 7. .

【0004】また、IC9をIC8上に搭載して電気的
な接続を行うために、該IC8,9の端子間をハンダボ
ール11により搭載し、電気的かつ機械的に両者を接続
している。図7は、上記図5に示すIC3,4間および
IC8,9間の接続部を示す等価回路である。なお、一
般に、IC同志の接続においては、一方のICの入力端
子には他方のICの出力端子が接続され、一方のICの
出力端子には他方のICの入力端子が接続される。
In order to mount the IC 9 on the IC 8 for electrical connection, the terminals of the ICs 8 and 9 are mounted by solder balls 11 to electrically and mechanically connect the both. FIG. 7 is an equivalent circuit showing the connection between the ICs 3 and 4 and between the ICs 8 and 9 shown in FIG. In general, when connecting ICs to each other, the input terminal of one IC is connected to the output terminal of the other IC, and the output terminal of one IC is connected to the input terminal of the other IC.

【0005】図において、12はIC3,8の出力バッ
ファ、13はIC4,9の入力バッファで、これら出力
バッファ12と入力バッファ13の間が信号線14によ
り電気的に接続されている。なお、この信号線として
は、上記図5に示すようにICの端子間をボンディング
ワイヤで接続したもの、あるいは、図6に示すように、
ICの端子間をハンダボールで接続したもの等がある。
In the figure, 12 is an output buffer of the ICs 3 and 8, 13 is an input buffer of the ICs 4 and 9, and the output buffer 12 and the input buffer 13 are electrically connected by a signal line 14. As the signal line, as shown in FIG. 5, the terminals of the IC are connected by bonding wires, or as shown in FIG.
There is a type in which the terminals of the IC are connected with solder balls.

【0006】同様に、15はIC3,8の入力バッフ
ァ、16はIC4,9の出力バッファで、これら入力バ
ッファ15と出力バッファ16の間が信号線17により
電気的に接続されている。なお、IC同志を接続する信
号線として、入出力切替え可能なトライステートと呼ば
れる入出力線を使用する場合もある。
Similarly, 15 is an input buffer of the ICs 3 and 8, 16 is an output buffer of the ICs 4 and 9, and the input buffer 15 and the output buffer 16 are electrically connected by a signal line 17. An input / output switchable input / output line called a tristate may be used as a signal line connecting the ICs.

【0007】ここで、上記のように印刷配線板にICを
搭載した後、動作の確認を行うために、テストプログラ
ムが実行される。このテストプログラムは、所定の入力
信号と出力信号を組み合わせてなるテストデータを、テ
ストサイクルというあらかじめ定められている周期毎
に、順次入出力を繰り返すもので、これにより、期待通
りの動作をするかどうかを確認するためのテストが行わ
れる。
After mounting the IC on the printed wiring board as described above, a test program is executed in order to confirm the operation. This test program repeats input and output of test data, which is a combination of a predetermined input signal and output signal, in every predetermined cycle called a test cycle, and whether it operates as expected. A test is performed to see if it is correct.

【0008】そして、このテストにより、製造時の不
良,オープン,ショート,回路破壊等の原因によって不
良となったCOB基板は不合格となる。
According to this test, the COB substrate which has become defective due to a cause such as a defect at the time of manufacture, an open, a short circuit or a circuit breakage is rejected.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、IC間
を直接接続する場合において、上述した従来のチップオ
ンボード基板の検査方法では、IC間での接続がオープ
ンとなっている場合は、信号が伝達されなくなるので、
すべての端子への入力をLowレベルとHighレベル
に切り換えることにより100%検出が可能であるのに
対し、ショートの検出に関しては、これが不可能な場合
が存在するという問題がある。
However, in the case of directly connecting ICs, in the above-described conventional method for inspecting a chip-on-board substrate, a signal is transmitted when the connection between ICs is open. It will not be done, so
While 100% detection is possible by switching the input to all terminals to Low level and High level, there is a problem that this may not be possible for short detection.

【0010】すなわち、図8は従来の問題点を示す説明
図で、2つの出力バッファ21,22のうち、出力バッ
ファ21にHighレベルが入力され、出力バッファ2
2にLowレベルが入力される場合に、これら出力バッ
ファ21,22の出力がショートすると、信号の値がH
ighレベルとLowレベルの中間の値をとる。このと
き、前記出力バッファ21,22と信号線23,24に
より接続されている2つの入力バッファ25,26のス
レッショルド(しきい値)のばらつきにより、入力バッ
ファ25ではHighレベルとLowレベルの中間の値
の信号からHighレベルを出力し、入力バッファ26
ではHighレベルとLowレベルの中間の値の信号か
らLowレベルを出力してしまい、結果として、正常な
場合と同じとなってしまう場合がある。このように、シ
ョートしている場合でも、入力されたテストデータに対
して偶然正しい結果が出る場合があり、この場合、ショ
ートが検出できないという問題がある。
That is, FIG. 8 is an explanatory view showing a conventional problem, of the two output buffers 21 and 22, the High level is input to the output buffer 21, and the output buffer 2
When the output of these output buffers 21 and 22 is shorted when the Low level is input to 2, the signal value becomes H
It takes an intermediate value between the high level and the low level. At this time, due to variations in the thresholds of the two input buffers 25 and 26 connected to the output buffers 21 and 22 and the signal lines 23 and 24, the input buffer 25 has an intermediate level between the high level and the low level. High level is output from the value signal, and the input buffer 26
Then, the Low level may be output from a signal having an intermediate value between the High level and the Low level, and as a result, it may be the same as the normal case. In this way, even if there is a short circuit, a correct result may happen accidentally with respect to the input test data, and in this case, there is a problem that the short circuit cannot be detected.

【0011】また、図9はその他の従来の問題点を示す
説明図で、2つの入力バッファ27,28の出力を選択
するセレクタ29を備えて、2つの入力バッファ27,
28の出力を同時には検出できない回路構成となってい
る場合に、この入力バッファ27,28とそれぞれ信号
線30,31を介して接続されている2つの出力バッフ
ァ32,33の能力にばらつきがあり、例えば出力バッ
ファ32の能力が低く、出力バッファ33の能力が高い
場合に、出力バッファ32にHighレベルが入力さ
れ、出力バッファ33にLowレベルが入力され、この
とき、出力バッファ32と出力バッファ33の出力がシ
ョートすると、信号の値がLowレベルに近くなる。
Further, FIG. 9 is an explanatory view showing another conventional problem, which is provided with a selector 29 for selecting the output of the two input buffers 27, 28.
When the circuit configuration is such that the outputs of 28 cannot be detected at the same time, there are variations in the capabilities of the two output buffers 32 and 33 connected to the input buffers 27 and 28 via the signal lines 30 and 31, respectively. For example, when the output buffer 32 has a low capacity and the output buffer 33 has a high capacity, a high level is input to the output buffer 32 and a low level is input to the output buffer 33. At this time, the output buffer 32 and the output buffer 33 are input. When the output of is short-circuited, the value of the signal becomes close to the low level.

【0012】ここで、入力バッファ27,28のスレッ
ショルドが等しければ、入力バッファ27,28ともそ
の出力はLowレベルとなる。このとき、セレクタ29
により、入力バッファ28の出力を取り出すように選択
されていると、セレクタ29からの出力はLowレベル
となるが、出力バッファ33の入力がLowレベルであ
るので、信号線30,31がショートしていない場合で
も、入力バッファ28の出力はLowレベルであり、セ
レクタ29の状態によっては、結果として、正常な場合
と同じとなってしまう場合がある。このように、ショー
トしている場合でも、入力されたテストデータに対して
偶然正しい結果が出る場合があり、この場合、ショート
が検出できないという問題がある。
Here, if the thresholds of the input buffers 27 and 28 are equal, the outputs of both the input buffers 27 and 28 are at the low level. At this time, the selector 29
Therefore, when the output of the input buffer 28 is selected to be taken out, the output from the selector 29 is at the low level, but the input of the output buffer 33 is at the low level, so the signal lines 30 and 31 are short-circuited. Even if there is not, the output of the input buffer 28 is at the Low level, and depending on the state of the selector 29, the result may be the same as the normal case. In this way, even if there is a short circuit, a correct result may happen accidentally with respect to the input test data, and in this case, there is a problem that the short circuit cannot be detected.

【0013】したがって、ショート検出の場合、不良品
を出荷しないためにはテストデータを増やして多くの組
合せパターンについてテストを行って検出率を上げる必
要があり、これにより、テストサイクルが多くなり、テ
スト時間が長くなって、テスト効率が低下するという問
題がある。図10はショート検出を確実に行うための従
来の対策例を示す説明図で、2つのIC34,35間を
接続する信号線36における信号をモニタするため、テ
スト端子を取り出す配線パターン37を個々の信号線3
6に対応させて設け、この配線パターン37を介して信
号線36を接続したものであるが、テストのための配線
パターン37を設けることで実装密度が低下してしまう
という問題が発生する。
Therefore, in the case of short-circuit detection, it is necessary to increase the test data and test a large number of combination patterns to increase the detection rate in order to prevent defective products from being shipped. There is a problem that the test time becomes long and the test efficiency decreases. FIG. 10 is an explanatory view showing an example of a conventional countermeasure for surely detecting a short circuit. In order to monitor a signal on a signal line 36 connecting between two ICs 34 and 35, wiring patterns 37 for taking out test terminals are individually provided. Signal line 3
Although the signal lines 36 are provided corresponding to No. 6 and the signal line 36 is connected through the wiring pattern 37, the wiring density 37 for the test causes a problem that the mounting density is reduced.

【0014】また、図11は従来のその他の対策例を示
す等価回路で、38は一方のICの出力バッファ、39
は他方のICの入力バッファ、40はその間を接続する
信号線であり、入力側のICそのものにテスト端子41
を設け、これをアナログスイッチ42に接続して任意の
テスト端子41から信号を取り出せるようすることで、
ショート時の中途半端なレベルも検出可能となるが、集
積回路上に特別な回路を設ける必要があるので、ICが
高価になるという問題が発生する。
FIG. 11 is an equivalent circuit showing another example of conventional countermeasures, in which 38 is an output buffer of one IC and 39 is an output buffer.
Is an input buffer of the other IC, 40 is a signal line connecting between them, and the test terminal 41 is connected to the input side IC itself.
Is provided and connected to the analog switch 42 so that a signal can be taken out from any test terminal 41.
A halfway level at the time of short circuit can be detected, but a special circuit needs to be provided on the integrated circuit, which causes a problem that the IC becomes expensive.

【0015】本発明は、このように、チップオンボード
基板のIC間における接続箇所のショートが確実に検出
できないという問題を解決するためになされたもので、
ICやこれを搭載する印刷配線板に手を加えず、かつテ
ストプログラムも短いもので確実にショートの検出が可
能なチップオンボード基板のショート検出方法を提供す
ることを目的とする。
The present invention has been made in order to solve the problem that a short circuit at a connection point between ICs on a chip-on-board substrate cannot be reliably detected.
It is an object of the present invention to provide a short-circuit detection method for a chip-on-board substrate, which can detect a short circuit reliably by using a short test program without modifying an IC or a printed wiring board on which the IC is mounted.

【0016】[0016]

【課題を解決するための手段】この目的を達成するた
め、本発明は、印刷配線板に半導体素子を複数個搭載
し、この半導体素子間を複数本の信号線により電気的に
接続してなるチップオンボード基板のショート検出方法
において、チップオンボード基板の電源電流を検出して
これを測定する手段を設けるとともに、ショートの有無
を検査したい2本の信号線間に同じレベルの信号と異な
るレベルの信号を流し、それぞれの場合の電源電流を測
定して、異なったレベルの信号を流した場合の電源電流
と同じレベルの信号を流した場合の電源電流の差からこ
の2本の信号線間のショートを検出することを特徴とす
る。
In order to achieve this object, the present invention comprises a plurality of semiconductor elements mounted on a printed wiring board, and the semiconductor elements are electrically connected by a plurality of signal lines. In the short-circuit detection method for a chip-on-board substrate, a means for detecting and measuring the power supply current of the chip-on-board substrate is provided, and a signal of the same level and a different level are provided between the two signal lines that are to be inspected for the presence of a short circuit. Signal is applied, the power supply current in each case is measured, and the difference between the power supply current when a signal of the same level and the power supply current when a signal of a different level is applied is detected between the two signal lines. It is characterized by detecting a short circuit.

【0017】[0017]

【作用】上述した本発明は、まず、ショートの有無を検
査したい2本の信号線間に同じレベルの信号を流し、そ
の場合の電源電流を測定する。次に、この2本の信号線
間に異なるレベルの信号を流し、その場合の電源電流を
測定する。そして、異なったレベルの信号を流した場合
の電源電流と、同じレベルの信号を流した場合の電源電
流の差が大きい場合は、ショートが発生しているので、
これを不良品として除去することができる。
According to the present invention described above, first, a signal of the same level is made to flow between two signal lines whose presence or absence of a short circuit is to be inspected, and the power supply current in that case is measured. Next, signals of different levels are passed between the two signal lines, and the power supply current in that case is measured. Then, if the difference between the power supply current when a signal of a different level is passed and the power supply current when a signal of the same level is passed is large, a short circuit has occurred.
This can be removed as a defective product.

【0018】[0018]

【実施例】以下に、図面を参照して実施例を説明する。
図1は本発明の一実施例におけるチップオンボード基板
のショート検出方法を示すフローチャート、図2は本実
施例におけるチップオンボードのショート検出方法を実
行するための構成を示す説明図であり、まず、図2を用
いて本実施例の構成から説明する。
Embodiments Embodiments will be described below with reference to the drawings.
FIG. 1 is a flowchart showing a short-circuit detecting method for a chip-on-board substrate according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing a configuration for executing the short-circuit detecting method for a chip-on-board according to the present embodiment. The configuration of this embodiment will be described with reference to FIG.

【0019】図において、51は印刷配線板に複数のI
C等を搭載してなるチップオンボード(COB)基板
で、このCOB基板51の構造は、上述した図5で説明
したもの、あるいは図6で説明したもの等と同じもので
ある。52は前記COB基板51の電源電流を測定しう
る端子等と着脱自在に接続可能なCOBプローバ、53
はこのCOBプローバ52と接続され、ロジックレベル
のみを入出力してこれを測定するパソコン等で構成され
る汎用ICテスタ等のロジックテスタで、これらの構成
は、従来よりCOB基板の検査のために用いられてい
る。
In the figure, numeral 51 indicates a plurality of I on the printed wiring board.
This is a chip-on-board (COB) substrate on which C or the like is mounted, and the structure of this COB substrate 51 is the same as that described in FIG. 5 or FIG. 6 described above. Reference numeral 52 denotes a COB prober which is detachably connectable to a terminal or the like of the COB substrate 51 capable of measuring the power supply current, and 53.
Is a logic tester such as a general-purpose IC tester which is connected to the COB prober 52 and which inputs and outputs only the logic level to measure the logic level. These configurations have been conventionally used for the inspection of the COB substrate. It is used.

【0020】54は前記COBプローバ52と接続さ
れ、電流を検出してその変化を測定可能な電源電流検出
回路で、この電源電流検出回路54はA/Dコンバータ
等から構成され、COB基板51上のICに流れる電源
電流をCOBプローバ52を介して受けて、これを検出
し、その変化を測定することが可能である。なお、大型
の汎用テスタでは、このテスタ自身でロジックレベルの
測定に加えて、電源電流を検出,測定可能なものがあ
り、この場合は、この汎用テスタで上記ロジックテスタ
53,電源電流検出回路54の代わりとすることが可能
である。
Reference numeral 54 is a power supply current detection circuit connected to the COB prober 52 and capable of detecting a current and measuring the change thereof. The power supply current detection circuit 54 is composed of an A / D converter or the like, and is provided on the COB substrate 51. It is possible to receive the power supply current flowing in the IC of the above through the COB prober 52, detect this, and measure the change. In addition, in some large-scale general-purpose testers, in addition to the logic level measurement, the power-supply current can be detected and measured by the tester itself. In this case, the general-purpose tester can be used for the logic tester 53 and the power-supply current detection circuit 54. Can be used instead of.

【0021】図3はCOB基板51におけるIC間の接
続部の等価回路であり、55,56はIC、57は一方
のIC55を構成する複数の出力バッファ、58はもう
一方のIC56を構成する複数の入力バッファ、59は
各出力バッファ57の出力と各入力バッファ58の入力
との間を接続する信号線で、各出力バッファ57に+5
V等の電源が供給される。なお、この信号線59として
は、上記図5に示すようにICの端子間をボンディング
ワイヤで接続したもの、あるいは、図6に示すように、
ICの端子間をハンダボールで接続したもの等がある。
FIG. 3 is an equivalent circuit of a connecting portion between ICs on the COB substrate 51. Reference numerals 55 and 56 are ICs, 57 is a plurality of output buffers constituting one IC 55, and 58 is a plurality constituting another IC 56. Is a signal line for connecting the output of each output buffer 57 and the input of each input buffer 58, and is +5 to each output buffer 57.
Power such as V is supplied. As the signal line 59, the terminals of the IC are connected by bonding wires as shown in FIG. 5, or as shown in FIG.
There is a type in which the terminals of the IC are connected with solder balls.

【0022】ここで、例えば信号線59aと信号線59
bがショートしている場合、これら信号線59a,59
bに信号を出力する出力バッファ57a,57bに入力
される信号のレベルが異なっていると、出力バッファ5
7a,57b間に異常に大きな電流が流れ、これは電源
電流に反映される。本実施例では、この電源電流の変化
を利用してショートを検出することとしている。
Here, for example, the signal line 59a and the signal line 59
When b is short-circuited, these signal lines 59a, 59
If the levels of the signals input to the output buffers 57a and 57b that output signals to b are different, the output buffer 5
An abnormally large current flows between 7a and 57b, which is reflected in the power supply current. In this embodiment, a short circuit is detected by utilizing this change in power supply current.

【0023】図4は、本実施例で使用されるテストデー
タの一例を示す説明図で、このテストデータは、ショー
トの有無を検査したい2本の信号線59間に同じレベル
の信号が流れるように各出力バッファ57に同じレベル
の信号を入力するための組合せ1および2と、このショ
ートの有無を検査したい2本の信号線59間に異なるレ
ベルの信号が流れるように各出力バッファ57に異なる
レベルの信号を入力するための組合せ3および4からな
る。
FIG. 4 is an explanatory diagram showing an example of the test data used in the present embodiment. The test data is such that signals of the same level flow between the two signal lines 59 to be inspected for the presence or absence of a short circuit. And the combinations 1 and 2 for inputting signals of the same level to the respective output buffers 57, and the respective output buffers 57 so that signals of different levels flow between the two signal lines 59 whose presence or absence of the short circuit is to be inspected. It consists of combinations 3 and 4 for inputting a level signal.

【0024】すなわち、組合せ1あるいは2では、ショ
ートの有無を検査したい2本の信号線59間で同じレベ
ルの信号を流すために、例えば、組合せ1では、出力バ
ッファ57aにLowレベルの信号を入力することとす
ると、この出力バッファ57aの出力とショートする可
能性のある信号線59bに信号を流す出力バッファ57
bにもLowレベルの信号を入力し、この出力バッファ
57bの出力とショートする可能性のある信号線59c
に信号を流す出力バッファ57cにもLowレベルの信
号を入力するようになっている。
That is, in the combination 1 or 2, in order to pass the signal of the same level between the two signal lines 59 to be inspected for the presence or absence of the short circuit, for example, in the combination 1, the low level signal is input to the output buffer 57a. In this case, the output buffer 57a outputs a signal to the signal line 59b which may be short-circuited with the output of the output buffer 57a.
A low-level signal is also input to b, and there is a possibility that the output of the output buffer 57b may be short-circuited with the signal line 59c.
A low-level signal is also input to the output buffer 57c that allows a signal to flow to the.

【0025】また、組合せ2では、上記組合せ1とは反
対に、出力バッファ57aにHighレベルの信号を入
力することとして、出力バッファ57bおよび出力バッ
ファ57cにもHighレベルの信号を入力するように
なっている。また、組合せ3あるいは4では、ショート
の有無を検査したい2本の信号線59間で異なるレベル
の信号を流すために、組合せ3では、出力バッファ57
aにHighレベルの信号を入力することとすると、こ
の出力バッファ57aの出力とショートする可能性のあ
る信号線59bに信号を流す出力バッファ57bにはL
owレベルの信号を入力し、この出力バッファ57bの
出力とショートする可能性のある信号線59cに信号を
流す出力バッファ57cにはHighレベルの信号を入
力するようになっている。
In the combination 2, contrary to the combination 1, the high level signal is input to the output buffer 57a, so that the high level signal is also input to the output buffer 57b and the output buffer 57c. ing. Further, in the combination 3 or 4, in order to allow signals of different levels to flow between the two signal lines 59 to be inspected for the presence or absence of short circuit, in the combination 3, the output buffer 57 is used.
If a high-level signal is input to a, the output buffer 57b that outputs a signal to the signal line 59b that may short-circuit the output of the output buffer 57a is L
A high-level signal is input to the output buffer 57c which inputs a low-level signal and causes a signal to flow through the signal line 59c which may short-circuit the output of the output buffer 57b.

【0026】さらに、組合せ4では、上記組合せ3とは
反対に、出力バッファ57aにLowレベルの信号を入
力することとして、出力バッファ57bにはHighレ
ベルの信号を入力し、出力バッファ57cにはLowレ
ベルの信号を入力するようになっている。そして、これ
らを所定のタイミングで各出力バッファ57に入力でき
るようなテストプログラムを作成して、このテストプロ
グラムにより本実施例のCOB基板のショート検出方法
が実行される。
Further, in the combination 4, contrary to the combination 3, the low level signal is input to the output buffer 57a, the high level signal is input to the output buffer 57b, and the low level signal is input to the output buffer 57c. It is designed to input a level signal. Then, a test program is created so that these can be input to each output buffer 57 at a predetermined timing, and the test program executes the COB substrate short-circuit detection method of this embodiment.

【0027】なお、テストデータは上記図4の組合せに
限らず、ショートの有無を検査したい2本の信号線間に
同じレベルの信号と異なったレベルの信号の両方を入力
できるようになっていればよい。以下に、図1を用いて
本実施例におけるCOB基板のショート検出方法の処理
手順を説明する。
The test data is not limited to the combination shown in FIG. 4, and both the signal of the same level and the signal of a different level can be input between the two signal lines whose presence or absence of the short circuit is to be inspected. Good. The processing procedure of the COB substrate short circuit detection method in this embodiment will be described below with reference to FIG.

【0028】なお、本実施例では、上記図4で説明した
テストデータを使用するものとする。ショートの有無を
検査したい2本の信号線59間に同じレベルの信号が流
れるように、各出力バッファ57に上記図4で説明した
組合せ1および組合せ2のテストデータを入力し(S
1)、このときにIC55,56に流れる電源電流を電
源電流検出回路54で検出し、これを測定する(S
2)。
In this embodiment, the test data described with reference to FIG. 4 is used. The test data of the combination 1 and the combination 2 described in FIG. 4 is input to each output buffer 57 so that signals of the same level flow between the two signal lines 59 that are to be inspected for a short circuit (S
1) At this time, the power supply current flowing through the ICs 55 and 56 is detected by the power supply current detection circuit 54 and measured (S).
2).

【0029】次に、前記ショートの有無を検査したい2
本の信号線59間に異なったレベルの信号が流れるよう
に、各出力バッファ57に上記図4で説明した組合せ3
および組合せ4のテストデータを入力し(S3)、この
ときにIC55,56に流れる電源電流を電源電流検出
回路54で検出し、これを測定する(S4)。ここで、
上記S2で測定した、ショートの有無を検査したい2本
の信号線59間に同じレベルの信号が流れるように、各
出力バッファ57に同じレベルの信号を入力した際の電
源電流の測定値をIV1、上記S4で測定した、ショー
トの有無を検査したい2本の信号線59間に異なるレベ
ルの信号が流れるように、各出力バッファ57に異なっ
たレベルの信号を入力した際の電源電流の測定値をIV
2とすると、この異なったレベルの信号を入力した際の
電源電流の測定値と、同じレベルの信号を入力した際の
電源電流の測定値の差(IV2−IV1)を求めて、こ
の(IV2−IV1)があらかじめ設定されているスレ
ッショルドαより大きいかどうか判断する(S5)。
Next, it is desired to inspect for the presence or absence of the short circuit 2
The combination 3 described in FIG. 4 is applied to each output buffer 57 so that signals of different levels flow between the signal lines 59 of the book.
And the test data of the combination 4 is input (S3), the power supply current flowing through the ICs 55 and 56 at this time is detected by the power supply current detection circuit 54, and this is measured (S4). here,
The measured value of the power supply current when the signals of the same level are input to the respective output buffers 57 is IV1 measured so that the signals of the same level flow between the two signal lines 59 to be inspected for the presence or absence of a short circuit, measured in S2. The measured value of the power supply current when the signals of different levels are input to the output buffers 57 so that the signals of different levels flow between the two signal lines 59 which are to be inspected for the presence or absence of the short circuit, measured in S4. IV
If it is 2, the difference (IV2-IV1) between the measured value of the power supply current when the signals of different levels are input and the measured value of the power supply current when the signals of the same level are input is obtained and this (IV2 -IV1) is determined whether it is larger than a preset threshold α (S5).

【0030】なお、このスレッショルドαは、ICのロ
ジックの動作による電源電流の変化量であり、ICのイ
ンピーダンス等の違いに応じて設定されている。上記S
5で、(IV1−IV2)≧αであると、いずれかの信
号線がショートしてショート電流が流れていると判断
し、これを不合格とする(S6)。また、上記S5で、
(IV1−IV2)<αであると、どこもショートして
いないと判断する(S7)。
The threshold α is the amount of change in the power supply current due to the operation of the IC logic, and is set according to the difference in the impedance of the IC. Above S
In (5), if (IV1−IV2) ≧ α, it is determined that one of the signal lines is short-circuited and a short-circuit current is flowing, and this is rejected (S6). Also, in S5 above,
If (IV1−IV2) <α, it is determined that there is no short circuit (S7).

【0031】本実施例のショート検出方法では、どこか
一つでもショートがあればこれを検出できるため、一度
にIC間の全ての接続箇所におけるショートの有無を検
査でき、テストデータの量も少なくて済み、従来のよう
に多くの組合せによるテストデータは不要である。この
ように、本実施例のCOB基板のショート検出方法で
は、電源電流の変化からショートを検出することとした
ので、従来のように信号レベルの変化でショートを検出
する方法であると、ショート時には信号レベルが中途半
端な値となってショート検出が困難であったプッシュプ
ルタイプのバッファであっても、確実にショートの検出
が可能である。
In the short-circuit detection method of this embodiment, if any one short-circuit can be detected, it is possible to inspect the presence / absence of a short-circuit at all connection points between ICs at a time, and the amount of test data is small. Test data by many combinations as in the past is unnecessary. As described above, in the method of detecting a short circuit on the COB substrate of the present embodiment, the short circuit is detected from the change in the power supply current. Even with a push-pull type buffer in which the signal level is a halfway value and it is difficult to detect a short circuit, the short circuit can be detected reliably.

【0032】[0032]

【発明の効果】以上説明したように、本発明は、ショー
トの有無を検査したい2本の信号線間に同じレベルの信
号と異なるレベルの信号を流し、それぞれの場合の電源
電流を測定して、異なったレベルの信号を流した場合の
電源電流と同じレベルの信号を流した場合の電源電流の
差からこの2本の信号線間のショートを検出することと
したので、実装密度を低下させるチップオンボード基板
の配線の変更、あるいはICを高価なものとする該IC
の回路構成の変更を行うことなしに、確実にショートを
検出することができるという効果を有する。
As described above, according to the present invention, a signal of the same level and a signal of a different level are made to flow between two signal lines whose presence or absence is to be inspected, and the power supply current in each case is measured. Since the short circuit between the two signal lines is detected from the difference between the power supply current when the signals of different levels are supplied and the power supply current when the signals of the same level are supplied, the mounting density is reduced. Changing the wiring of the chip-on-board board or making the IC expensive
There is an effect that a short circuit can be surely detected without changing the circuit configuration.

【0033】また、このように、同じ信号が流れる場合
と異なった信号が流れる場合の電源電流の変化からショ
ートを検出するので、テストプログラムのデータ量は少
なくともショートの検出率が向上し、テスト時間も短く
て済むので、テスト効率を向上させることができるとい
う効果を有する。したがって、テスト効率の向上により
チップオンボード基板の製造コストの低減が可能で、シ
ョート検出率の向上により品質も向上するという効果を
有する。
Since the short circuit is detected from the change in the power supply current when the same signal flows and when different signals flow as described above, the data amount of the test program improves at least the short circuit detection rate and the test time. Since it can be shortened, the test efficiency can be improved. Therefore, the manufacturing cost of the chip-on-board substrate can be reduced by improving the test efficiency, and the quality can be improved by improving the short-circuit detection rate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるショート検出方法の
流れを示すフローチャートである。
FIG. 1 is a flowchart showing a flow of a short-circuit detection method in an embodiment of the present invention.

【図2】本実施例の構成を示す説明図である。FIG. 2 is an explanatory diagram showing the configuration of the present embodiment.

【図3】COB基板におけるIC間の接続部の等価回路
である。
FIG. 3 is an equivalent circuit of a connecting portion between ICs on a COB substrate.

【図4】本実施例のテストデータの一例を示す説明図で
ある。
FIG. 4 is an explanatory diagram showing an example of test data of the present embodiment.

【図5】COB基板の一例を示す説明図である。FIG. 5 is an explanatory diagram showing an example of a COB substrate.

【図6】その他のCOB基板を示す説明図である。FIG. 6 is an explanatory diagram showing another COB substrate.

【図7】COB基板におけるIC間の接続部の等価回路
である。
FIG. 7 is an equivalent circuit of a connecting portion between ICs on a COB substrate.

【図8】従来の問題点を示す説明図である。FIG. 8 is an explanatory diagram showing a conventional problem.

【図9】その他の従来の問題点を示す説明図である。FIG. 9 is an explanatory diagram showing other conventional problems.

【図10】従来の対策例を示す説明図である。FIG. 10 is an explanatory diagram showing a conventional countermeasure example.

【図11】その他の従来の対策例を示す等価回路であ
る。
FIG. 11 is an equivalent circuit showing another conventional countermeasure example.

【符号の説明】[Explanation of symbols]

51 COB基板 54 電源電流検出回路 51 COB board 54 Power supply current detection circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 印刷配線板に半導体素子を複数個搭載
し、この半導体素子間を複数本の信号線により電気的に
接続してなるチップオンボード基板のショート検出方法
において、 チップオンボード基板の電源電流を検出してこれを測定
する手段を設けるとともに、 ショートの有無を検査したい2本の信号線間に同じレベ
ルの信号と異なるレベルの信号を流し、それぞれの場合
の電源電流を測定して、異なったレベルの信号を流した
場合の電源電流と同じレベルの信号を流した場合の電源
電流の差からこの2本の信号線間のショートを検出する
ことを特徴とするチップオンボード基板のショート検出
方法。
1. A short-circuit detection method for a chip-on-board substrate, comprising: mounting a plurality of semiconductor devices on a printed wiring board; and electrically connecting the semiconductor devices by a plurality of signal lines. A means for detecting the power supply current and measuring it is provided, and a signal of the same level and a signal of a different level are sent between the two signal lines that are to be inspected for the presence of a short circuit, and the power supply current in each case is measured. , A short circuit between the two signal lines is detected from the difference between the power supply current when a signal of a different level is supplied and the power supply current when a signal of the same level is supplied. Short detection method.
JP5194411A 1993-08-05 1993-08-05 Short circuit detection for chip-on-board substrate Pending JPH0749363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5194411A JPH0749363A (en) 1993-08-05 1993-08-05 Short circuit detection for chip-on-board substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5194411A JPH0749363A (en) 1993-08-05 1993-08-05 Short circuit detection for chip-on-board substrate

Publications (1)

Publication Number Publication Date
JPH0749363A true JPH0749363A (en) 1995-02-21

Family

ID=16324158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5194411A Pending JPH0749363A (en) 1993-08-05 1993-08-05 Short circuit detection for chip-on-board substrate

Country Status (1)

Country Link
JP (1) JPH0749363A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522159B1 (en) 1999-12-06 2003-02-18 Fujitsu Limited Short-circuit failure analyzing method and apparatus
JP2006200973A (en) * 2005-01-19 2006-08-03 Hioki Ee Corp Circuit board inspection method and its device
JP2019133029A (en) * 2018-01-31 2019-08-08 株式会社ジャパンディスプレイ Display device and inspection method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522159B1 (en) 1999-12-06 2003-02-18 Fujitsu Limited Short-circuit failure analyzing method and apparatus
JP2006200973A (en) * 2005-01-19 2006-08-03 Hioki Ee Corp Circuit board inspection method and its device
JP2019133029A (en) * 2018-01-31 2019-08-08 株式会社ジャパンディスプレイ Display device and inspection method

Similar Documents

Publication Publication Date Title
JP3502033B2 (en) Test circuit
US7215132B2 (en) Integrated circuit and circuit board
TW201901167A (en) Component inspection method
JP3624717B2 (en) Multichip module and test method thereof
JPWO2003032000A1 (en) LSI inspection method and apparatus, and LSI tester
JPH0749363A (en) Short circuit detection for chip-on-board substrate
JPH0862294A (en) Semiconductor device and testing method for the semiconductor device
JPH07159493A (en) Inspection method for semiconductor device
US5565766A (en) Semiconductor circuit element device with arrangement for testing the device and method of test
JPH04329651A (en) Integrated circuit with built-in tester for evaluating pin connection
JPH09211076A (en) Circuit-board inspecting apparatus and semiconductor circuit
JP2002022803A (en) Semiconductor device and test method for semiconductor device
JPH07159483A (en) Integrated circuit device and its testing method
JP4690731B2 (en) Semiconductor device, test apparatus and test method thereof.
JP3979619B2 (en) Method for detecting disconnection of internal wiring of semiconductor device
JPH07225258A (en) Semiconductor device
EP1248953A1 (en) A printed circuit assembly with configurable boundary scan paths
JP2005043202A (en) Failure detection device and failure detection method
JPH05264676A (en) Method and device for detecting fault
JPS636471A (en) Logic integrated circuit
JPH09304485A (en) Method and circuit for detecting bridge
JPH1183957A (en) Inspection device and inspection method
JPH03244142A (en) Method of testing semiconductor device
JP2001343432A (en) Boundary scanning circuit and method
JP2001004706A (en) Method for inspecting defective soldering