JPH0746292B2 - 電流供給回路 - Google Patents
電流供給回路Info
- Publication number
- JPH0746292B2 JPH0746292B2 JP61267706A JP26770686A JPH0746292B2 JP H0746292 B2 JPH0746292 B2 JP H0746292B2 JP 61267706 A JP61267706 A JP 61267706A JP 26770686 A JP26770686 A JP 26770686A JP H0746292 B2 JPH0746292 B2 JP H0746292B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は負荷に基準電流に応じた電流を供給する電流
供給回路に関する。
供給回路に関する。
（従来の技術） 従来より電子回路には第５図に示すような電流供給回路
がよく用いられる。この回路は、トランジスタQ1のコレ
クタ及びベースを共通接続してダイオード構成とし、こ
のトランジスタと複数個（ここでは３個）のトランジス
タQ2,Q3,Q4との各ベースを共通接続してカレントミラー
回路を構成したもので、トランジスタQ1に電流源I0から
の基準電流Irefを供給することにより、各トランジスタ
Q2〜Q4のコレクタから負荷（複数の負荷回路からなる）
Ｌに所定の出力電流（負荷電流）Ioudt1〜Iout3を供給
するものである。各出力電流Iout1〜Iout3はそれぞれト
ランジスタQ2〜Q4のエミッタ面積を適宜設定することに
よって希望の電流値にすることができる。その一般式
は、各トランジスタQ2〜Q4のベース電流を無視し、Q1と
のエミッタ面積比をＮとすると、 Iout＝Ｎ・Iref となる。すなわち、基準電流Irefと出力電流Ioutとは第
６図に示すように比例関係にある。
がよく用いられる。この回路は、トランジスタQ1のコレ
クタ及びベースを共通接続してダイオード構成とし、こ
のトランジスタと複数個（ここでは３個）のトランジス
タQ2,Q3,Q4との各ベースを共通接続してカレントミラー
回路を構成したもので、トランジスタQ1に電流源I0から
の基準電流Irefを供給することにより、各トランジスタ
Q2〜Q4のコレクタから負荷（複数の負荷回路からなる）
Ｌに所定の出力電流（負荷電流）Ioudt1〜Iout3を供給
するものである。各出力電流Iout1〜Iout3はそれぞれト
ランジスタQ2〜Q4のエミッタ面積を適宜設定することに
よって希望の電流値にすることができる。その一般式
は、各トランジスタQ2〜Q4のベース電流を無視し、Q1と
のエミッタ面積比をＮとすると、 Iout＝Ｎ・Iref となる。すなわち、基準電流Irefと出力電流Ioutとは第
６図に示すように比例関係にある。
しかしながら、上記のような従来の電流供給回路では、
基準電流と出力電流が比例関係にあるため、基準電流に
ノイズが含まれていると、そのノイズ成分がエミッタ面
積比に応じて増大されて出力電流に現れ、負荷に伝達さ
れることになる。
基準電流と出力電流が比例関係にあるため、基準電流に
ノイズが含まれていると、そのノイズ成分がエミッタ面
積比に応じて増大されて出力電流に現れ、負荷に伝達さ
れることになる。
（発明が解決しようとする問題点） この発明は、従来回路では基準電流にノイズが含まれる
ときそのノイズ成分がエミッタ面積比に応じて増大され
て伝達されるという問題を改善するためになされたもの
で、基準電流に含まれるノイズ成分が出力電流に現れな
いように低減することのできる電流供給回路を提供する
ことを目的とする。
ときそのノイズ成分がエミッタ面積比に応じて増大され
て伝達されるという問題を改善するためになされたもの
で、基準電流に含まれるノイズ成分が出力電流に現れな
いように低減することのできる電流供給回路を提供する
ことを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明に係る電流供給回路は、基準電流源の出力電流
に応じて負荷に電流を供給するものにおいて、コレクタ
及びベースが共通接続され該接続点が前記基準電流源の
出力端に接続される第１のトランジスタと、ベースが前
記第１のトランジスタのベースに接続されコレクタが第
１の電源に接続され前記第１のトランジスタとはエミッ
タ面積が大なる第２のトランジスタと、コレクタ及びベ
ースが共通接続され該接続点が前記第１のトランジスタ
のエミッタに接続されエミッタが前記第１の電源とは電
位の異なる第２の電源に接続される第３のトランジスタ
と、ベースが前記第３のトランジスタのベースに接続さ
れコレクタが前記第２のトランジスタのエミッタに接続
される第４のトランジスタと、一方端が前記第４のトラ
ンジスタのエミッタに接続され他方端が前記第２の電源
に接続される第１のエミッタ抵抗と、ベースが前記第２
のトランジスタのエミッタに接続されコレクタが前記負
荷の入力端に接続される第５のトランジスタと、一方端
が前記第５のトランジスタのエミッタに接続され他方端
が前記第２の電源に接続される第２のエミッタ抵抗とを
具備して構成される。
に応じて負荷に電流を供給するものにおいて、コレクタ
及びベースが共通接続され該接続点が前記基準電流源の
出力端に接続される第１のトランジスタと、ベースが前
記第１のトランジスタのベースに接続されコレクタが第
１の電源に接続され前記第１のトランジスタとはエミッ
タ面積が大なる第２のトランジスタと、コレクタ及びベ
ースが共通接続され該接続点が前記第１のトランジスタ
のエミッタに接続されエミッタが前記第１の電源とは電
位の異なる第２の電源に接続される第３のトランジスタ
と、ベースが前記第３のトランジスタのベースに接続さ
れコレクタが前記第２のトランジスタのエミッタに接続
される第４のトランジスタと、一方端が前記第４のトラ
ンジスタのエミッタに接続され他方端が前記第２の電源
に接続される第１のエミッタ抵抗と、ベースが前記第２
のトランジスタのエミッタに接続されコレクタが前記負
荷の入力端に接続される第５のトランジスタと、一方端
が前記第５のトランジスタのエミッタに接続され他方端
が前記第２の電源に接続される第２のエミッタ抵抗とを
具備して構成される。
（作用） 上記構成によるカレントミラー回路は、第１及び第２の
トランジスタで構成される第１のカレントミラー回路に
より、第１のトランジスタに流れる基準電流を第２のト
ランジスタでエミッタ面積比倍した電流を取出し、第３
及び第４のトランジスタ及び第１のエミッタ抵抗で構成
される第２のカレントミラー回路で第１のトランジスタ
に流れた電流を折返し出力し、第１及び第２のカレント
ミラー回路の各出力電流を加算して負荷電流供給用の第
５のトランジスタのバイアス電流とするものである。こ
の場合、第１及び第２のトランジスタのエミッタ面積比
と第３及び第４のトランジスタのエミッタ電流比によっ
て第５のトランジスタに接続される第２のエミッタ抵抗
に係る電圧が決まるので、このエミッタ抵抗値を大きく
してその電圧値を大きくとることによって、第５のトラ
ンジスタの交流ゲインを小さくすることができ、これに
よって基準電流に含まれるノイズの伝送量を低減するこ
とができる。
トランジスタで構成される第１のカレントミラー回路に
より、第１のトランジスタに流れる基準電流を第２のト
ランジスタでエミッタ面積比倍した電流を取出し、第３
及び第４のトランジスタ及び第１のエミッタ抵抗で構成
される第２のカレントミラー回路で第１のトランジスタ
に流れた電流を折返し出力し、第１及び第２のカレント
ミラー回路の各出力電流を加算して負荷電流供給用の第
５のトランジスタのバイアス電流とするものである。こ
の場合、第１及び第２のトランジスタのエミッタ面積比
と第３及び第４のトランジスタのエミッタ電流比によっ
て第５のトランジスタに接続される第２のエミッタ抵抗
に係る電圧が決まるので、このエミッタ抵抗値を大きく
してその電圧値を大きくとることによって、第５のトラ
ンジスタの交流ゲインを小さくすることができ、これに
よって基準電流に含まれるノイズの伝送量を低減するこ
とができる。
（実施例） 以下、第１図乃至第３図を参照してこの発明の一実施例
を説明する。
を説明する。
第１図はこの発明の基本構成を示すもので、I0は基準電
流源、Ｌは負荷である。Q11,Q12は第１のカレントミラ
ー回路を構成するトランジスタで、Q11はコレクタ及び
ベースが共通接続され、該接続点が前記基準電流源の出
力端に接続される。Q12はベースがQ11のベースに接続さ
れ、コレクタが＋VCC電源に接続される。Q11,Q12のエミ
ッタ面積比は1:Nとなっている。
流源、Ｌは負荷である。Q11,Q12は第１のカレントミラ
ー回路を構成するトランジスタで、Q11はコレクタ及び
ベースが共通接続され、該接続点が前記基準電流源の出
力端に接続される。Q12はベースがQ11のベースに接続さ
れ、コレクタが＋VCC電源に接続される。Q11,Q12のエミ
ッタ面積比は1:Nとなっている。
Q13,Q14は第２のカレントミラー回路を構成するトラン
ジスタで、Q13はコレクタ及びベースが共通接続され、
該接続点がQ11のエミッタに接続され、エミッタがアー
スGNDに接続される。Q14はベースがQ13のベースに接続
され、コレクタがQ12のエミッタに接続され、エミッタ
はエミッタ抵抗R1を介してアースGNDに接続される。Q15
は負荷電流Ioutを出力するトランジスタで、ベースがQ1
2のエミッタに接続され、コレクタが負荷の入力端に接
続され、エミッタが第２のエミッタ抵抗R2を介してアー
スGNDに接続される。
ジスタで、Q13はコレクタ及びベースが共通接続され、
該接続点がQ11のエミッタに接続され、エミッタがアー
スGNDに接続される。Q14はベースがQ13のベースに接続
され、コレクタがQ12のエミッタに接続され、エミッタ
はエミッタ抵抗R1を介してアースGNDに接続される。Q15
は負荷電流Ioutを出力するトランジスタで、ベースがQ1
2のエミッタに接続され、コレクタが負荷の入力端に接
続され、エミッタが第２のエミッタ抵抗R2を介してアー
スGNDに接続される。
上記構成において、以下その動作について説明する。
まず、第１のカレントミラー回路を構成するトランジス
タQ11に基準電流Irefが入力されると、トランジスタQ12
からそのＮ倍の電流I2が取出される。一方、Q11の出力
電流は第２のカレントミラー回路によって折返され、Q1
2の出力電流I2に加算され、Q15のバイアス電流IBとな
る。この場合、Q11,Q12のエミッタ面積比とQ13,Q14のエ
ミッタ電流比によってQ15に接続されるエミッタ抵抗R2
に係る電圧が決まるので、このエミッタ抵抗値を大きく
してその電圧値を大きくとれば、Q15の交流ゲインを小
さくすることができる。
タQ11に基準電流Irefが入力されると、トランジスタQ12
からそのＮ倍の電流I2が取出される。一方、Q11の出力
電流は第２のカレントミラー回路によって折返され、Q1
2の出力電流I2に加算され、Q15のバイアス電流IBとな
る。この場合、Q11,Q12のエミッタ面積比とQ13,Q14のエ
ミッタ電流比によってQ15に接続されるエミッタ抵抗R2
に係る電圧が決まるので、このエミッタ抵抗値を大きく
してその電圧値を大きくとれば、Q15の交流ゲインを小
さくすることができる。
すなわち、トランジスタQ15のベースとアースGND間の電
位差をVxとし、Q1nの逆方向飽和電流をIsnとすると、 ｑは電荷、ｋはボルツマン定数、Ｔは絶対温度 と表わされる。Q11,Q13,Q15のエミッタ面積が同一であ
り、Q12がQ11のＮ倍のエミッタ面積を有するから、
（１）式をまとめると、 となる。（２）式及び（３）式からはIoutを代数的にも
とめることはできないので、実際の値を代入して数値的
に解く必要がある。例えば、Ｎ＝25、R2＝１［ｋΩ］と
してQ12の出力電流I2がIrefの２倍になるようにしたと
きのIref対Iout特性は第２図に示すようになる。このよ
うな特性を持たせることにより、トランジスタQ15は第
２図の曲線の傾きが１以下の範囲で交流ゲインが小さく
なる。
位差をVxとし、Q1nの逆方向飽和電流をIsnとすると、 ｑは電荷、ｋはボルツマン定数、Ｔは絶対温度 と表わされる。Q11,Q13,Q15のエミッタ面積が同一であ
り、Q12がQ11のＮ倍のエミッタ面積を有するから、
（１）式をまとめると、 となる。（２）式及び（３）式からはIoutを代数的にも
とめることはできないので、実際の値を代入して数値的
に解く必要がある。例えば、Ｎ＝25、R2＝１［ｋΩ］と
してQ12の出力電流I2がIrefの２倍になるようにしたと
きのIref対Iout特性は第２図に示すようになる。このよ
うな特性を持たせることにより、トランジスタQ15は第
２図の曲線の傾きが１以下の範囲で交流ゲインが小さく
なる。
したがって、上記のように構成した電流出力回路は、カ
レントミラー回路の交流ゲインが小さいので、基準電流
Irefに含まれるノイズ成分の伝送量を低減することがで
きる。
レントミラー回路の交流ゲインが小さいので、基準電流
Irefに含まれるノイズ成分の伝送量を低減することがで
きる。
第３図は第５図に示した従来回路にこの発明を適用した
場合の構成を示すもので、第１及び第２のカレントミラ
ー回路の合成電流をQ2〜Q4のバイアス電流とし、Q2〜Q4
にそれぞれエミッタ抵抗R12〜R14を接続したものであ
る。これによれば、各負荷電流out1〜Iout3に現れてい
た基準電流Irefに生じたノイズのＮ倍のノイズ成分を低
減することができる。
場合の構成を示すもので、第１及び第２のカレントミラ
ー回路の合成電流をQ2〜Q4のバイアス電流とし、Q2〜Q4
にそれぞれエミッタ抵抗R12〜R14を接続したものであ
る。これによれば、各負荷電流out1〜Iout3に現れてい
た基準電流Irefに生じたノイズのＮ倍のノイズ成分を低
減することができる。
尚、この発明は上記実施例に限定されるものではなく、
例えば第４図に示すように第３図の回路を全て逆極性に
して構成してもよい。第４図において第３図の各素子と
対応する素子には同一符号を付して、その説明を省略す
る。
例えば第４図に示すように第３図の回路を全て逆極性に
して構成してもよい。第４図において第３図の各素子と
対応する素子には同一符号を付して、その説明を省略す
る。
［発明の効果］ 以上のようにこの発明によれば、基準電流に含まれるノ
イズ成分が出力電流に現れないように低減することので
きる電流供給回路を提供することができる。
イズ成分が出力電流に現れないように低減することので
きる電流供給回路を提供することができる。
第１図はこの発明に係る電流供給回路の一実施例を示す
基本回路図、第２図は同実施例の基準電流対出力電流特
性の例を示す特性図、第３図及び第４図はこの発明に係
る他の実施例を示す回路図、第５図は従来の電流供給回
路の構成を示す回路図、第６図は従来回路の基準電流対
出力電流特性の例を示す特性図である。 Iref…基準電流源、Ｌ…負荷、Q1〜Q4,Q11〜Q15…トラ
ンジスタ、R1,R2…エミッタ抵抗。
基本回路図、第２図は同実施例の基準電流対出力電流特
性の例を示す特性図、第３図及び第４図はこの発明に係
る他の実施例を示す回路図、第５図は従来の電流供給回
路の構成を示す回路図、第６図は従来回路の基準電流対
出力電流特性の例を示す特性図である。 Iref…基準電流源、Ｌ…負荷、Q1〜Q4,Q11〜Q15…トラ
ンジスタ、R1,R2…エミッタ抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−205618（ＪＰ，Ａ) 特開 昭58−31422（ＪＰ，Ａ) 特開 昭59−95620（ＪＰ，Ａ) 実開 昭55−107716（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】基準電流源の出力電流に応じて負荷に電流
を供給する電流供給回路において、コレクタ及びベース
が共通接続され該接続点が前記基準電流源の出力端に接
続される第１のトランジスタと、ベースが前記第１のト
ランジスタのベースに接続されコレクタが第１の電源に
接続され前記第１のトランジスタとはエミッタ面積が大
なる第２のトランジスタと、コレクタ及びベースが共通
接続され該接続点が前記第１のトランジスタのエミッタ
に接続されエミッタが前記第１の電源とは電位の異なる
第２の電源に接続される第３のトランジスタと、ベース
が前記第３のトランジスタのベースに接続されコレクタ
が前記第２のトランジスタのエミッタに接続される第４
のトランジスタと、一方端が前記第４のトランジスタの
エミッタに接続され他方端が前記第２の電源に接続され
る第１のエミッタ抵抗と、ベースが前記第２のトランジ
スタのエミッタに接続されコレクタが前記負荷の入力端
に接続される第５のトランジスタと、一方端が前記第５
のトランジスタのエミッタに接続され他方端が前記第２
の電源に接続される第２のエミッタ抵抗とを具備したこ
とを特徴とする電流供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267706A JPH0746292B2 (ja) | 1986-11-12 | 1986-11-12 | 電流供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267706A JPH0746292B2 (ja) | 1986-11-12 | 1986-11-12 | 電流供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63121913A JPS63121913A (ja) | 1988-05-26 |
| JPH0746292B2 true JPH0746292B2 (ja) | 1995-05-17 |
Family
ID=17448414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61267706A Expired - Lifetime JPH0746292B2 (ja) | 1986-11-12 | 1986-11-12 | 電流供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746292B2 (ja) |
-
1986
- 1986-11-12 JP JP61267706A patent/JPH0746292B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63121913A (ja) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| US5521544A (en) | Multiplier circuit having circuit wide dynamic range with reduced supply voltage requirements | |
| EP0196906A2 (en) | Automatic gain control detection circuit | |
| JPS6222283B2 (ja) | ||
| US4683416A (en) | Voltage regulator | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| JPH0225561B2 (ja) | ||
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPH0746292B2 (ja) | 電流供給回路 | |
| US5206581A (en) | Constant voltage circuit | |
| JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP3227620B2 (ja) | バンドギャップ型定電流源回路 | |
| JPH0727423B2 (ja) | 電流供給回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JP3310033B2 (ja) | 定電圧回路 | |
| JP2849086B2 (ja) | 集積化バイアス回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPS631455Y2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPH0358603A (ja) | 利得制御回路 | |
| JPH08237036A (ja) | 温度補償回路 | |
| JPS59132014A (ja) | 基準電圧発生回路 | |
| JPH0151207B2 (ja) | ||
| JPH1195850A (ja) | 定電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |