JPH0745666A - 電子部品の実装方法 - Google Patents

電子部品の実装方法

Info

Publication number
JPH0745666A
JPH0745666A JP5192262A JP19226293A JPH0745666A JP H0745666 A JPH0745666 A JP H0745666A JP 5192262 A JP5192262 A JP 5192262A JP 19226293 A JP19226293 A JP 19226293A JP H0745666 A JPH0745666 A JP H0745666A
Authority
JP
Japan
Prior art keywords
electronic component
bumps
printed wiring
amalgam alloy
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5192262A
Other languages
English (en)
Inventor
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5192262A priority Critical patent/JPH0745666A/ja
Publication of JPH0745666A publication Critical patent/JPH0745666A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 電子部品のプリント配線板への実装方法に関
し、常温で部品実装が可能であって、従って実装装置の
設計時に耐熱性を考慮する必要もなく、安価となる部品
実装方法を提供することを目的とするものである。 【構成】 電子部品1のバンプあるいはリード11をプ
リント配線板4のフットプリント上に固着剤を用いて固
着する電子部品の実装方法において、上記固着剤として
アマルガム合金を用いたことを特徴とするものである。
更に具体的には、上記バンプあるいはリード11の裏面
に未硬化のアマルガム合金を付着させた後、該バンプあ
るいはリード11とフットプリントの位置を対応させて
両者を圧着する。これによって、常温で部品実装が可能
となる利点がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子部品のプリント配線
板への実装方法、特にバンプを備えた電子部品のプリン
ト配線板への実装方法に関するものである。
【0002】
【従来技術】ベアチップと称せられる半導体部品は下面
のパッド上に金あるいははんだでバンプを形成し、該バ
ンプとプリント配線板のフットプリントをはんだ付けあ
るいは導電性接着剤で固着するようになっている。
【0003】図2は上記導電性接着剤を用いて上記ベア
チップ(電子部品)をプリント配線板に固着する手順を
示すフロー図である。電子部品1としての半導体部品1
sの裏面に形成されたパッド上にボンダキャピラリ10
を用いて金バンプ11を形成し、該バンプ11を平板2
に押し当ててバンプ高さの均一化を図る(図2、ステッ
プa→b)。
【0004】次いで、ガラス板3上に展延された導電性
接着剤Baに上記半導体部品1sのバンプ11を当接し
て、上記導電性接着剤Baをバンプ11に転写するとと
もに、プリント配線板4上の部品配置位置には絶縁性接
着剤Bbを印刷しておく(図2、ステップc→d)。最
後に上記半導体部品1をフットプリント41に加圧(3
0g〜60g/バンプ)した状態で加熱(例えば200
℃で30秒)し、上記導電性及び絶縁性接着剤を熱硬化
させるようにしている(図2、ステップe)。
【0005】上記のように接着剤を用いる方法の他にプ
リント配線板のフットプリント上にソルダクリームを印
刷しておき、はんだバンプを形成した電子部品1を該バ
ンプ上に載置し、上記ソルダクリームを溶融することに
よってはんだ付けする方法もある。
【0006】更に、特開昭 63-170932号公報には、電子
部品のバンプ側あるいは該バンプに接続されるリード側
の少なくとも一方に水銀を塗布してアマルガム化して、
該バンプにリードを圧着して接続し、その後水銀を除去
する方法が記載されている。
【0007】
【発明が解決しようとする課題】上記した接着剤を用い
る部品の実装方法は、比較的簡単で安価となる利点があ
る。しかしながら、近年プリント配線板上に形成される
フットプリントのピッチは0.5mm以下となり、このよ
うなファインピッチ化は今後ますます進行することが予
測され、従って、上記部品実装装置には高精度な位置合
わせ機能が要求されている。
【0008】一方で、部品実装装置は上記のように電子
部品に高い圧力と200℃以上の温度を加えるので、経
時的に各部材に狂いが生じ易く、狂いを少なくしようと
すると高価な材料を用いる必要が生じ、装置全体のコス
トアップになる。また、部品が高温に晒されるので部品
が損傷し易い欠陥がある。
【0009】また、上記はんだ付けによる部品の実装方
法は他の通常の表面実装部品とともに、バンプを備えた
電子部品を実装できる利点があるが、この場合は上記接
着剤を用いる方法よりも更に長く半導体部品が高温に晒
され、損傷し易くなる危険性がある。また、上記はんだ
バンプを部品のパッド上に形成するためには、はんだに
なじみのある金属をパッド上に蒸着する必要があり、工
数が多くなる不利益がある。更に、上記特開昭 63-1709
32号公報に記載の方法によると、真空中、あるいは不活
性ガス中で水銀を除去する工程を必要とし、処理コスト
が高くつく欠点がある。
【0010】本発明は上記従来の事情に鑑みて提案され
たものであって、常温で部品実装が可能であって、従っ
て実装装置の設計時に耐熱性を考慮する必要もなく、安
価となる部品実装方法を提供することを目的とするもの
である。
【0011】
【課題を解決するための手段】本発明は上記目的を達成
するために以下の手段を採用している。すなわち、例え
ば図1に示すように、電子部品1のバンプあるいはリー
ド11をプリント配線板4のフットプリント上に固着剤
を用いて固着する電子部品の実装方法において、上記固
着剤としてアマルガム合金を用いたことを特徴とするも
のである。
【0012】更に具体的には、上記バンプあるいはリー
ド11の裏面に未硬化のアマルガム合金を付着させた
後、該バンプあるいはリード11とフットプリントの位
置を対応させて両者を圧着する。
【0013】上記アマルガム合金は平板20上に展延さ
れ、その上から上記バンプあるいはリード11を当接さ
せて、バンプあるいはリード11の裏面上にアマルガム
合金を付着させるようにする。
【0014】
【作 用】アマルガム合金はある種の金属を水銀に溶解
させたものであり、被溶解物質によっては常温でも硬化
する。後に例示するAg,Sn,Cu,Zn粉体をHg
に練和して溶解させた場合には、練和から約10分程度
で硬化するが、この硬化速度は被溶解物質の割合や種類
によって異なる。
【0015】上記のようなアマルガム合金を電子部品1
のバンプやリード11の裏面に付着させてプリント配線
板4のフットプリント上に軽く押しつけると、該アマル
ガム合金の粘着力によって、電子部品1はフットプリン
ト上に仮固定された状態になる。更に、所定時間経過す
ると上記アマルガム合金が硬化して両者は完全に固定さ
れることになる。硬化したアマルガム合金が導電性を有
することはもちろんである。
【0016】
【実施例】図1は本発明を実施する手順を示すフロー図
である。まず、従来の方法と同じ方法で半導体部品1s
のパッド上に金バンプ11を形成してレベリングしてお
く(図2、ステップa,b参照)。一方、Ag64%,
Sn25%,Cu6%,Zn2%の粉体を3%のHgに
溶かして、練和してアマルガム合金Aを調合する(図
1、ステップS1)。このアマルガム合金は一定時間
(上記例では練和から10分程度)ペースト状で、その
後硬化する性質を持っている。
【0017】上記練和後で未硬化のアマルガム合金Aを
ガラス板20上にスキージで薄く展延し、実装装置のヘ
ッド10に吸着された半導体部品1sを上記展延された
アマルガム合金A上に軽く当接してバンプ11の裏面に
アマルガム合金Aを転写する(図1、ステップS2→S
3)。次いで、実装装置の位置合わせ機構を駆動して、
該実装装置のヘッド10に吸着された半導体部品1sを
プリント配線板4上の所定の位置に迄移動させ、部品を
降下させてプリント配線板1のフットプリント41上に
上記の部品のバンプを軽く(10〜20g/バンプ)、
しかも短時間(例えば1秒程度)押し付ける(図1、ス
テップS4→S5)。
【0018】上記アマルガム合金Aは未硬化であっても
粘着力はあるので、フットプリント41上に部品を保持
することになり、この状態で一定時間(上記したように
練和より10分程度)が経過するとアマルガムは仮硬化
(表面が硬化)し、更に時間が経過すると半導体部品1
sはプリント配線板4上に固着される(図1、ステップ
S6)。
【0019】以上バンプ11を備えた電子部品1(半導
体部品1s)をプリント配線板上に実装する場合につい
てのみ説明したが、この発明はリードを備えた部品を実
装する場合についても当然適用することができる。ま
た、アマルガム合金として上記した1種の組成のみを示
したが、組成を変えることによって接着強度あるいは練
和から硬化迄の時間を調整することができる。
【0020】
【発明の効果】以上説明したように本発明は常温で電子
部品をプリント配線板上に固着できるので、熱硬化性接
着剤を用いる場合のように実装装置の耐熱性を考慮する
必要はない。また、電子部品が熱ストレスを受けないの
で、熱による損傷がなくなる。更に、加熱加圧工程がな
くなり、短時間で処理を完了させることができる利点が
ある。
【図面の簡単な説明】
【図1】本発明の一実施例フロー図である。
【図2】従来例フロー図である。
【符号の説明】
1 電子部品 11 リード 4 プリント配線板 20 平板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電子部品(1) のバンプあるいはリード(1
    1)をプリント配線板(4) のフットプリント上に固着剤を
    用いて固着する電子部品の実装方法において、 上記固着剤としてアマルガム合金を用いたことを特徴と
    する電子部品の実装方法。
  2. 【請求項2】 上記バンプあるいはリード(11)の裏面に
    未硬化のアマルガム合金を付着させた後、該バンプある
    いはリード(11)とフットプリントの位置を対応させて両
    者を圧着する請求項1に記載の電子部品の実装方法。
  3. 【請求項3】 平板(20)上に上記アマルガム合金を展延
    し、その上から上記バンプあるいはリード(11)を当接さ
    せて、バンプあるいはリード(11)の裏面上にアマルガム
    合金を付着させる請求項2に記載の電子部品の実装方
    法。
JP5192262A 1993-08-03 1993-08-03 電子部品の実装方法 Withdrawn JPH0745666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5192262A JPH0745666A (ja) 1993-08-03 1993-08-03 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5192262A JPH0745666A (ja) 1993-08-03 1993-08-03 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH0745666A true JPH0745666A (ja) 1995-02-14

Family

ID=16288366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5192262A Withdrawn JPH0745666A (ja) 1993-08-03 1993-08-03 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH0745666A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845987A (ja) * 1994-07-28 1996-02-16 Nec Corp 半導体装置の接続構造及びその形成方法
WO2000075940A1 (fr) * 1999-06-09 2000-12-14 Matsushita Electric Industrial Co., Ltd. Composant electronique, appareil dans lequel est monte ce composant et procede de fabrication de cet appareil

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845987A (ja) * 1994-07-28 1996-02-16 Nec Corp 半導体装置の接続構造及びその形成方法
WO2000075940A1 (fr) * 1999-06-09 2000-12-14 Matsushita Electric Industrial Co., Ltd. Composant electronique, appareil dans lequel est monte ce composant et procede de fabrication de cet appareil

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
JP2007019360A (ja) 電子部品の実装方法
EP1916712A2 (en) Method for mounting electronic component on substrate and method for forming solder surface
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2001332583A (ja) 半導体チップの実装方法
US20020089836A1 (en) Injection molded underfill package and method of assembly
JP2002343829A (ja) 半導体装置の実装方法
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JPH0745666A (ja) 電子部品の実装方法
JP2001044606A (ja) 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法
JP2000040713A (ja) 半導体パッケージの製造方法
JP5100715B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2748870B2 (ja) 基板接続方法
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JP2004153113A (ja) 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2001135667A (ja) バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器
JPH02234447A (ja) 半導体集積回路素子の接続方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003