JPH0744265B2 - ヘテロ接合半導体装置の製造方法 - Google Patents
ヘテロ接合半導体装置の製造方法Info
- Publication number
- JPH0744265B2 JPH0744265B2 JP5816686A JP5816686A JPH0744265B2 JP H0744265 B2 JPH0744265 B2 JP H0744265B2 JP 5816686 A JP5816686 A JP 5816686A JP 5816686 A JP5816686 A JP 5816686A JP H0744265 B2 JPH0744265 B2 JP H0744265B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- base
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、ヘテロ接合半導体装置の製造方法に於いて、
当初、コレクタ層をノン・ドープ化合物半導体で形成
し、その後、そのノン・ドープ化合物半導体からなるコ
レクタ層がトランジスタ動作するのに必要とされる領域
のみに不純物を導入して導電性化することに依り、ベー
ス・コレクタ間接合容量を低減させ、高速性を改善した
ものである。
当初、コレクタ層をノン・ドープ化合物半導体で形成
し、その後、そのノン・ドープ化合物半導体からなるコ
レクタ層がトランジスタ動作するのに必要とされる領域
のみに不純物を導入して導電性化することに依り、ベー
ス・コレクタ間接合容量を低減させ、高速性を改善した
ものである。
本発明は、ホット・エレクトロン・トランジスタ（hot
electron transistor:HET）、ヘテロ接合バイポーラ
・トランジスタ（heterojunction bipolar transisto
r:HBT）などと呼ばれているヘテロ接合半導体装置の改
良に関する。
electron transistor:HET）、ヘテロ接合バイポーラ
・トランジスタ（heterojunction bipolar transisto
r:HBT）などと呼ばれているヘテロ接合半導体装置の改
良に関する。
第６図は試作されたAlGaAs/GaAs系HETを説明する為の要
部切断側面図を表している。
部切断側面図を表している。
図に於いて、21は半絶縁性のPGaAs基板、22はn+型GaAs
コレクタ・コンタクト層、23はｎ型GaAsコレクタ層、24
はｉ型AlGaAsコレクタ側電位障壁層、25はｎ型GaAsベー
ス層、26はｉ型AlGaAsエミッタ側電位障壁層、27はｎ型
GaAsエミッタ層、28はn+型GaAsエミッタ・コンタクト
層、29はエミッタ電極、30はベース電極、31はコレクタ
電極をそれぞれ示している。
コレクタ・コンタクト層、23はｎ型GaAsコレクタ層、24
はｉ型AlGaAsコレクタ側電位障壁層、25はｎ型GaAsベー
ス層、26はｉ型AlGaAsエミッタ側電位障壁層、27はｎ型
GaAsエミッタ層、28はn+型GaAsエミッタ・コンタクト
層、29はエミッタ電極、30はベース電極、31はコレクタ
電極をそれぞれ示している。
第７図は第６図に見られるHETの動作を説明する為のエ
ネルギ・バンド・ダイヤグラムを表している。
ネルギ・バンド・ダイヤグラムを表している。
図に於いては、Ｅはエミッタ・コンタクト層28のエミッ
タ層27に相当するエミッタ、PB1はエミッタ側電位障壁
層26に相当するバリヤ、Ｂはベース層25に相当するベー
ス、PB2はコレクタ側電位障壁層24に相当するバリヤ、
Ｃはコレクタ層23とコレクタ・コンタクト層22に相当す
るコレクタ、ｅはエレクトロン、ECはコンダクション・
バンドの底をそれぞれ示している。
タ層27に相当するエミッタ、PB1はエミッタ側電位障壁
層26に相当するバリヤ、Ｂはベース層25に相当するベー
ス、PB2はコレクタ側電位障壁層24に相当するバリヤ、
Ｃはコレクタ層23とコレクタ・コンタクト層22に相当す
るコレクタ、ｅはエレクトロン、ECはコンダクション・
バンドの底をそれぞれ示している。
このHETに於いては、コレクタＣ及びエミッタＥ間に電
圧を印加し、その状態でベースＢに電圧が印加される
と、エミッタＥからのエレクトロンｅがバリヤPB1をト
ンネリングしてベースＢに注入され、そこでポテンシャ
ル・エネルギが運動エネルギに変換され、ホット・エレ
クトロンとなってベースＢをバリスティックに通過して
コレクタＣに到達するものである。
圧を印加し、その状態でベースＢに電圧が印加される
と、エミッタＥからのエレクトロンｅがバリヤPB1をト
ンネリングしてベースＢに注入され、そこでポテンシャ
ル・エネルギが運動エネルギに変換され、ホット・エレ
クトロンとなってベースＢをバリスティックに通過して
コレクタＣに到達するものである。
通常、HETは、第６図に見られるように、メサ・エッチ
ングを施し、ベース層25及びコレクタ・コンタクト層22
の一部を露出させ、そこにベース電極30やコレクタ電極
31を形成するようにしてあり、そして、このHETに於い
て、実際にトランジスタ動作する為に必要なベース層と
コレクタ層はメサ・エッチングされたエミッタ層27の下
方に存在する部分のみである。従って、その部分を越え
て延在する部分は電極を引き出す為にだけ必要なもので
あり、本質的なトランジスタ動作に無関係であるばかり
でなく、ベース・コレクタ接合容量を不当に増大させ、
スイッチング・スピードを低下させている。
ングを施し、ベース層25及びコレクタ・コンタクト層22
の一部を露出させ、そこにベース電極30やコレクタ電極
31を形成するようにしてあり、そして、このHETに於い
て、実際にトランジスタ動作する為に必要なベース層と
コレクタ層はメサ・エッチングされたエミッタ層27の下
方に存在する部分のみである。従って、その部分を越え
て延在する部分は電極を引き出す為にだけ必要なもので
あり、本質的なトランジスタ動作に無関係であるばかり
でなく、ベース・コレクタ接合容量を不当に増大させ、
スイッチング・スピードを低下させている。
このような問題は、HETのみならず、構造的に類似して
いるHBTに於いても同様である。
いるHBTに於いても同様である。
本発明は、ベース・コレクタ接合の面積をエミッタの面
積と同一であるようにし、ベース・コレクタ接合容量を
低減するものである。
積と同一であるようにし、ベース・コレクタ接合容量を
低減するものである。
本発明に依るヘテロ接合半導体装置の製造方法に於いて
は、ノン・ドープ化合物半導体コレクタ層（例えばｉ型
GaAsコレクタ層３）上に不純物含有化合物半導体ベース
層（例えばn+型GaAsベース層５）を形成し、その後、表
面から選択的に不純物を導入し前記ノン・ドープ化合物
半導体コレクタ層に於けるトランジスタ動作に必要な領
域（例えばｎ型GaAsベース領域3A）のみを導電性化する
工程が含まれている。
は、ノン・ドープ化合物半導体コレクタ層（例えばｉ型
GaAsコレクタ層３）上に不純物含有化合物半導体ベース
層（例えばn+型GaAsベース層５）を形成し、その後、表
面から選択的に不純物を導入し前記ノン・ドープ化合物
半導体コレクタ層に於けるトランジスタ動作に必要な領
域（例えばｎ型GaAsベース領域3A）のみを導電性化する
工程が含まれている。
前記手段を採ることに依り、コレクタ層がトランジスタ
動作するのに必要とされる領域のみに不純物を導入さ
れ、他はノン・ドープになっている為、従来のものに比
較してベース・コレクタ間接合容量が低減され、高速性
が改善される。
動作するのに必要とされる領域のみに不純物を導入さ
れ、他はノン・ドープになっている為、従来のものに比
較してベース・コレクタ間接合容量が低減され、高速性
が改善される。
第１図乃至第３図は本発明一実施例を解説する為の工程
要所に於けるHETの要部切断側面図であり、以下、これ
等の図を参照しつつ説明する。
要所に於けるHETの要部切断側面図であり、以下、これ
等の図を参照しつつ説明する。
第１図参照 （１） 分子線エピタキシャル成長（molecular beam
epitaxy:MBE）法を適用することに依り、半絶縁性GaA
s基板１上にn+型GaAsコレクタ・コンタクト層２、ｉ型G
aAsコレクタ層３、ｉ型AlGaAsコレクタ側電位障壁層
４、n+型GaAsベース層５、ｉ型AlGaAsエミッタ側電位障
壁層６、ｉ型GaAsエミッタ層７、n+型GaAsエミッタ・コ
ンタクト層７′を成長させる。尚、各半導体層を成長さ
せる技術としては、MBE法に限らず、有機金属化学気相
成長（metalorganics chemical vapour deposition:
MOCVD）法を適用しても良い。
epitaxy:MBE）法を適用することに依り、半絶縁性GaA
s基板１上にn+型GaAsコレクタ・コンタクト層２、ｉ型G
aAsコレクタ層３、ｉ型AlGaAsコレクタ側電位障壁層
４、n+型GaAsベース層５、ｉ型AlGaAsエミッタ側電位障
壁層６、ｉ型GaAsエミッタ層７、n+型GaAsエミッタ・コ
ンタクト層７′を成長させる。尚、各半導体層を成長さ
せる技術としては、MBE法に限らず、有機金属化学気相
成長（metalorganics chemical vapour deposition:
MOCVD）法を適用しても良い。
この場合に於ける各部分の諸データを例示すると次の通
りである。
りである。
コレクタ・コンタクト層２について 厚さ:400〔nm〕 不純物濃度:5×1018〔cm-3〕 コレクタ層３について 厚さ:100〔nm〕 コレクタ側電位障壁層４について 厚さ:200〔nm〕 ベース層５について 厚さ:100〔nm〕 不純物濃度:5×1018〔cm-3〕 エミッタ側電位障壁層６について 厚さ:100〔nm〕 エミッタ層７について 厚さ:100〔nm〕 エミッタ・コンタクト層７′について 厚さ:100〔nm〕 不純物濃度:5×1018〔cm-3〕 第２図参照 （２） 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセスを適用することに依り、エミッタ層７上
に開口8Aを有するフォト・レジスト膜８を形成する。
スト・プロセスを適用することに依り、エミッタ層７上
に開口8Aを有するフォト・レジスト膜８を形成する。
（３） イオン注入法を適用することに依り、フォト・
レジスト膜８をマスクとしてシリコン・イオンの打ち込
みを行ってから、フォト・レジスト膜８を除去し、注入
されたシリコンを活性化する為の熱処理を行う。尚、不
純物の導入に関しては、イオン注入法に限定されること
なく、他の技術、例えば封管拡散法を適用するなどして
も良い。
レジスト膜８をマスクとしてシリコン・イオンの打ち込
みを行ってから、フォト・レジスト膜８を除去し、注入
されたシリコンを活性化する為の熱処理を行う。尚、不
純物の導入に関しては、イオン注入法に限定されること
なく、他の技術、例えば封管拡散法を適用するなどして
も良い。
この場合に於ける諸データを例示すると次の通りであ
る。
る。
不純物：シリコン ドーピング量:1×1017〔cm-3〕 加速エネルギ:300〔KeV〕 熱処理温度:850〔℃〕 熱処理時間:5〔秒〕 これに依り、ｎ型GaAsコレクタ領域3A、ｎ型GaAsエミッ
タ領域7Aが形成される。
タ領域7Aが形成される。
また、同時に、コレクタ側電位障壁層４及びエミッタ側
電位障壁層６にも、ｎ型不純物導入領域が形成されてし
まう。尚、図では、これを4A及び6Aで指示してある。
電位障壁層６にも、ｎ型不純物導入領域が形成されてし
まう。尚、図では、これを4A及び6Aで指示してある。
然しながら、そのようになっても、電子親和力の差に依
って、それ等電位障壁領域4A及び6Aは空乏化する為、ｉ
型の場合と同様に電位障壁として作用することができ
る。
って、それ等電位障壁領域4A及び6Aは空乏化する為、ｉ
型の場合と同様に電位障壁として作用することができ
る。
第３図参照 （４） 通常の技法を適用することに依り、階段状のメ
サ・エッチングを行って、電極コンタクト領域や絶縁分
離領域を形成し、また、エミッタ電極10、ベース電極1
1、コレクタ電極12を形成するなどして完成する。尚、
これ等電極の材料としては、Au・Ge/Auを用いることが
できる。因に、厚さは20〔nm〕/280〔nm〕として良い。
サ・エッチングを行って、電極コンタクト領域や絶縁分
離領域を形成し、また、エミッタ電極10、ベース電極1
1、コレクタ電極12を形成するなどして完成する。尚、
これ等電極の材料としては、Au・Ge/Auを用いることが
できる。因に、厚さは20〔nm〕/280〔nm〕として良い。
第３図から明らかなように、コレクタ領域3Aの面積はエ
ミッタ領域7Aと略同じであり、従って、トランジスタ動
作をする為に有効である限界的な面積になっているの
で、ベース・コレクタ間接合容量は従来のものと比較し
て低減され、動作速度は向上する。また、エミッタ領域
7Aの面積は、まず、エミッタとして電流を流すのに充分
な大きさを有し、しかも、ベース・エミッタ間接合容量
を考慮すると、それが最も少なくなるように選択するこ
とが必要である。
ミッタ領域7Aと略同じであり、従って、トランジスタ動
作をする為に有効である限界的な面積になっているの
で、ベース・コレクタ間接合容量は従来のものと比較し
て低減され、動作速度は向上する。また、エミッタ領域
7Aの面積は、まず、エミッタとして電流を流すのに充分
な大きさを有し、しかも、ベース・エミッタ間接合容量
を考慮すると、それが最も少なくなるように選択するこ
とが必要である。
さて、そのように条件付けられたエミッタ領域7Aに対応
するエミッタ電極10としては、できる限り大きな面積の
ものを形成することが望ましいが、例えばエミッタ領域
7Aと略等しいような大面積にすると、通常であれば、そ
れ等の位置合わせが著しく困難になる。然しながら、本
発明に依ると、エミッタ電極10はエミッタ領域7Aと略同
じ大きさか、或いは、それより若干大きめに形成して良
好なコンタクトをとるようにしても、エミッタ領域7Aの
周囲にはｉ型であるエミッタ層７が残っていることか
ら、位置合わせ上の問題は発生しない。尚、ｉ型である
エミッタ層７が残らないようなメサ・エッチングも可能
であるが、そのようにすると、HET全体の面積が若干狭
小化されるが、エミッタ電極10を小さくするか、或い
は、ベース・エミッタ間接合容量が増大することを覚悟
でエミッタ領域7Aを含むメサ部分の面積を大きくしない
とエミッタ電極位置合わせが困難になる。
するエミッタ電極10としては、できる限り大きな面積の
ものを形成することが望ましいが、例えばエミッタ領域
7Aと略等しいような大面積にすると、通常であれば、そ
れ等の位置合わせが著しく困難になる。然しながら、本
発明に依ると、エミッタ電極10はエミッタ領域7Aと略同
じ大きさか、或いは、それより若干大きめに形成して良
好なコンタクトをとるようにしても、エミッタ領域7Aの
周囲にはｉ型であるエミッタ層７が残っていることか
ら、位置合わせ上の問題は発生しない。尚、ｉ型である
エミッタ層７が残らないようなメサ・エッチングも可能
であるが、そのようにすると、HET全体の面積が若干狭
小化されるが、エミッタ電極10を小さくするか、或い
は、ベース・エミッタ間接合容量が増大することを覚悟
でエミッタ領域7Aを含むメサ部分の面積を大きくしない
とエミッタ電極位置合わせが困難になる。
第４図は本発明に於ける他の実施例を適用して製造した
HETの要部切断断面図を表し、第３図に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
HETの要部切断断面図を表し、第３図に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
図に於いて、13はｎ型GaAsエミッタ層を示している。
このエミッタ層13に於いては、その厚さを例えば100〔n
m〕に、また、不純物濃度を例えば１×1017〔cm-3〕に
して良い。
m〕に、また、不純物濃度を例えば１×1017〔cm-3〕に
して良い。
一般に、HETの場合、エミッタ層はベース電極を形成す
る必要からメサ・エッチングされて面積は狭小化される
ので、ベース・エミッタ間接合容量はベース・コレクタ
間接合容量ほどは問題にならない。従って、当初、エミ
ッタ層をｉ型にしておき、後に不純物を導入して限定さ
れたエミッタ領域を形成することは必須ではない。
る必要からメサ・エッチングされて面積は狭小化される
ので、ベース・エミッタ間接合容量はベース・コレクタ
間接合容量ほどは問題にならない。従って、当初、エミ
ッタ層をｉ型にしておき、後に不純物を導入して限定さ
れたエミッタ領域を形成することは必須ではない。
そこで、第４図に見られるHETのように、最初からエミ
ッタ層をｎ型にしておき、メサ・エッチングで面積を画
定することも勿論可能である。
ッタ層をｎ型にしておき、メサ・エッチングで面積を画
定することも勿論可能である。
第１図乃至第３図或いは第４図に関して説明した実施例
は、HETを対象にしたが、本発明は、他のヘテロ接合半
導体装置の製造にも適用することができるのは勿論であ
り、例えば、HBTの製造にも実施できる。
は、HETを対象にしたが、本発明は、他のヘテロ接合半
導体装置の製造にも適用することができるのは勿論であ
り、例えば、HBTの製造にも実施できる。
第５図は他の実施例を説明する為の工程要所に於けるHB
Tの要部切断側面図を表している。
Tの要部切断側面図を表している。
一般に、HBTとHETの相違は、HBTでは第１図乃至第３図
或いは第４図に関して説明したHETのようなコレクタ側
電位障壁層或いはエミッタ側電位障壁層を持たないこと
であり、コレクタ層、ベース層、エミッタ層などを順に
積層して構成する点では殆ど変わりない為、第５図で
は、その層構成のみに関して説明する。
或いは第４図に関して説明したHETのようなコレクタ側
電位障壁層或いはエミッタ側電位障壁層を持たないこと
であり、コレクタ層、ベース層、エミッタ層などを順に
積層して構成する点では殆ど変わりない為、第５図で
は、その層構成のみに関して説明する。
図に於いて、15は半絶縁性のGaAs基板、16はn+型GaAsコ
レクタ・コンタクト層、17はｉ型GaAsコレクタ層、17A
はｎ型GaAsコレクタ領域、18はp+型GaAsベース層、19は
ｐ型（或いはｉ型）AlGaAsエミッタ層、19Aはｎ型AlGaA
sエミッタ領域、19′はn+型GaAsエミッタ・コンタクト
層、20はフォト・レジスト膜、20Aは開口をそれぞれ示
している。
レクタ・コンタクト層、17はｉ型GaAsコレクタ層、17A
はｎ型GaAsコレクタ領域、18はp+型GaAsベース層、19は
ｐ型（或いはｉ型）AlGaAsエミッタ層、19Aはｎ型AlGaA
sエミッタ領域、19′はn+型GaAsエミッタ・コンタクト
層、20はフォト・レジスト膜、20Aは開口をそれぞれ示
している。
図から判るように、当初、コレクタ層17はｉ型に、ま
た、エミッタ層19はｐ型（或いはｉ型）にしておき、開
口20Aから不純物として例えばSiを導入してコレクタ領
域17A及びエミッタ領域19Aを形成するようにしている。
た、エミッタ層19はｐ型（或いはｉ型）にしておき、開
口20Aから不純物として例えばSiを導入してコレクタ領
域17A及びエミッタ領域19Aを形成するようにしている。
本実施例に於ける各半導体層の主要なデータを例示する
と次の通りである。
と次の通りである。
コレクタ・コンタクト層16について 厚さ:500〔nm〕 ドナー濃度:1×1018〜１×1019〔cm-3〕 コレクタ層17について 厚さ:500〔nm〕 コレクタ領域17Aについて ドナー濃度:5×1016〔cm-3〕 ベース層18について 厚さ:100〔nm〕 アクセプタ濃度:1×1018〜１×1019〔cm-3〕 エミッタ層19について 厚さ:200〔nm〕 アクセプタ濃度:1×1017〔cm-3〕以下 エミッタ領域19Aについて ドナー濃度:5×1017〔cm-3〕 エミッタ・コンタクト層19′について 厚さ:100〔nm〕 不純物濃度:5×1017〔cm-3〕 この実施例に於いても、ベース・コレクタ間接合容量及
びベース・エミッタ間接合容量が従来のものと比較して
低減されていることは云うまでもない。
びベース・エミッタ間接合容量が従来のものと比較して
低減されていることは云うまでもない。
本発明に依るヘテロ接合半導体装置の製造方法に於いて
は、当初、コレクタ層をノン・ドープ化合物半導体で形
成し、その後、そのノン・ドープ化合物半導体からなる
コレクタ層がトランジスタ動作するのに必要とされる領
域のみに不純物を導入して導電性化するようにしてい
る。
は、当初、コレクタ層をノン・ドープ化合物半導体で形
成し、その後、そのノン・ドープ化合物半導体からなる
コレクタ層がトランジスタ動作するのに必要とされる領
域のみに不純物を導入して導電性化するようにしてい
る。
このような構成を採ることに依り、コレクタ層の面積は
トランジスタ動作するのに必要最小限に抑えられ、従っ
て、ベース・コレクタ間接合容量を低減され、高速性が
改善される。
トランジスタ動作するのに必要最小限に抑えられ、従っ
て、ベース・コレクタ間接合容量を低減され、高速性が
改善される。
第１図乃至第３図は本発明一実施例を説明する為の工程
要所に於けるHETの要部切断側面図、第４図は他の実施
例を説明する為の工程要所に於けるHBTの要部切断側面
図、第５図は更に他の実施例を説明する為の工程要所に
於けるHBTの要部切断側面図、第６図は従来のHETを説明
する為の要部切断側面図、第７図は第６図に見られるHE
Tのエネルギ・バンド・ダイヤグラムをそれぞれ表して
いる。 図に於いて、１は半絶縁性GaAs基板、２はn+型GaAsコレ
クタ・コンタクト層、３はｉ型GaAsコレクタ層、４はｉ
型AlGaAsコレクタ側電位障壁層、５はn+型GaAsベース
層、６はｉ型AlGaAsエミッタ側電位障壁層、７はｉ型Ga
Asエミッタ層、10はエミッタ電極、11はベース電極、12
はコレクタ電極、3Aはｎ型GaAsコレクタ領域、4Aはｎ型
AlGaAsコレクタ側電位障壁領域、6Aはｎ型AlGaAsエミッ
タ側電位障壁領域、7Aはｎ型GaAsエミッタ領域をそれぞ
れ示している。
要所に於けるHETの要部切断側面図、第４図は他の実施
例を説明する為の工程要所に於けるHBTの要部切断側面
図、第５図は更に他の実施例を説明する為の工程要所に
於けるHBTの要部切断側面図、第６図は従来のHETを説明
する為の要部切断側面図、第７図は第６図に見られるHE
Tのエネルギ・バンド・ダイヤグラムをそれぞれ表して
いる。 図に於いて、１は半絶縁性GaAs基板、２はn+型GaAsコレ
クタ・コンタクト層、３はｉ型GaAsコレクタ層、４はｉ
型AlGaAsコレクタ側電位障壁層、５はn+型GaAsベース
層、６はｉ型AlGaAsエミッタ側電位障壁層、７はｉ型Ga
Asエミッタ層、10はエミッタ電極、11はベース電極、12
はコレクタ電極、3Aはｎ型GaAsコレクタ領域、4Aはｎ型
AlGaAsコレクタ側電位障壁領域、6Aはｎ型AlGaAsエミッ
タ側電位障壁領域、7Aはｎ型GaAsエミッタ領域をそれぞ
れ示している。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (1)
- 【請求項１】ノン・ドープ化合物半導体コレクタ層上に
不純物含有化合物半導体ベース層を形成し、 その後、表面から選択的に不純物を導入し前記ノン・ド
ープ化合物半導体コレクタ層に於けるトランジスタ動作
に必要な領域のみを導電性化する工程 が含まれてなることを特徴とするヘテロ接合半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5816686A JPH0744265B2 (ja) | 1986-03-18 | 1986-03-18 | ヘテロ接合半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5816686A JPH0744265B2 (ja) | 1986-03-18 | 1986-03-18 | ヘテロ接合半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216360A JPS62216360A (ja) | 1987-09-22 |
| JPH0744265B2 true JPH0744265B2 (ja) | 1995-05-15 |
Family
ID=13076408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5816686A Expired - Lifetime JPH0744265B2 (ja) | 1986-03-18 | 1986-03-18 | ヘテロ接合半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744265B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666322B2 (ja) * | 1987-10-20 | 1994-08-24 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
-
1986
- 1986-03-18 JP JP5816686A patent/JPH0744265B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216360A (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US5250448A (en) | Method of fabricating a miniaturized heterojunction bipolar transistor | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JPH0744265B2 (ja) | ヘテロ接合半導体装置の製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2759526B2 (ja) | 半導体装置及びその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JP2615657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0713968B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3109586B2 (ja) | ホットエレクトロントランジスタ | |
| JPH11288947A (ja) | 半導体装置及びその製造方法 | |
| JPS63156358A (ja) | バイポ−ラ化合物半導体装置の製造方法 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |