JPH0743915B2

JPH0743915B2 - 磁気ディスク装置

Info

Publication number: JPH0743915B2
Application number: JP4658785A
Authority: JP
Inventors: 浩千葉; 哲夫品川; 泰治田島; 重光樋口; 徹三瓶; 正治小林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-03-11
Filing date: 1985-03-11
Publication date: 1995-05-15
Anticipated expiration: 2010-05-15
Also published as: JPS61206988A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は磁気記録再生装置に係り、特に高い信頼性を必
要とする磁気ディスク装置に好適なセクタ管理方式に関
する。

〔発明の背景〕

磁気ディスク装置では、円板上の磁気記録媒体を同心円
状のトラックに分割し、さらにこのトラックをいくつか
のセクタに分割し、セクタごとにデータの読み書きを行
っている。トラックの指定は、磁気ディスクの半径方向
に移動するヘッドの位置を制御することで行ない、セク
タの指定は、磁気ディスク上に記録されたアドレス情報
を読み出し、これを利用して行なわれる。

従来のセクタ管理の方法を第１図を用いて説明する。第
１図は、広く用いられている８インチ型フロッピーディ
スク装置の記録フォーマットである。図に示すように、
１つのトラックは26個のセクタに分割され、これらのセ
クタの他に回転同期を取るためのインデックスマーク3,
回転速度偏差を吸収するためのギャップ、１及び９が付
加される。プリアンブル2,10,18は後続するデータの復
調のためのVFOの引き込みに用いられる。

各セクタのデータ、及びアドレス情報等はFM変調と呼ば
れる変調方式で記録されている。これは１ビットのデー
タにクロックパルスとデータパルスと呼ばれる２つのパ
ルスを対応させ、クロックパルスのみであれば“0"のデ
ータ、クロックパルスとデータパルスが両方あれば“1"
のデータとして復調される。しかし、インデックスマー
ク3,IDアドレスマーク11,データアドレスマーク19は例
外であり、一部のクロックパルスが欠落した形の信号で
ある。これは他のデータと区別して、それぞれトラック
の始まり、ID部の始まり、データ部の始まりを示すため
に用いられている。

各セクタは、ID部とデータ部に分かれている。ID部に
は、トラック番号12,ヘッド番号13,セクタ番号14等のア
ドレス情報が記録される。IDCRC16は、ID部の情報の誤
り検出のための符号である。

次に第１図のフォーマットを用いた場合のセクタ管理の
方法を、データの書き込みの場合を例に取って説明す
る。制御装置（FDCと呼ばれるLSI、（株）富士通製MB88
77,（株）日本電気製μPD765などが多く使用されてい
る）は、目的とするセクタのトラック番号，ヘッド番
号，セクタ番号，セクタ長などを保持するレジスタを持
ち、これらのレジスタが適当に設定された後、書き込み
命令を受け取る事により、書き込み動作を開始する。

第１番目に、IDアドレスマーク11の検出を行う。これ
は、前述した様にクロックパルスの欠け落ちた、特殊な
パターンの信号であるから、他のデータ等の部分と区別
して検出する事ができる。

第２番目には、IDアドレスマークに続く４バイトの信
号，トラック番号12,ヘッド番号13,セクタ番号14,セク
タ長15を読み出し、内部の該当するレジスタの内容と比
較する。同時にIDCRC16を読み出し、読み出したアドレ
ス情報に誤りがないか、検査を行う。アドレス情報が一
致しない場合か、または読み出したアドレス情報に誤り
があった場合には第１段階のアドレスマークの検出から
再開する。

第３番目。アドレス情報が一致し、かつ読み出したアド
レス情報に誤りがなければ、ギャップ17が終了するまで
の時間だけ待ち、ヘッドを読み出しから書き込みへ切換
え、プリアンブル18,データアドレスマーク19を書き込
む。次にホストシステムに対し、書き込みデータを要求
し、送られてきたデータを、データ部20へ書き込む。セ
クタ長15で示される長さのデータを書き込んだ後、誤り
検出のためのデータ（CRC21）を書き込む。これが１セ
クタのデータの書き込み手順である。

このようなIDを用いるセクタ管理方式では、次に述べる
ような問題点がある。

第１に、ID部の照合と誤り検出を高速に行なわなければ
ならないという点である。ここに述べた８インチ型フロ
ッピーディスク装置の場合には問題ないが、ID部の誤り
率を小さくするために、IDCRCの代りに、リードソロモ
ン符号などのような誤り訂正符号を用いた場合や、記録
密度を高くしたり、アクセスタイムの向上のために、デ
ータ読み書き速度を大きくした場合には、ID部の照合、
誤り検出あるいは訂正を高速に行なわねばならず、その
ためのハードウェアが、複雑で大規模，高価なものとな
る。

第２にIDとデータ部との間に、ギャップ17,プリアンブ
ル18が必要な事である。ギャップ17は、前述のアドレス
情報の比較，誤り検出のための時間と、書き込み時のヘ
ッドの切り換え時間を与えるために必要である。プリア
ンブル18は、読み出し時にデータ復調に用いるVFOの引
き込みのために必要である。これらのために正味の記憶
容量が減少してしまう。

第３に、データの読み書きの前に必ずIDの照合を行うた
め、IDに誤りが生じるとデータの読み書きができなくな
ってしまうという点である。IDの誤り率を小さくするた
めに誤り訂正符号を使用すると、第１の問題点、即ち高
速にIDの照合と検査を行うことが難しくなるという点が
問題となる。これは、誤り訂正のための処理が、誤り検
出のみの処理よりも複雑なためである。

なお、特公昭55−43704には、IDとデータとの間のギャ
ップ，プリアンブルを不要とするセクタ管理方式につい
て述べられている。しかし、この方式においてもアドレ
ス情報は各セクタにおいて１カ所に集中して記録されて
いるため、この部分にバーストエラーを生じるとアドレ
ス情報の読み出しが不可能となる。バーストエラーと
は、数ビットから数100ビットが連続して読み出し不能
となる現象であり、特に高い記録密度で読み書きを行う
場合に問題となる現象である。また、ここに述べられて
いる方式では、アドレス情報の誤り訂正を行う場合につ
いての配慮はされていない。

〔発明の目的〕

本発明の目的は、信頼性の高いアドレス情報が得られる
と共に、前記のIDとデータとの間のギャップとプリアン
ブルを不要とし、これらによる記憶容量の減少のない磁
気ディスク装置を提供することにある。

〔発明の概要〕

本発明においては、セクタのアドレス情報に誤り訂正符
号を付加し、セクタ中に分散して、しかも多重書き込み
を行うことにより、アドレス情報の読み出しと一致検査
を信頼性の高いものとした。

さらにアドレス情報の読み出しとは別にセクタの終りを
検出し、これを計数する回路を設け、アドレス情報の読
み出しを行ってから通過したセクタの数を計数すること
により、ギャップ長を最小としながら前記誤り訂正符号
による誤り訂正を行う十分な時間を与えることを可能と
した。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第３図の本実施例の構成を示す。磁気ディスク55はスピ
ンドルモータ56により一定速度で回転する。キャリッジ
54に取り付けられたヘッド53によって、磁気ディスク55
に対するデータの書き込み読み出しを行う。キャリッジ
54及びヘッド53は、ステップモータ57により駆動されて
任意のトラック上に位置決めされる。磁気ディスク55に
は磁気を帯びた小片51が取り付けられている。この小片
が検出コイル52の真下に来たときに、検出コイル52が信
号（インデックス信号）を発生する。

ヘッド53により再生された信号は、復調回路44によって
復調され、データRAM48及びサブRAM42へ格納される。サ
ブRAMにはアドレス情報が格納される。そしてECC回路46
により、読み出し誤りの検出と訂正が行なわれる。ここ
では、誤り訂正符号として、リードソロモン符号と呼ば
れるものを用いている。RAM48上で訂正されたデータは
システムバス58を通して外部（マイクロコンピュータな
ど）へ送られる。

書き込み時は、まずシステムバス58より送られたデータ
をRAM48に蓄え、ECC回路46による誤り訂正のための符号
と、サブフレーム、サブコード（後述）が作成され、付
加される。そして変調回路47によって変調され、磁気デ
ィスク55へ書き込まれる。

本実施例では8/10変換方式と呼ばれる変調方式を用いて
いる。この方式は記録しようとするデータを８ビットご
とに区切り、定められた変換表に従い８ビットのデータ
を10ビットの符号に変換し、この10ビットの符号を記録
するものである。

SYNC検出回路45は、SYNC信号（後述）を検出し、フレー
ム同期をとるために用いる。セクタ同期回路40は、各セ
クタの始まりと終りのタイミングを作成する。読み書
き、およびシステムバスを通してのデータ転送の制御は
制御回路49が行う。また、スピンドルモータ56の速度制
御、ステップモータ57の制御はモータ制御回路50によっ
て行う。

本実施例で使用するトラックフォーマットは第２図に示
すものである。このように、１トラックは４つのセクタ
に分割され、各セクタは129のフレームに分割されてい
る。第４図にフレームフォーマットを示す。フレームφ
からフレーム127のデータフレームのフォーマットを第
４図（ａ）に，サブフレームのフォーマットを同図
（ｂ）に示す。SYNC60はフレーム同志の区切りとするた
めの符号で、8/10変換による符号の並びの中には現われ
ない符号であり、前後に存在するデータとの区別が容易
にできる。

フレームアドレス61は、そのフレームのフレーム番号
（“0"から“127"）に128を加えた値が記録されてい
る。次のSUB62は、後述するサブコードを構成するもの
である。次のパリティ63は、フレームアドレス61とSUB6
2の誤り検出を行うために付加された符号であり、61と6
2のビットごとに排他的論理和をとったものである。

データ部64には、システムバス58により送られたデータ
が記録される。パリティC₁（66）はフレームアドレス61
及びデータ64の誤り訂正を行うための符号である。パリ
ティC₂（65）も同様に誤り訂正を行う符号であるが、パ
リティC₂の計算にはインターリーブと呼ばれる方式が用
いられており、C₁（66）とC₂（65）と組み合わせたとき
の誤り訂正能力を非常に高いものとしている。

第４図（ｂ）にはサブフレームのフォーマットを示す。
サブフレームは各セクタごとに１ずつ設けられており、
アドレス情報などが記録されている。SYNC67はデータフ
レームのSYNC60と同じ信号が記録される。フレームアド
レス68には、サブフレームであることを示すデータ“0"
が記録される。

SUB69には、データフレームではサブコードの一部が記
録されているが、サブフレームでは“0"が記録される。
これは、サブフレームにはサブコードを記録する必要が
ないため、フレームアドレスの誤り検出を行うため、SY
NC67からパリティ70までの形式をデータフレームとサブ
フレームの間で共通にし、ハードウェアを共用するため
である。

パリティ70はデータフレームのパリティ63と同様、フレ
ームアドレス68とSUB69の誤り検出に使用する。

モード71、予約領域76は、データフレームの形式などを
示す部分であり、第４図（ａ）のフォーマットではすべ
て“0"とする。

トラック番号72、セクタ番号73及びヘッド番号74は、当
該セクタのアドレス情報である。パリティC₁（78）は誤
り訂正のための符号である。コピープロテクト75は、記
録内容の不正な複製を防止するために使用するものであ
るが、本発明に本質的にかかわるものではないので説明
は省略する。

各領域の長さは、第４図（ａ），（ｂ）の下部に示す。
Ｂはバイトを表し、８ビットのデータに相当する長さで
ある。例えばパリティC₁（66）は４バイトの長さであ
る。

次に第５図を用いてサブコートを説明する。サブコート
には、第５図（ｃ）に示す、32バイトの情報が含まれ
る。これはサブフレームの内容の一部を削除した、アド
レス情報を含むものである。このように本実施例では、
アドレス情報が都合５重に記録されている。

このサブコードは、１バイトずつに分けられて、各デー
タフレームのSUBに書き込まれる。データフレームは128
個あるので、同一のサブコードが４回記録されることに
なる。即ち、アドレス情報は１フレームに１バイトずつ
分散されている。

サブコードを取り出すときは、逆に各フレームのSUBを
取り出し、順につなぎ合わせればよい。また同一のサブ
コードが４回書き込まれているので、セクタの途中から
読み出しを始めてもサブコードを完全に読み出すことが
可能である。

次に第３図を用いて、セクタ３へ書き込む場合を例とし
て本発明のセクタ管理法を説明する。

システムバス58より制御回路49に対しヘッド番号、トラ
ック番号、セクタ番号（ここではセクタであるから、セ
クタ番号は“2"である。なおセクタ１〜４のセクタ番号
は“0"〜“3"である。）が指定され、データ書き込み命
令が送られると、制御回路49はこの命令を解析し、指定
されたセクタに対する書き込み動作を開始する。

制御回路49は内部にトラック番号などのアドレス情報を
保持し、システムバスに対して書き込むべきデータを要
求する。システムバスより送られたデータはデータRAM
へ蓄えられ、第２図，第４図に示すようにサブフレー
ム，サブコードなどが付加され、誤り訂正のための符号
（リードソロモン符号）が付加される。

また、モータ制御回路に対して命令を与え、ヘッド53を
指定されたトラックへ移動させる。

次に目的のセクタ３を見つけるのであるが、その手順を
次に述べる。

1.SYNCを検出し、SYNCの次に記録されているフレームア
ドレスを読み出す。続いてSUB,パリティを読み出し、フ
レームアドレスの誤りを検査する。もし、誤りであった
なら、もう一度、SYNC検出からやりなおす。

２−A.フレームアドレスが“0"、即ちサブフレームであ
れば、そのフレームの内容をサブRAM42へ読み出す。

２−B.フレームアドレスが“128"以上、即ちデータフレ
ームであり、しかも“224"以下であればサブコードを読
み出すことができる。（第５図参照。データフレームの
フレームアドレスは、フレームの番号に“128"を加えた
値である。）そこで、この場合にはサブコードを読み出
すため、SUBを取り出し、サブRAMへ蓄える動作を32回く
りかえす。

２−C.フレームアドレスが225以上であれば、次のセク
タを持ち、手順1.からやりなおす。

3.サブフレーム又はサブコードを読み出したセクタを、
仮のセクタ１とするため制御回路内のセクタ計数器（図
示しない）を“0"にリセットする。

4.サブRAM42中のサブフレームあるいはサブコードに対
し、誤り訂正を行う。もし訂正できない誤りを検出した
ならば、手順１からやりなおす。

5.サブRAM42中のサブフレームあるいはサブコードより
トラック番号，ヘッド番号を取り出し、制御回路49中に
保持されているトラック番号，ヘッド番号を比較する。
一致しない場合は、モータ制御回路50等の誤動作である
と考えられるので、書き込み動作を中断し、システムバ
スを通じてホスト（マイクロコンピュータなど）に異常
終了であることを告知する。

トラック番号とヘッド番号が一致していれば、指定され
たヘッドが選択され、指定されたトラック上に位置して
いることが確認されたことになる。

6.サブRAM42中のサブフレームあるいはサブコードより
取り出したセクタ番号の値と制御回路内のセクタ計数器
の計数値とを加え、この値をセクタ計数器に設定する。
セクタ計数器はセクタ同期回路40の出力を計数すること
により１ずつ増加していくので、手順４〜５の間に１セ
クタ分以上磁気ディスクが回転していても、通過したセ
クタの数がセクタ計数器によって計数されている。ここ
でサブRAMより取り出したセクタ番号を加えることによ
り、現在ヘッドが位置するセクタのセクタ番号をセクタ
計数器が示すことになる。なお、セクタ番号は０から３
であるので、セクタ計数器は４進で構成され、前述の加
算は４の剰余系（４で割った余り）において行なわれ
る。

7.手順６によりセクタ計数器が正しいセクタ番号を示す
ようになったので、制御回路49はこの計数器が指定され
たセクタの一つ前のセクタ番号になるまで監視する。こ
の場合セクタ３が指定されるので、セクタ２のセクタ番
号１と、セクタ計数器の計数値との一致をとればよい。

8.目的のセクタの一つ前のセクタが見つかれば、セクタ
同期回路40の出力を監視する事によりこのセクタの終り
を検出する。この場合は第２図に示すセクタ２（28）と
ギャップ29の境界を過ぎたところにヘッドが位置した時
点で検出されることになる。

9.これで目的のセクタが見つけられたので、第２図に示
すセクタフォーマットに従ってデータを書き込めばよ
い。ここではセクタ２とセクタ３の間のギャップより書
き初め、プリアンブル，データRAM48中に用意されてい
るサブフレームと各データフレームを書き込み、書き込
み動作を終了する。ギャップ部には無変調信号（直流信
号）、プリアンブルはデータ“0"のくりかえしであるた
め簡単な回路によって書き込むことができ、データRAM4
8中に用意する必要はない。

データ読み出しの場合は、前のセクタの終了を検出した
後、最初に検出されるSYNCが目的のセクタのサブフレー
ムの先頭のSYNCであるから、この時点より１セクタ分の
データを読み出し、データRAM48に蓄えればよい。その
後、誤り訂正，アドレス情報の確認を行い、データ部分
をシステムバスを通じて、マイクロコンピュータなどの
ホストへ送ればよい。

ここで注意しなければならないのは、ギャップより書き
込みを開始することである。従来のセクタ管理法では、
隣接するセクタの部分に誤って書き込むことがないよう
に、ギャップ部へは書き込まなかった。しかし、本発明
によれば、書き込みを開始する時点において、前のセク
タがヘッドを通過した事が、セクタ同期回路により保証
されているので、前のセクタ（前述の例の場合はセクタ
２）を破壊する恐れはない。また書き込みの終了はデー
タの終了（ポストアンブル）によって行うため、次のセ
クタ（前述の例ではセクタ４）を破壊する恐れもない。
ここでギャップ部に書き込むことにより、ギャップ部に
消し残しのデータが存在してもこれを消去することがで
き、消し残しデータに起因するSYNC検出回路、セクタ同
期回路などの誤動作を防止することができる。一般に消
し残しデータは、磁気ディスクの回転速度の偏差や制御
回路等のタイミング誤差などによって生じる場合があ
る。

以上述べてきたように、本実施例によれば、各セクタの
アドレス情報に対して誤り訂正を行い、目的セクタの検
索の信頼性を向上させつつ、最上のアクセス速度により
読み出し、書き込みを行うことができる。

次にSYNC検出回路の一構成例について説明する。SYNC検
出回路は、セクタ同期やサブコードの読み出しに用いら
れる重要な回路である。第６図に構成を示す。

入力端子99には、読み出された直列の２値データが入力
される。シフトレジスタ90は入力されたデータに２フレ
ームに相当する時間の遅延を与える。シフトレジスタ91
は入力されたデータを並列に変換する。ここで用いられ
るSYNC信号は10ビット長なので、このシフトレジスタ91
も10ビット長である。パターン発生回路92は規定のSYNC
信号のパターンを与える。比較回路93は入力された２つ
のデータを比較し、それらのハミング距離を出力する。
ハミング距離とは、２つのデータのうち、全ビットが一
致していれば“0"、１ビットのみが誤っていれば“1"と
いったように、２つのデータの一致度を表すものであ
る。シフトレジスタ94,95は１フレームに相当する時間
の遅延を与えるものである。一致判定回路96は入力され
た３つのハミング距離を判定し、SYNC信号であるか否か
の判定を行うものである。

次にこの回路の動作を説明する。この回路は、各セクタ
中におけるSYNC信号が、正確に１フレーム周期で記録さ
れていることを利用するものである。

入力端子99より入力されたデータは、並列データに変換
された後、比較回路93によってSYNCパターンと比較され
る。その結果のハミング距離が一致判定回路96へ入力さ
れるが、96へはシフトレジスタ94,95により、１フレー
ム前と２フレーム前の比較結果が同時に入力されてい
る。一致判定回路96はこれらの入力に対し、例えば「３
つのうち２つ以上が“0"（完全に一致している）ならば
全て一致しているとする」といった多数決論理などによ
り、一致判定を下し、SYNC検出信号を出力端子97より出
力する。このような判定条件を用いることにより、ドロ
ップアウト等により１カ所のSYNC信号が欠落しても、そ
の部分においてSYNC検出信号を発生することができ、ま
た誤ってデータの一部がSYNC信号のパターンとして入力
されても、その１フレーム前、２フレーム前のデータが
SYNC信号でないことから、誤ったSYNC検出信号を発生す
ることはない。

ここで、一致判定が正しく行なわれるのは、最初のSYNC
信号が入力されてから２フレーム後である（シフトレジ
スタ94,95のため）ので、これに合せて、データ信号も
２フレーム遅らせる必要がある。これはシフトレジスタ
90によって行なわれる。

また、第３図の構成の中にこの回路を応用する場合は、
読み出したデータが２フレーム分遅れるため、目的のセ
クタに対する書き込みの開始が２フレーム遅れることに
なる。これは、目的のセクタの前のセクタの「終了」で
はなく、その２フレーム前のフレーム125の終了を検出
し、データの破壊を防ぐため数バイト分遅れて書き込み
を開始することにより解決される。

次にフレームアドレスとサブコード検出回路の例を第７
図を用いて説明する。101はSYNC検出信号の入力端子、1
03はパラレルのデータ入力端子であり、8/10変換の逆変
数を行うことにより復調されたデータが１バイトずつ入
力される。102はこのデータを取り込むためのストロー
ブ信号である。カウンタ107は入力パルスを計数し、３
個のパルスが入力されたとき論理“1"を出力する。ここ
では、反転ゲート105,アンドゲート106により、102から
入力されるストローブ信号を４個計数した後、論理１を
出力したまま計数を停止するように構成されている。カ
ウンタ107の計数動作は101より入力されるSYNC検出信号
によってリセットされるまで再開されない。Ｄフリップ
フロップ108,109および110は連続する３バイトのデータ
を保持するために用いられる。パリティチェック回路11
1は、３バイトの入力データの各ビットごとに排他的論
理和演算を行い、その結果がすべて“0"であれば論理
“1"を出力する論理回路である。このパリティチェック
回路111により第４図a,bに示す、パリティ63,70を利用
した誤り検出を行うことができる。

第８図がこの回路のタイムチャートである。この図にお
いて、Ａは入力端子103へ入力される並列データ、Ｂは1
01へ入力されるSYNC検出信号、Ｃは102へ入力されるデ
ータストローブ信号である。Ｄはカウンタ107の計数
値、Ｅはアンドゲート106の出力信号である。F,G及びＨ
はＤフリップフロップ108〜110の出力信号である。図
中、ＳはSYNC信号の部分のデータである。しかし、前に
述べたようにSYNC信号は8/10変換の変換表にないパター
ンとなっているので逆変換することはできない。即ちＳ
で表した部分では無効なデータが現われていることにな
る。W,X,Y,Zで示した部分には何らかのデータが現われ
ている。しかしこれらは前のフレームに関係するもので
あり、第８図で示す時点では無関係となるのでこのよう
に表した。

では第８図を用いて第７図の回路の動作を説明する。デ
ータストローブ信号Ｃは定常的に入力されるため、カウ
ンタ107は計数値Ｄが“4"となり、停止している。ここ
でSYNC検出信号Ｂが入力されると、カウンタ107がリセ
ットされ、アンドゲート106からはＥに示すように５つ
のパルスが出力される。５つめのパルスの立ち上りの時
点で、カウンタ107の計数値は“4"となり、反転ゲート1
05の出力は論理“0"となる。このため、アンドゲート10
6の出力も論理“0"となり、以後SYNC検出信号が発生す
るまで、アンドゲート106の出力は論理“0"のままであ
る。

ここで、Ｄフリップフロップ108の出力は、103より入力
されたデータを１バイトに相当する時間遅らせたものと
なる。同様に109,110の出力は２バイト、３バイト分遅
れている。このため、アンドゲート106の、５つめの出
力パルス以後は、第８図に示すようにパリティ,SUB,フ
レームアドレスがそれぞれ保持され、出力端子115より
フレームアドレスが、116よりSUBが出力される。このと
き、パリティチェック回路111により、誤り検査が行わ
れているので、この111の出力と、カウンタ107の出力の
論理積をとることにより、出力端子115,116のデータが
正しいときだけ論理“1"となる信号を得ることができ
る。第７図ではアンドゲート112がこの動作を行い、単
安定マルチバイブレータ113によって適当な幅をもつパ
ルス信号であるフレームアドレス検出信号が出力端子11
4より出力される。外部の回路では、出力端子114からパ
ルスが出力されたときだけ、出力端子115,116を参照す
ることにより、正しいフレームアドレス,SUBを得ること
ができる。

以上のように、この回路を用いれば、各フレーム中のパ
リティを読み出すと同時にフレームアドレス,SUBの誤り
検査を行い、正しいフレームアドレス,SUBのみを高速に
取り出すことが可能となる。

次にセクタ同期回路の構成例について説明する。第９図
にその一例を示す。これは第７図に示す回路から出力さ
れるフレームアドレスを用いてセクタの終了タイミング
を確実にとらえるものである。この回路の構成を説明す
る。分周器124は入力端子123より入力されるバイトスト
ローブ信号（第７図102へ入力される信号と同一の信
号。１バイトの読み出しごとに１つのパルスを生じる）
を44分周（１フレームは44バイトである。第４図参照）
し、１フレーム周期の信号を出力する。カウント126は1
21より入力されるフレームアドレスと122より入力され
るフレームアドレス検出信号により読み出されたフレー
ムと同期をとりながら、分周器124の出力を計数するこ
とによりフレームアドレスの計数を行う。可変タイマ12
7はセクタ間のギャップ部に相当する時間を計るもので
ある。

次に第10図により、この回路の動作を説明する。Ａは読
み出されるデータを表す。各数字はフレーム番号を、
「サブ」はサブフレームであることを示す。Ｂは122よ
り入力されるフレームアドレス検出信号、Ｃは121より
入力されるフレーム番号を示す。フレーム126は、フレ
ームアドレスの読み出しを誤り、フレームアドレス検出
信号が出力されなかった、としている。Ｄは分周器124
の出力、Ｅはカウンタ126の計数値、Ｆは可変タイマ127
の出力である。

動作は次のように行なわれる。ここではまずフレーム12
5のフレームアドレスが誤りなく検出されると、フレー
ムアドレス検出信号によりカウント126にそのフレーム
番号が設定され、同時にオアゲート125により分周器124
をリセットする。（フレーム125の部分）データフレー
ムのフレームアドレスはフレーム番号に128を加えたも
のであるので、２進数で表すと128＝2⁷であるから、フ
レームアドレスの2⁷の位のビットを０に置きかえること
によりフレーム番号とすることができる。

次のフレームのフレームアドレスが検出できない場合
は、前のフレームのフレームアドレスが検出されてから
44バイト目、即ち次のフレームのフレームアドレスが検
出されるべきときに分周器124より信号が出力される。
この信号をカウンタ126が計数することにより、その計
数値は正しいフレーム番号を示すことになる。

このようにして一度正しいフレームアドレスが検出され
れば、その時点でカウンタの計数値がフレーム番号を示
すように設定され、以後フレームアドレスが検出できな
いことがあっても、カウンタの計数値が正しいフレーム
番号を示すようになる。

カウンタ126は、その計数値が128になると出力信号を発
する。この信号は、セクタの終りを示すものであり、出
力端子128より外部へ出力される。同時にカウンタ126の
出力によって可変タイマ127がトリガされる。可変タイ
マはトリガ入力により、ある時間幅をもつパルスを出力
する。（Ｆ）この時間は、セクタ１〜セクタ３の終りを
検出した場合は４゜に相当する時間、セクタ４の終りを
検出した場合には８゜に相当する時間となるよう、129
より入力される信号によって選択される。４゜,8゜とい
った値は第２図のトラックフォーマットのデータフレー
ム以外の部分の長さに基いて決められる。129の時間幅
を選択する信号は、制御回路49（第３図に示す）の中の
セクタ計数器（図示せず）によって形成される。このタ
イマ127よりパルスが出力されている間はカウンタ126及
び分周器124がリセットされ、カウンタの計数値の更新
を停止する。

以後同様にして、フレームアドレスの検出により、確実
にセクタの終了の検出を続けることができる。

本回路によれば確実にセクタ同期をとることができる。
１セクタの中でフレームアドレスが１つも検出できない
場合にはセクタ同期をとることができないが、フレーム
アドレスは１セクタ中に分散して記録されており、これ
らがすべて誤りとなる場合は考えられない。なぜなら
ば、このようなことは誤り率が非常に大きい場合でなけ
れば起きず、その場合はもともとデータ記録に適さない
ためである。

〔発明の効果〕

以上のように本発明によれば、誤り訂正により信頼性の
高いアドレス情報を得て、目的セクタの読み書きを行う
ことができる。アドレス情報は分散して多重記録されて
おり、セクタの一部に訂正できないような読み出し誤り
が生じても、他の部分より正しいアドレス情報が得られ
るため、データの読み書きを停止する必要は無い。

また、従来必要であったIDとデータとの間のギャップ及
びプリアンブルを不要とすることができ、これらに使用
されていた記録領域をデータの記録領域として使用する
ことができる、といった効果がある。

【図面の簡単な説明】

第１図は従来方式のトラックフォーマット図、第２図は
本発明の実施例におけるトラックフォーマット図、第３
図は本発明の実施例の構成図、第４図は本発明の実施例
のフレームフォーマット図、第５図はサブコードの説明
図、第６図はSYNC検出回路、第７図はフレームアドレス
とSUBの検出回路、第８図は第７図のタイムチャート、
第９図はセクタ同期回路、第10図は第９図の回路のタイ
ムチャートである。 53……読み書きヘッド、55……磁気ディスク 45……SYNC検出回路、42……サブRAM 46……誤り訂正回路、48……データRAM 49……制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者樋口重光神奈川県横浜市戸塚区▲吉▼田町292番地株式会社日立製作所家電研究所内 (72)発明者三瓶徹神奈川県横浜市戸塚区▲吉▼田町292番地株式会社日立製作所家電研究所内 (72)発明者小林正治神奈川県横浜市戸塚区▲吉▼田町292番地株式会社日立製作所家電研究所内

Claims

【特許請求の範囲】

【請求項１】セクタを単位としてデータの読み書きを行
う磁気ディスク装置において、データの記録及び再生手
段と、該データの再生手段より得られる信号の誤り検出、誤り
訂正を行い、セクタのアドレス情報を読み出すアドレス
検出手段と、各セクタの開始と終了のタイミングを生成するセクタ同
期手段と、該セクタ同期手段より得られるタイミングに同期して計
数を行うセクタ計数手段と、前記アドレス情報を、該アドレス情報の誤り訂正符号と
前記データと共にセクタ中に分散して多重記録するセク
タ書き込み手段とを備え、前記アドレス検出手段からのアドレス情報から得られる
セクタ番号を前記セクタ計数手段に設定し、前記セクタ計数手段による計数値が目的とするセクタ番
号となったとき、前記セクタ同期手段により得られるタ
イミングに従って目的とするセクタからの読み出し、セ
クタへの書き込みを行うように構成したことを特徴とす
る磁気ディスク装置。