JPS63222380A - デイスク装置 - Google Patents
デイスク装置Info
- Publication number
- JPS63222380A JPS63222380A JP62056306A JP5630687A JPS63222380A JP S63222380 A JPS63222380 A JP S63222380A JP 62056306 A JP62056306 A JP 62056306A JP 5630687 A JP5630687 A JP 5630687A JP S63222380 A JPS63222380 A JP S63222380A
- Authority
- JP
- Japan
- Prior art keywords
- address
- sector
- track
- gate
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
- G11B7/013—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track for discrete information, i.e. where each information unit is stored in a distinct discrete location, e.g. digital information formats within a data block or sector
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はディスク装置に関し、特に複数の同一トラック
アドレスと複数の同一セクタアドレスとが書込まれたア
ドレス部を有する光ディスクの位置決め制御を行うディ
スク装置に関する。
アドレスと複数の同一セクタアドレスとが書込まれたア
ドレス部を有する光ディスクの位置決め制御を行うディ
スク装置に関する。
従来技術
従来、この種のディスク装置では、データの書込み時に
光デイスク上にプリフォーマットされ、かつ各セクタの
アドレス部に書込まれたトラックアドレスとセクタアド
レスとを出込み開始のアルレスと比較し、その比較結果
により光ディスクの位置決めを制御している。
光デイスク上にプリフォーマットされ、かつ各セクタの
アドレス部に書込まれたトラックアドレスとセクタアド
レスとを出込み開始のアルレスと比較し、その比較結果
により光ディスクの位置決めを制御している。
光デイスク上にプリフォーマットされたＮ個のセクタア
ドレスとＮ個のトラックアドレスとのうちｍ個（Ｎ＞ｍ
）のアドレスが指定したアドレスと一致したときにデー
タの書込みを行っていた。
ドレスとＮ個のトラックアドレスとのうちｍ個（Ｎ＞ｍ
）のアドレスが指定したアドレスと一致したときにデー
タの書込みを行っていた。
また、この条件でアドレスが一致しないときにはデータ
の書込みを行わず、他の代替セクタにデータの書込みを
行っていた。
の書込みを行わず、他の代替セクタにデータの書込みを
行っていた。
このような従来のディスク装置では、データの書込み時
に光デイスク上にプリフォーマットされ、かつ各セクタ
のアドレス部に書込まれたトラックアドレスとセクタア
ドレスとを書込み開始のアドレスと比較し、その比較結
果により光ディスクの位置決めを制御しているので、書
込み時にすべてのトラックアドレスとセクタアドレスと
が一致して書込みが行われても、その書込み後にそのセ
クタのアドレス部にキズが生じると、読出しを行おうと
したときに位置決めできない可能性があるという欠点が
ある。
に光デイスク上にプリフォーマットされ、かつ各セクタ
のアドレス部に書込まれたトラックアドレスとセクタア
ドレスとを書込み開始のアドレスと比較し、その比較結
果により光ディスクの位置決めを制御しているので、書
込み時にすべてのトラックアドレスとセクタアドレスと
が一致して書込みが行われても、その書込み後にそのセ
クタのアドレス部にキズが生じると、読出しを行おうと
したときに位置決めできない可能性があるという欠点が
ある。
また、書込み時にセクタのアドレス部のトラックアドレ
スとセクタアドレスとが自込み開始のアドレスと一致し
ていないと書込みが行えないので、後で読出しを行おう
としたときにデータが他のアドレス（代替セクタ）に書
込まれるなどしていて、そのアドレスのセクタがもとも
と未書込みなのか、書込みが行えなかったのか判断する
のに代替セクタまでさかのぼらなければならず、未書込
みと判断するのに時間がかかるという欠点がある。
スとセクタアドレスとが自込み開始のアドレスと一致し
ていないと書込みが行えないので、後で読出しを行おう
としたときにデータが他のアドレス（代替セクタ）に書
込まれるなどしていて、そのアドレスのセクタがもとも
と未書込みなのか、書込みが行えなかったのか判断する
のに代替セクタまでさかのぼらなければならず、未書込
みと判断するのに時間がかかるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、未書込みのセクタを残すことなく、Ｉ込
み処理を行うことができ、裏込み後にセクタのアドレス
部にキズが生じても読出し処理を行うことができるディ
スク装置の提供を目的とする。
されたもので、未書込みのセクタを残すことなく、Ｉ込
み処理を行うことができ、裏込み後にセクタのアドレス
部にキズが生じても読出し処理を行うことができるディ
スク装置の提供を目的とする。
発明の構成
本発明によるディスク装置は、ディスク上にプリフォー
マットされ、かつ複数の同一トラックアドレスと複数の
同一セクタアドレスとが書込まれたアドレス部を有する
セクタへのデータの書込み読出しを行うディスク装置で
あって、前記書込みを開始する指定トラックアドレスと
前記トラックアドレスとを比較するトラックアドレス比
較手段と、前記書込みを開始する指定セクタアドレスと
前記セクタアドレスとを比較するセクタアドレス比較手
段と、格納手段に格納され、かつ前記ディスク上の１つ
のトラックに設けられた前記セクタ夫々の前記アドレス
部に書込まれた前記トラックアドレスと前記指定トラッ
クアドレスとを比較するセクタ毎トラックアドレス比較
手段とを設け、前記トラックアドレス比較手段の比較結
果が前記アドレス部の前記複数のトラックアドレスのう
ちの１つと前記指定トラックアドレスとの一致を示し、
かつ前記セクタアドレス比較手段の比較結果が前記アド
レス部の前記複数のセクタアドレスのうちの１つと前記
指定セクタアドレスとの一致を示したときと、前記セク
タ毎］・ラックアドレス比較手段の比較結果が一致を示
したときとに、前記指定トラックアドレスと前記指定セ
クタアドレスとが潜込まれた前記アドレス部を有する前
記セクタに前記データの書込みを行うようにしたことを
特徴とする。
マットされ、かつ複数の同一トラックアドレスと複数の
同一セクタアドレスとが書込まれたアドレス部を有する
セクタへのデータの書込み読出しを行うディスク装置で
あって、前記書込みを開始する指定トラックアドレスと
前記トラックアドレスとを比較するトラックアドレス比
較手段と、前記書込みを開始する指定セクタアドレスと
前記セクタアドレスとを比較するセクタアドレス比較手
段と、格納手段に格納され、かつ前記ディスク上の１つ
のトラックに設けられた前記セクタ夫々の前記アドレス
部に書込まれた前記トラックアドレスと前記指定トラッ
クアドレスとを比較するセクタ毎トラックアドレス比較
手段とを設け、前記トラックアドレス比較手段の比較結
果が前記アドレス部の前記複数のトラックアドレスのう
ちの１つと前記指定トラックアドレスとの一致を示し、
かつ前記セクタアドレス比較手段の比較結果が前記アド
レス部の前記複数のセクタアドレスのうちの１つと前記
指定セクタアドレスとの一致を示したときと、前記セク
タ毎］・ラックアドレス比較手段の比較結果が一致を示
したときとに、前記指定トラックアドレスと前記指定セ
クタアドレスとが潜込まれた前記アドレス部を有する前
記セクタに前記データの書込みを行うようにしたことを
特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
において、ＶＦＯ回路１はデータとクロックとを弁別し
て、ＶＦＯ出力１０１を復調回路２に出力する。復調回
路２は入力されたＶＦＯ出力１０１のデータを復調して
、データ出力１０２をタイミング作成回路３とシリアル
パラレル変換回路４とに送出する。
において、ＶＦＯ回路１はデータとクロックとを弁別し
て、ＶＦＯ出力１０１を復調回路２に出力する。復調回
路２は入力されたＶＦＯ出力１０１のデータを復調して
、データ出力１０２をタイミング作成回路３とシリアル
パラレル変換回路４とに送出する。
タイミング作成回路３はプリフォーマットされたデータ
部の開始信号を検出し、トラックアドレスとセクタアド
レスとＣＲＣ（ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ
ｃｈｅｃｋ ）検査コードとを夫々ラッチするタイミン
グＴ１．Ｓｌ、Ｃ１，Ｔ２．Ｓ２．Ｃ２を作成し夫々第
１トラックアドレスラッチ回路５と、第１セクタアドレ
スラッチ回路６と、第１アドレスチェック回路７と、第
２トラックアドレスラッチ回路８と、第２セクタアドレ
スラッチ回路９と、第２アドレスチェック回路１０とに
供給する。また、タイミング作成回路３はシリアルパラ
レル変換信号１０３をシリアルパラレル変換回路４に出
力する。
部の開始信号を検出し、トラックアドレスとセクタアド
レスとＣＲＣ（ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ
ｃｈｅｃｋ ）検査コードとを夫々ラッチするタイミン
グＴ１．Ｓｌ、Ｃ１，Ｔ２．Ｓ２．Ｃ２を作成し夫々第
１トラックアドレスラッチ回路５と、第１セクタアドレ
スラッチ回路６と、第１アドレスチェック回路７と、第
２トラックアドレスラッチ回路８と、第２セクタアドレ
スラッチ回路９と、第２アドレスチェック回路１０とに
供給する。また、タイミング作成回路３はシリアルパラ
レル変換信号１０３をシリアルパラレル変換回路４に出
力する。
シリアルパラレル変換回路４はデータ出力１０２とシリ
アルパラレル変換信＠１０３とによりビットシリアルデ
ータをバイトパラレルデータに変換し、復調されたバイ
トパラレルデータ１０４を夫々第１トラックアドレスラ
ッチ回路５と、第１セクタアドレスラッチ回路６と、第
１アドレスヂエツク回路７と、第２トラックアドレスラ
ッチ回路８と、第２セクタアドレスラッチ回路９と、第
２アドレスチェック回路１０とに供給する。
アルパラレル変換信＠１０３とによりビットシリアルデ
ータをバイトパラレルデータに変換し、復調されたバイ
トパラレルデータ１０４を夫々第１トラックアドレスラ
ッチ回路５と、第１セクタアドレスラッチ回路６と、第
１アドレスヂエツク回路７と、第２トラックアドレスラ
ッチ回路８と、第２セクタアドレスラッチ回路９と、第
２アドレスチェック回路１０とに供給する。
第１トラックアドレスラッチ回路５はバイトパラレルデ
ータ１０４とタイミングＴ１とを入力とし、図示せぬ光
デイスク板から読取った第１トラツクアドレスをラッチ
し、第１トラツクアドレス１０５を比較回路１４に送出
する。
ータ１０４とタイミングＴ１とを入力とし、図示せぬ光
デイスク板から読取った第１トラツクアドレスをラッチ
し、第１トラツクアドレス１０５を比較回路１４に送出
する。
第１セクタアドレスラッチ回路６はバイトパラレルデー
タ１０４とタイミングＳ１とを入力とし、光デイスク板
から読取った第１セクタアドレスをラッチし、第１セク
タアドレス１０６を比較回路１５とオアゲート２２とに
送出する。
タ１０４とタイミングＳ１とを入力とし、光デイスク板
から読取った第１セクタアドレスをラッチし、第１セク
タアドレス１０６を比較回路１５とオアゲート２２とに
送出する。
第１アドレスチェック回路７はバイトパラレルデータ１
０４とタイミングＣ１とを入力とし、光デイスク板から
読取った第１トラツクアドレスと第１セクタアドレスと
のＣＲＣチェックを行う。このＣＲＣチェックの結果が
正常であれば、論理「１」の第１アドレスチエツク信号
１０７をセクタアドレスカウンタ２３に送出する。
０４とタイミングＣ１とを入力とし、光デイスク板から
読取った第１トラツクアドレスと第１セクタアドレスと
のＣＲＣチェックを行う。このＣＲＣチェックの結果が
正常であれば、論理「１」の第１アドレスチエツク信号
１０７をセクタアドレスカウンタ２３に送出する。
第２トラックアドレスラッチ回路８は第１トラックアド
レスラッチ回路５と同様にして、第２トラツクアドレス
１０Ｂを比較回路１６とメモリ２５とに送出する。第２
セクタアドレスラッチ回路９は第１セクタアドレスラッ
チ回路６と同様にして、第２セクタアドレス１０９を比
較回路１７とオアゲート２２とに送出する。また、第２
アドレスチェック回路１０は第１アドレスチェック回路
７と同様にして、第２トラツクアドレスと第２セクタア
ドレスとのＣＲＣチェック結果が正常のときに論理「１
」の第２アドレスチエツク信号１１０をセクタアドレス
カウンタ２３に送出する。
レスラッチ回路５と同様にして、第２トラツクアドレス
１０Ｂを比較回路１６とメモリ２５とに送出する。第２
セクタアドレスラッチ回路９は第１セクタアドレスラッ
チ回路６と同様にして、第２セクタアドレス１０９を比
較回路１７とオアゲート２２とに送出する。また、第２
アドレスチェック回路１０は第１アドレスチェック回路
７と同様にして、第２トラツクアドレスと第２セクタア
ドレスとのＣＲＣチェック結果が正常のときに論理「１
」の第２アドレスチエツク信号１１０をセクタアドレス
カウンタ２３に送出する。
マイクロプロセッサ１１は書込みを開始するトラックア
ドレスとセクタアドレスとを指定し、夫々信号線１１１
を介してトラック指定レジスタ１２とセクタ指定レジス
タ１３とにセットする。
ドレスとセクタアドレスとを指定し、夫々信号線１１１
を介してトラック指定レジスタ１２とセクタ指定レジス
タ１３とにセットする。
比較回路１４は第１トラックアドレスラッチ回路５から
の第１トラツクアドレス１０５とトラック指定レジスタ
１２からの指定トラックアドレス１１２とを比較して、
第１トラックアドレス一致信号１１４をアンドゲート１
８とオアゲート１９とに出力する。比較回路１５は第１
セクタアドレスラッチ回路６からの第１セクタアドレス
１０６とセクタ指定レジスタ１３からの指定セクタアド
レス１１３とを比較して、第１セクタアドレス一致信号
１１５をアンドゲート２０とオアゲート２１とに出力す
る。
の第１トラツクアドレス１０５とトラック指定レジスタ
１２からの指定トラックアドレス１１２とを比較して、
第１トラックアドレス一致信号１１４をアンドゲート１
８とオアゲート１９とに出力する。比較回路１５は第１
セクタアドレスラッチ回路６からの第１セクタアドレス
１０６とセクタ指定レジスタ１３からの指定セクタアド
レス１１３とを比較して、第１セクタアドレス一致信号
１１５をアンドゲート２０とオアゲート２１とに出力す
る。
比較回路１６は第２トラックアドレスラッチ回路８から
の第２トラツクアドレス１０８とトラック指定レジスタ
１２からの指定トラックアドレス１１２とを比較して、
第２トラックアドレス一致信号１１６をアンドゲート１
８とオアゲート１９とに出力する。比較回路１７は第２
セクタアドレスラッチ回路９からの第２セクタアドレス
１０９とセクタ指定レジスタ１３からの指定セクタアド
レス１１３とを比較して、第２セクタアドレス一致信号
１１７をアンドゲート２０とオアゲート２１とに出力す
る。
の第２トラツクアドレス１０８とトラック指定レジスタ
１２からの指定トラックアドレス１１２とを比較して、
第２トラックアドレス一致信号１１６をアンドゲート１
８とオアゲート１９とに出力する。比較回路１７は第２
セクタアドレスラッチ回路９からの第２セクタアドレス
１０９とセクタ指定レジスタ１３からの指定セクタアド
レス１１３とを比較して、第２セクタアドレス一致信号
１１７をアンドゲート２０とオアゲート２１とに出力す
る。
アンドゲート１８は比較回路１４からの第１トラックア
ドレス一致信号１１４と、比較回路１６からの第２トラ
ックアドレス一致信号１１６との論理積演算を行い、そ
の演算結果をアンドゲート２６に出力する。すなわち、
第１トラツクアドレス１０５と指定トラックアドレス１
１２どの比較結果と、第２トラツクアドレス１０８と指
定トラックアドレス１１２どの比較結果とがともに一致
を示したとき、アンドゲート１８は演算結果信号１１８
に論理「１」を出力する。
ドレス一致信号１１４と、比較回路１６からの第２トラ
ックアドレス一致信号１１６との論理積演算を行い、そ
の演算結果をアンドゲート２６に出力する。すなわち、
第１トラツクアドレス１０５と指定トラックアドレス１
１２どの比較結果と、第２トラツクアドレス１０８と指
定トラックアドレス１１２どの比較結果とがともに一致
を示したとき、アンドゲート１８は演算結果信号１１８
に論理「１」を出力する。
オアゲート１９は比較回路１４からの第１トラックアド
レス一致信号１１４と、比較回路１６からの第２トラッ
クアドレス一致信号１１６との論理和演算を行い、その
演算結果をアンドゲート２７に出力する。すなわち、第
１トラックアドレス１０５と指定トラックアドレス１１
２との比較結果と、第２トラツクアドレス１０８と指定
ｉ〜ラックアドレス１１２との比較結果とのうち一方が
一致を示したとき、オアゲート１９は演算結果信号１１
９に論理「１」を出力する。
レス一致信号１１４と、比較回路１６からの第２トラッ
クアドレス一致信号１１６との論理和演算を行い、その
演算結果をアンドゲート２７に出力する。すなわち、第
１トラックアドレス１０５と指定トラックアドレス１１
２との比較結果と、第２トラツクアドレス１０８と指定
ｉ〜ラックアドレス１１２との比較結果とのうち一方が
一致を示したとき、オアゲート１９は演算結果信号１１
９に論理「１」を出力する。
アンドゲート２０は比較回路１５からの第１セクタアド
レス一致信号１１５と、比較回路１７からの第２セクタ
アドレス一致信号１１７との論理積演算を行い、その演
算結果をアンドゲート２６に出力する。すなわち、第１
セクタアドレス１０６と指定セクタアドレス１１３との
比較結果と、第２セクタアドレス１０９と指定セクタア
ドレス１１３との比較結果とがともに一致を示したとき
、アンドゲート２０は演算結果信号１２０に論理「１」
を出力する。
レス一致信号１１５と、比較回路１７からの第２セクタ
アドレス一致信号１１７との論理積演算を行い、その演
算結果をアンドゲート２６に出力する。すなわち、第１
セクタアドレス１０６と指定セクタアドレス１１３との
比較結果と、第２セクタアドレス１０９と指定セクタア
ドレス１１３との比較結果とがともに一致を示したとき
、アンドゲート２０は演算結果信号１２０に論理「１」
を出力する。
Δアゲート２１は比較回路１５からの第１セクタアドレ
ス一致仁号１１５と、比較回路１７からの第２ｔ？クタ
アドレス一致信号１１７どの論理和演算を行い、その演
算結果をアンドゲート２７に出力する。すなわち、第１
セクタアドレス１０５と指定セクタアドレス１１３との
比較結果と、第２セクタアドレス１０９ど指定セクタア
ドレス１１３との比較結果とのうら一方が一致を示した
とさ、オアゲート２１は演算結果信号１２１に論理「１
」を出力する。
ス一致仁号１１５と、比較回路１７からの第２ｔ？クタ
アドレス一致信号１１７どの論理和演算を行い、その演
算結果をアンドゲート２７に出力する。すなわち、第１
セクタアドレス１０５と指定セクタアドレス１１３との
比較結果と、第２セクタアドレス１０９ど指定セクタア
ドレス１１３との比較結果とのうら一方が一致を示した
とさ、オアゲート２１は演算結果信号１２１に論理「１
」を出力する。
オアゲート２２は第１セクタアドレス１０６ど第２セク
タアドレス１０９との論理和演算を行い、ぞの演算結果
信号１２２をセクタアドレスカウンタ２３に出力する。
タアドレス１０９との論理和演算を行い、ぞの演算結果
信号１２２をセクタアドレスカウンタ２３に出力する。
ヒククアドレスカウンタ２３は第１セクタアドレス１０
６または第２セクタアドレス１０９のうちいずれかを、
第１アドレスチエツク信号１０７または第２アドレスヂ
エツク信号１１０のうちいずれかがＣＲＣｆ−ニックの
エラーがないことを示したときにその値を初期値とする
。その初期値をセクタパルス毎に１つインクリメントし
て、カウンタ値１２３を比較回路２４とメモリ２５とに
出力する。
６または第２セクタアドレス１０９のうちいずれかを、
第１アドレスチエツク信号１０７または第２アドレスヂ
エツク信号１１０のうちいずれかがＣＲＣｆ−ニックの
エラーがないことを示したときにその値を初期値とする
。その初期値をセクタパルス毎に１つインクリメントし
て、カウンタ値１２３を比較回路２４とメモリ２５とに
出力する。
比較回路２４は指定セクタアドレス１１３とカウンタ値
１２３とを比較して、セクタ一致信号１２４をアンドゲ
ート２６，２７．３２とマイクロプロセッサ２８とに出
力する。
１２３とを比較して、セクタ一致信号１２４をアンドゲ
ート２６，２７．３２とマイクロプロセッサ２８とに出
力する。
メ七り２５はセクタアドレスカウンタ２３からのカウン
タ値１２３をアドレスとし、入力された第２トラックア
ドレス１０８をセクタパルスのタイ−ミング′ｃ店込み
、その内容をマイクロプロセッサ２８に読出しデータ１
２５として供給り゛る。
タ値１２３をアドレスとし、入力された第２トラックア
ドレス１０８をセクタパルスのタイ−ミング′ｃ店込み
、その内容をマイクロプロセッサ２８に読出しデータ１
２５として供給り゛る。
アンドゲート２６はアンドゲート１８，２０からの演算
結果信号＋１８．１２０と比較回路２４からのセクタ一
致信号１２４との論理積演算を行い、その演算結果をメ
モリ２８とアンドゲート３０とに出力する。すなわち、
第１トラツクアドレス１０５と第２トラツクアドレス１
０８とが夫々指定１へラックアドレス１１２と一致し、
第１ ｔフタアドレス１０６と第２セクタアドレス１０
９とが夫々指定セクタアドレス１１３と一致し、さらに
カウンタ値１２３と指定セクタアドレス１１３とが一致
したとき、演算結果信号１２６に論理「１」を出力する
。
結果信号＋１８．１２０と比較回路２４からのセクタ一
致信号１２４との論理積演算を行い、その演算結果をメ
モリ２８とアンドゲート３０とに出力する。すなわち、
第１トラツクアドレス１０５と第２トラツクアドレス１
０８とが夫々指定１へラックアドレス１１２と一致し、
第１ ｔフタアドレス１０６と第２セクタアドレス１０
９とが夫々指定セクタアドレス１１３と一致し、さらに
カウンタ値１２３と指定セクタアドレス１１３とが一致
したとき、演算結果信号１２６に論理「１」を出力する
。
アンドゲート２７はオアゲート１９．２１からの演算結
果信号１１９，１２０と比較回路２４からのセクタ一致
信号１２４との論理積演算を行い、その演算結果をメモ
リ２８とアンドゲート３１とに出力する。すなわち、第
１トラツクアドレス１０５と第２トラツクアドレス１０
８とのうち一方が指定トラックアドレス１１２と一致し
、第１セクタアドレス１０６と第２セクタアドレス１０
９とのうち一方が指定セクタアドレス１１３と一致し、
さらにｈウンタ値１２３と指定セクタアドレス１１３と
が一致したとき、演算結果信号１２７に論理「１」を出
力する。
果信号１１９，１２０と比較回路２４からのセクタ一致
信号１２４との論理積演算を行い、その演算結果をメモ
リ２８とアンドゲート３１とに出力する。すなわち、第
１トラツクアドレス１０５と第２トラツクアドレス１０
８とのうち一方が指定トラックアドレス１１２と一致し
、第１セクタアドレス１０６と第２セクタアドレス１０
９とのうち一方が指定セクタアドレス１１３と一致し、
さらにｈウンタ値１２３と指定セクタアドレス１１３と
が一致したとき、演算結果信号１２７に論理「１」を出
力する。
マイクロプロセッサ２８はセクタ一致信号１２４と演尊
結果信＠ １２６．１２７とを入力し、これらの信号に
より各セクタ位置決めの状態をセンスする。
結果信＠ １２６．１２７とを入力し、これらの信号に
より各セクタ位置決めの状態をセンスする。
その結果、セクタ一致信＠１２４のみが論理「１」のと
き、メモリ２５に格納されたトラックアドレスを読出し
て、それらのトラックアドレスと指定トラックアドレス
１１２とを比較し、一致したちのがあればアンドゲート
３２へのイネーブル信号１２８に論理「１」を出力する
。
き、メモリ２５に格納されたトラックアドレスを読出し
て、それらのトラックアドレスと指定トラックアドレス
１１２とを比較し、一致したちのがあればアンドゲート
３２へのイネーブル信号１２８に論理「１」を出力する
。
マイクロプロセッサ２９はアドレスの一致条件を設定し
、位置決め指定信号１２９−１．１２９−２．１２９−
３をアンドゲート３０．３１．３２へ出力する。また、
マイクロプロセッサ１１，２８．２９は夫々図示せぬシ
ステムバスにより接続されている。
、位置決め指定信号１２９−１．１２９−２．１２９−
３をアンドゲート３０．３１．３２へ出力する。また、
マイクロプロセッサ１１，２８．２９は夫々図示せぬシ
ステムバスにより接続されている。
アンドゲート３０はアンドゲート２６からの演算結果信
号１２６と位置決め指定信号１２９−１との論理積演算
を行い、その演算結果をオアゲート３３に出力する。す
なわち、アンドゲート２６からの演算結果信号１２６と
マイクロプロセッサ２９からの位置決め指定信号１２９
−１とがともに論理「１」のとき、オアゲート３３への
演算結果信＠１３０に論理「１」が出力される。これは
、第１トラツクアドレス１０５と第２トラツクアドレス
１０８とがともに指定トラックアドレス１１２と一致し
、かつ、第１セクタアドレス１０６と第２セクタアドレ
ス１０９とがともに指定セクタアドレス１１３と一致し
、ざらにカウンタ値１２３と指定セクタアドレス１１３
とが一致していることを示している。
号１２６と位置決め指定信号１２９−１との論理積演算
を行い、その演算結果をオアゲート３３に出力する。す
なわち、アンドゲート２６からの演算結果信号１２６と
マイクロプロセッサ２９からの位置決め指定信号１２９
−１とがともに論理「１」のとき、オアゲート３３への
演算結果信＠１３０に論理「１」が出力される。これは
、第１トラツクアドレス１０５と第２トラツクアドレス
１０８とがともに指定トラックアドレス１１２と一致し
、かつ、第１セクタアドレス１０６と第２セクタアドレ
ス１０９とがともに指定セクタアドレス１１３と一致し
、ざらにカウンタ値１２３と指定セクタアドレス１１３
とが一致していることを示している。
アンドゲート３１はアンドゲート２７からの演算結果信
号１２７と位置決め指定信号１２９−２との論理積演ｎ
を行い、その演算結果をオアゲート３３に出力する。す
なわち、アンドゲート２７からの演算結果信号１２７と
マイクロプロセッサ２９からの位置決め指定信号１２９
−２とがともに論理「１」のとき、オアゲート３３への
演算結果信号１３１に論理「１」が出力される。これは
、第１トラツクアドレス１０５と第２トラツクアドレス
１０８とのうら一方が指定トラックアドレス１１２と一
致し、かつ、第１セクタアドレス１０６と第２セクタア
ドレス１０９とのうち一方が指定セクタアドレス１１３
と一致し、さらにカウンタ値１２３と指定セクタアドレ
ス１１３とが一致していることを示している。
号１２７と位置決め指定信号１２９−２との論理積演ｎ
を行い、その演算結果をオアゲート３３に出力する。す
なわち、アンドゲート２７からの演算結果信号１２７と
マイクロプロセッサ２９からの位置決め指定信号１２９
−２とがともに論理「１」のとき、オアゲート３３への
演算結果信号１３１に論理「１」が出力される。これは
、第１トラツクアドレス１０５と第２トラツクアドレス
１０８とのうら一方が指定トラックアドレス１１２と一
致し、かつ、第１セクタアドレス１０６と第２セクタア
ドレス１０９とのうち一方が指定セクタアドレス１１３
と一致し、さらにカウンタ値１２３と指定セクタアドレ
ス１１３とが一致していることを示している。
アンドゲート３２は比較回路２４からのセクタ一致信号
１２４と、マイクロプロセッサ２８からのイネーブル信
号１２８と、マイクロプロセッサ２９からの位置決め指
定信号１２９−３との論理積演算を行い、その演算結果
をオアゲート３３に出力する。
１２４と、マイクロプロセッサ２８からのイネーブル信
号１２８と、マイクロプロセッサ２９からの位置決め指
定信号１２９−３との論理積演算を行い、その演算結果
をオアゲート３３に出力する。
すなわち、比較回路２４からのセクタ一致信号１２４と
、マイクロプロセッサ２８からのイネーブル信号１２８
と、マイクロプロセッサ２９からの位置決め指定信号１
２９−３とがともに論理「１」のとき、オアゲート３３
への演算結果信号１３２に論理「１」が出力される。こ
れは、セクタアドレスカウンタ２３のカウンタ値１２３
が指定セクタアドレス１１３と一致し、メモリ２５に格
納されたトラックアドレスのうち指定トラックアドレス
１１２と一致するものがあった場合を示している。
、マイクロプロセッサ２８からのイネーブル信号１２８
と、マイクロプロセッサ２９からの位置決め指定信号１
２９−３とがともに論理「１」のとき、オアゲート３３
への演算結果信号１３２に論理「１」が出力される。こ
れは、セクタアドレスカウンタ２３のカウンタ値１２３
が指定セクタアドレス１１３と一致し、メモリ２５に格
納されたトラックアドレスのうち指定トラックアドレス
１１２と一致するものがあった場合を示している。
オアゲート３３はアンドゲート３０，３１．３２からの
演ｎ結果信号１３０，１３１，１３２の論理和演算を行
い、その演算結果を位置決め完了信号１３３として送出
する。すなわち、マイクロプロセッサ２つで設定された
アドレスの一致条件のうら１つでも満たすことができれ
ば、位置決め完了信号１３３に論理「１」が出力される
。
演ｎ結果信号１３０，１３１，１３２の論理和演算を行
い、その演算結果を位置決め完了信号１３３として送出
する。すなわち、マイクロプロセッサ２つで設定された
アドレスの一致条件のうら１つでも満たすことができれ
ば、位置決め完了信号１３３に論理「１」が出力される
。
セクタパルス検出回路３４は光デイスク板に書込まれた
各セクタのセクタマークを検出し、その検出毎にセクタ
パルス１３４をセクタアドレスカウンタ２３とメモリ２
５とに送出する。
各セクタのセクタマークを検出し、その検出毎にセクタ
パルス１３４をセクタアドレスカウンタ２３とメモリ２
５とに送出する。
第２図は本発明の一実施例で取扱う光デイスク板上にプ
リフォーマットされたセクタのアドレス部を示す図であ
る。図において、アドレス部はセクタマーク４１と、第
１ＶＦＯ同期バイト４２と、第１データ開始マーク４３
と、第１トラックアドレス部４４と、第２セクタアドレ
ス部４５と、第１ＣＲＣ検査コード部４６と、第２ＶＦ
Ｏ同期バイト４７と、第２データ開始マーク４８と、第
２トラックアドレス部４９と、第２セクタアドレス部５
０と、第２ＣＲＣ検査コード部５１とから構成されてい
る。
リフォーマットされたセクタのアドレス部を示す図であ
る。図において、アドレス部はセクタマーク４１と、第
１ＶＦＯ同期バイト４２と、第１データ開始マーク４３
と、第１トラックアドレス部４４と、第２セクタアドレ
ス部４５と、第１ＣＲＣ検査コード部４６と、第２ＶＦ
Ｏ同期バイト４７と、第２データ開始マーク４８と、第
２トラックアドレス部４９と、第２セクタアドレス部５
０と、第２ＣＲＣ検査コード部５１とから構成されてい
る。
第１トラツ゛クアドレス部４４は第１トラツクアドレス
１０５とタイミングＴ１とを有し、第１セクタアドレス
部４５は第１セクタアドレス１０６とタイミングＳ１と
を有し、第１ＣＲＣ検査コード部４６は第１ＣＲＣ検査
コードとタイミングＣ１とを有する。また、第２トラッ
クアドレス部４９は第２トラツクアドレス１０８とタイ
ミングＴ２とを有し、第２セクタアドレス部５０は第２
セクタアドレス１０９とタイミングＳ２とを有し、第２
０ＲＣ検査コード部５１は第２０ＲＣ検査コードとタイ
ミングＣ２とを有する。ざらに、これらアドレス部に有
する第１および第２トラツクアドレスと、第１および第
２セクタアドレスとは夫々同一のものである。
１０５とタイミングＴ１とを有し、第１セクタアドレス
部４５は第１セクタアドレス１０６とタイミングＳ１と
を有し、第１ＣＲＣ検査コード部４６は第１ＣＲＣ検査
コードとタイミングＣ１とを有する。また、第２トラッ
クアドレス部４９は第２トラツクアドレス１０８とタイ
ミングＴ２とを有し、第２セクタアドレス部５０は第２
セクタアドレス１０９とタイミングＳ２とを有し、第２
０ＲＣ検査コード部５１は第２０ＲＣ検査コードとタイ
ミングＣ２とを有する。ざらに、これらアドレス部に有
する第１および第２トラツクアドレスと、第１および第
２セクタアドレスとは夫々同一のものである。
第３図は本発明の一実施例の動作を示すフローチャート
である。これら第１図から第３図を用いて本発明の一実
施例の動作について説明する。
である。これら第１図から第３図を用いて本発明の一実
施例の動作について説明する。
光デイスク板に書込みデータを書込む場合、まず、マイ
クロブｏ ｔｙツナ１１はトラック指定レジスタ１２と
セクタ指定レジスタ１３とに指定するトラックアドレス
とセクタアドレスとをセットする（第３図ステップ６１
）。このとき、光デイスク板上にプリフォーマットされ
たセクタのアドレ 。
クロブｏ ｔｙツナ１１はトラック指定レジスタ１２と
セクタ指定レジスタ１３とに指定するトラックアドレス
とセクタアドレスとをセットする（第３図ステップ６１
）。このとき、光デイスク板上にプリフォーマットされ
たセクタのアドレ 。
ス部を読出して、第１トラックアドレスラッチ回路５と
、第１セクタアドレスラッチ回路６と、第１アドレスチ
ェック回路７と、第２トラックアドレスラッチ回路８と
、第２セクタアドレスラッチ回路９と、第２アドレスチ
ェック回路１０とに夫々データをセットする。
、第１セクタアドレスラッチ回路６と、第１アドレスチ
ェック回路７と、第２トラックアドレスラッチ回路８と
、第２セクタアドレスラッチ回路９と、第２アドレスチ
ェック回路１０とに夫々データをセットする。
第１セクタアドレスラッチ回路６の値と第２セクタアド
レスラッチ回路９の値とのうらＣＲＣチェックのエラー
がないほうの値をセクタアドレスカウンタ２３に初期値
としてセットする（第３図ステップ６２）。
レスラッチ回路９の値とのうらＣＲＣチェックのエラー
がないほうの値をセクタアドレスカウンタ２３に初期値
としてセットする（第３図ステップ６２）。
マイクロプロセッサ２９はアドレスの一致条件を設定し
、位置決め指定信号１２９−１を論理「１」にし、アン
ドゲート３０でアンドゲート２６の出力によるアドレス
の一致条件をみる（第３図ステップ６３）。すなわち、
位置決め指定信＠ １２９−１を論理「１」にすること
により、第１トラツクアドレス１０５と第２トラツクア
ドレス１０８とがともに指定トラックアドレス１１２と
一致し、かつ、第１セクタアドレス１０６と第２セク“
タアドレス１０９とがともに指定セクタアドレス１１３
と一致し、さらにカウンタ値１２３と指定セクタアドレ
ス１１３とが一致しているかどうかというアドレスの一
致条件をみるのである。
、位置決め指定信号１２９−１を論理「１」にし、アン
ドゲート３０でアンドゲート２６の出力によるアドレス
の一致条件をみる（第３図ステップ６３）。すなわち、
位置決め指定信＠ １２９−１を論理「１」にすること
により、第１トラツクアドレス１０５と第２トラツクア
ドレス１０８とがともに指定トラックアドレス１１２と
一致し、かつ、第１セクタアドレス１０６と第２セク“
タアドレス１０９とがともに指定セクタアドレス１１３
と一致し、さらにカウンタ値１２３と指定セクタアドレ
ス１１３とが一致しているかどうかというアドレスの一
致条件をみるのである。
これにより、光デイスク板上の位置決めがスタートしく
第３図ステップ６４）、アンドゲート３０はアンドゲー
ト２６からの演算結果信号１２６が論理「１」であれば
、オアゲート３３に論理「１」を出力しく第３図ステッ
プ６５）、オアゲート３３から位置決め完了信号１３３
が出力され、その指定トラックアドレス１１２と指定セ
クタアドレス１１３とにより指定されるセクタに書込み
データが書込まれて（第３図ステップ６６）、終了とな
る（第３図ステップ６７）。
第３図ステップ６４）、アンドゲート３０はアンドゲー
ト２６からの演算結果信号１２６が論理「１」であれば
、オアゲート３３に論理「１」を出力しく第３図ステッ
プ６５）、オアゲート３３から位置決め完了信号１３３
が出力され、その指定トラックアドレス１１２と指定セ
クタアドレス１１３とにより指定されるセクタに書込み
データが書込まれて（第３図ステップ６６）、終了とな
る（第３図ステップ６７）。
アンドゲート３０はアンドゲート２６からの演算結果信
号１２６が論理ｒＯＪであれば、オアゲート３３に論理
「０」を出力するとともに、この論］！Ｉ！ ｒＯＪを
マイクロプロセッサ２８に出力する（第３図ステップ６
５）。マイクロプロセッサ２８はシステムパスによりマ
イクロプロセッサ２９にこのアンドゲート３０からの論
理「０」を通知し、マイクロプロセッサ２９は次のアド
レスの一致条件を設定する。
号１２６が論理ｒＯＪであれば、オアゲート３３に論理
「０」を出力するとともに、この論］！Ｉ！ ｒＯＪを
マイクロプロセッサ２８に出力する（第３図ステップ６
５）。マイクロプロセッサ２８はシステムパスによりマ
イクロプロセッサ２９にこのアンドゲート３０からの論
理「０」を通知し、マイクロプロセッサ２９は次のアド
レスの一致条件を設定する。
マイクロプロセッサ２９は位置決め指定信号１２９−２
を論理「１」にし、アンドゲート３１でアンドゲート２
７の出力によるアドレスの一致条件をみる（第３図ステ
ップ６８）。すなわち、位置決め指定信号１２９−２を
論理「１」にすることにより、第１トラツクアドレス１
０５と第２トラツクアドレス１０Ｂとのうち一方が指定
トラックアドレス１１２と一致し、かつ、第１セクタア
ドレス１０６と第２セクタアドレス１０９とのうち一方
が指定セクタアドレス１１３と一致し、さらにカウンタ
ｆｔ１１２３と指定セクタアドレス１１３とが一致して
いるかどうかというアドレスの一致条件をみるのである
。
を論理「１」にし、アンドゲート３１でアンドゲート２
７の出力によるアドレスの一致条件をみる（第３図ステ
ップ６８）。すなわち、位置決め指定信号１２９−２を
論理「１」にすることにより、第１トラツクアドレス１
０５と第２トラツクアドレス１０Ｂとのうち一方が指定
トラックアドレス１１２と一致し、かつ、第１セクタア
ドレス１０６と第２セクタアドレス１０９とのうち一方
が指定セクタアドレス１１３と一致し、さらにカウンタ
ｆｔ１１２３と指定セクタアドレス１１３とが一致して
いるかどうかというアドレスの一致条件をみるのである
。
これにより、光デイスク板上の位置決めがスタートしく
第３図ステップ６９）、アンドゲート３１はアンドゲー
ト２７からの演算結果信号１２１が論理「１」であれば
、オアゲート３３に論理「１」を出力しく第３図ステッ
プ７０）、オアゲート３３から位置決め完了信号１３３
が出力され、その指定トラックアドレス１１２と指定セ
クタアドレス１１３とにより指定されるセクタに書込み
データが書込まれて（第３図ステップ７１）、終了とな
る（第３図ステップ７２）。
第３図ステップ６９）、アンドゲート３１はアンドゲー
ト２７からの演算結果信号１２１が論理「１」であれば
、オアゲート３３に論理「１」を出力しく第３図ステッ
プ７０）、オアゲート３３から位置決め完了信号１３３
が出力され、その指定トラックアドレス１１２と指定セ
クタアドレス１１３とにより指定されるセクタに書込み
データが書込まれて（第３図ステップ７１）、終了とな
る（第３図ステップ７２）。
アンドゲート３１はアンドゲート２７がらの演算結果信
号１２７が論理ｒＯＪであれば、オアゲート３３に論理
「０」を出力するとともに、この論理ｒＯＪをマイクロ
プロセッサ２８に出力する（第３図ステップ７０）。マ
イクロプロセッサ２８はシステムバスによりマイクロプ
ロセッサ２つにこのアンドゲート３１からの論理ｒＯＪ
を通知し、マイクロプロセッサ２９は次のアドレスの一
致条件を設定する。
号１２７が論理ｒＯＪであれば、オアゲート３３に論理
「０」を出力するとともに、この論理ｒＯＪをマイクロ
プロセッサ２８に出力する（第３図ステップ７０）。マ
イクロプロセッサ２８はシステムバスによりマイクロプ
ロセッサ２つにこのアンドゲート３１からの論理ｒＯＪ
を通知し、マイクロプロセッサ２９は次のアドレスの一
致条件を設定する。
マイクロプロセッサ２９は位置決め指定信号１２９−３
を論理「１」にし、アンドゲート３２で比較回路２４か
らのセクタ一致信号１２４と、マイクロプロセッサ２８
からのイネーブル信号１２８との出力によるアドレスの
一致条件をみる（第３図ステップ７３）。
を論理「１」にし、アンドゲート３２で比較回路２４か
らのセクタ一致信号１２４と、マイクロプロセッサ２８
からのイネーブル信号１２８との出力によるアドレスの
一致条件をみる（第３図ステップ７３）。
これにより、光デイスク板上の位置決めがスタートしく
第３図ステップ７４）、まず、比較回路２４からのセク
タ一致信号１２４が論理「０」であれば（第３図ステッ
プ７５）、セクタアドレスカウンタ２３からのカウンタ
値１２３と指定セクタアドレス１１３とが不一致を示し
、セクタアドレスカウンタ２３と比較回路２４とに回路
故障があると判断して、ハードウェアエラーとなり（第
３図ステップ７６）、異常終了となる（第３図ステップ
７７）。
第３図ステップ７４）、まず、比較回路２４からのセク
タ一致信号１２４が論理「０」であれば（第３図ステッ
プ７５）、セクタアドレスカウンタ２３からのカウンタ
値１２３と指定セクタアドレス１１３とが不一致を示し
、セクタアドレスカウンタ２３と比較回路２４とに回路
故障があると判断して、ハードウェアエラーとなり（第
３図ステップ７６）、異常終了となる（第３図ステップ
７７）。
比較回路２４からのセクタ一致信号１２４が論理「１」
であれば（第３図ステップ７５）、メモリ２５に格納さ
れているトラックアドレスを読出しく第３図ステップ７
８）、このトラックアドレスと指定トラックアドレス１
１２とをマイクロプロセッサ２８により比較しく第３図
ステップ７９）、光デイスク板から読出したセクタの１
つ前のセクタのアドレス部に書込まれたトラックアドレ
スが指定トラックアドレス１１２と一致しているかをみ
る（第３図ステップ８０）。
であれば（第３図ステップ７５）、メモリ２５に格納さ
れているトラックアドレスを読出しく第３図ステップ７
８）、このトラックアドレスと指定トラックアドレス１
１２とをマイクロプロセッサ２８により比較しく第３図
ステップ７９）、光デイスク板から読出したセクタの１
つ前のセクタのアドレス部に書込まれたトラックアドレ
スが指定トラックアドレス１１２と一致しているかをみ
る（第３図ステップ８０）。
これらが一致しているならば（第３図ステップ８１）、
アンドゲート３２はオアゲート３３に論理「１」を出力
し、オアゲート３３から位置決め完了信号１３３が出力
され、その指定トラックアドレス１１２と指定セクタア
ドレス１１３とにより指定されるセクタに書込みデータ
が書込まれて（第３図ステップ８２）、終了となる（第
３図ステップ８３）。
アンドゲート３２はオアゲート３３に論理「１」を出力
し、オアゲート３３から位置決め完了信号１３３が出力
され、その指定トラックアドレス１１２と指定セクタア
ドレス１１３とにより指定されるセクタに書込みデータ
が書込まれて（第３図ステップ８２）、終了となる（第
３図ステップ８３）。
これらが一致していないならば（第３図ステップ８１）
、光デイスク板から読出したセクタの１つ前のセクタ以
外のセクタのアドレス部に１込まれたトラックアドレス
の中に指定トラックアドレス１１２と一致しているもの
があるかどうかをみる（第３図ステップ８４）。
、光デイスク板から読出したセクタの１つ前のセクタ以
外のセクタのアドレス部に１込まれたトラックアドレス
の中に指定トラックアドレス１１２と一致しているもの
があるかどうかをみる（第３図ステップ８４）。
これらの中に一致しているものがあれば（第３図ステッ
プ８５）、アントゲ−１−３２はオアゲート３３に論理
「１」を出力し、オアゲート３３から位置決め完了信号
１３３が出力され、その指定トラックアドレス１１２と
指定セクタアドレス１１３とにより指定されるセクタに
書込みデータが書込まれて（第３図ステップ８２）、終
了となる（第３図ステップ８３）。
プ８５）、アントゲ−１−３２はオアゲート３３に論理
「１」を出力し、オアゲート３３から位置決め完了信号
１３３が出力され、その指定トラックアドレス１１２と
指定セクタアドレス１１３とにより指定されるセクタに
書込みデータが書込まれて（第３図ステップ８２）、終
了となる（第３図ステップ８３）。
これらの中に一致しているものがなければ（第３図ステ
ップ８５）、異常終了となる（第３図ステップ８６）。
ップ８５）、異常終了となる（第３図ステップ８６）。
すなわち、位置決め指定信＠１２９−３を論理「１」
にすることにより、セクタアドレスカウンタ２３のカウ
ンタ、値１２３が指定セクタアドレス１１３と一致し、
メモリ２５に格納されたトラックアドレスのうら指定ト
ラックアドレス１１２と一致するものがあったかどうか
というアドレスの一致条件をみるのであり、一致するも
のがあれば指定トラックアドレス１１２と指定セクタア
ドレス１１３とにより指定されるセクタに書込みを行い
、一致するものがなければ異常終了となる。
にすることにより、セクタアドレスカウンタ２３のカウ
ンタ、値１２３が指定セクタアドレス１１３と一致し、
メモリ２５に格納されたトラックアドレスのうら指定ト
ラックアドレス１１２と一致するものがあったかどうか
というアドレスの一致条件をみるのであり、一致するも
のがあれば指定トラックアドレス１１２と指定セクタア
ドレス１１３とにより指定されるセクタに書込みを行い
、一致するものがなければ異常終了となる。
上述の動作により、いずれかの方法で位置決めを行うこ
とができ、誤って位置決めされることはない。また、光
デイスク板から読出されたセクタには未書込みの状態を
残すことなく、書込み処理を行うことができる。
とができ、誤って位置決めされることはない。また、光
デイスク板から読出されたセクタには未書込みの状態を
残すことなく、書込み処理を行うことができる。
このように、書込みを開始する指定トラックアドレス１
１２と光デイスク板から読出されたトラックアドレス１
０５．１０８との比較結果が、指定トラックアドレス１
１２とこれらのトラックアドレス１０５゜１０８のうち
の１つとの一致を示し、かつ書込みを開始する指定セク
タアドレス１１３とこれらのセクタアドレス１０６．１
０９との比較結果が、指定セクタアドレス１１３とこれ
らのセクタアドレス１０６．１０９のうちの１つとの一
致を示したときと、指定トラックアドレス１１２と光デ
イスク板上の１つのトラックに設けられたセクタ夫々の
アドレス部に書込まれたトラックアドレスとの比較結果
のうち１つでも一致を示したときとに、指定トラックア
ドレス１１２と指定セクタアドレス１１３とによって指
定されるセクタに出込みデータの書込みを行うようにす
ることによって、未書込みのセクタを残すことなく出込
み処理を行うことができる。また、データの占込み後に
セクタのアドレス部に１ズが生じても、そのセクタの属
するトラックの他のセクタのアドレス部に書込まれたト
ラックアドレスが指定トラックアドレス１１２と一致す
れば、読出し処理を行うことができる。
１２と光デイスク板から読出されたトラックアドレス１
０５．１０８との比較結果が、指定トラックアドレス１
１２とこれらのトラックアドレス１０５゜１０８のうち
の１つとの一致を示し、かつ書込みを開始する指定セク
タアドレス１１３とこれらのセクタアドレス１０６．１
０９との比較結果が、指定セクタアドレス１１３とこれ
らのセクタアドレス１０６．１０９のうちの１つとの一
致を示したときと、指定トラックアドレス１１２と光デ
イスク板上の１つのトラックに設けられたセクタ夫々の
アドレス部に書込まれたトラックアドレスとの比較結果
のうち１つでも一致を示したときとに、指定トラックア
ドレス１１２と指定セクタアドレス１１３とによって指
定されるセクタに出込みデータの書込みを行うようにす
ることによって、未書込みのセクタを残すことなく出込
み処理を行うことができる。また、データの占込み後に
セクタのアドレス部に１ズが生じても、そのセクタの属
するトラックの他のセクタのアドレス部に書込まれたト
ラックアドレスが指定トラックアドレス１１２と一致す
れば、読出し処理を行うことができる。
発明の詳細
な説明したように本発明によれば、書込みを開始する指
定トラックアドレスとディスクから読出されたトラック
アドレスとの比較結果が、指定トラックアドレスとこれ
らのトラックアドレスのうちの１つどの一致を示し、か
つ」込みを開始する指定セクタアドレスとディスクから
読出されたセクタアドレスとの比較結果が、指定セクタ
アドレスとこれらのセクタアドレスのうちの１つとの一
致を示したときと、ディスク上の１つのｌ・ラックに設
りられたセクタ夫々のアドレス部に書込まれたトラック
アドレスと指定トラックアドレスとの比較結果のうち１
つが一致を示したときとに、指定トラックアドレスと指
定セクタアドレスとにより指定されるセクタに書込みデ
ータの次込みを行うようにすることによって、未書込み
のセクタを残すことなく書込み処理を行うことができ、
書込み後にセクタのアドレス部にキズが生じても読出し
処理を行うことができるという効果がある。
定トラックアドレスとディスクから読出されたトラック
アドレスとの比較結果が、指定トラックアドレスとこれ
らのトラックアドレスのうちの１つどの一致を示し、か
つ」込みを開始する指定セクタアドレスとディスクから
読出されたセクタアドレスとの比較結果が、指定セクタ
アドレスとこれらのセクタアドレスのうちの１つとの一
致を示したときと、ディスク上の１つのｌ・ラックに設
りられたセクタ夫々のアドレス部に書込まれたトラック
アドレスと指定トラックアドレスとの比較結果のうち１
つが一致を示したときとに、指定トラックアドレスと指
定セクタアドレスとにより指定されるセクタに書込みデ
ータの次込みを行うようにすることによって、未書込み
のセクタを残すことなく書込み処理を行うことができ、
書込み後にセクタのアドレス部にキズが生じても読出し
処理を行うことができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例で取扱う光デイスク板上にプリフォー
マットされたセクタのアドレス部を示す図、第３図は本
発明の一実施例のフローチャートである。 主要部分の符号の説明 １１．２８．２９・・・・・・マイクロプロセッサ１２
・・・・・・トラック指定レジスタ１３・・・・・・セ
クタ指定レジスタ １４〜１７．２４・・・・・・比較回路１８．２０．２
６゜ ２７．３０〜３２・・・・・・アンドゲート１９．２１
．２２゜ ３３・・・・・・オアゲート ２３・・・・・・セクタアドレス カウンタ ２５・・・・・・メモリ
本発明の一実施例で取扱う光デイスク板上にプリフォー
マットされたセクタのアドレス部を示す図、第３図は本
発明の一実施例のフローチャートである。 主要部分の符号の説明 １１．２８．２９・・・・・・マイクロプロセッサ１２
・・・・・・トラック指定レジスタ１３・・・・・・セ
クタ指定レジスタ １４〜１７．２４・・・・・・比較回路１８．２０．２
６゜ ２７．３０〜３２・・・・・・アンドゲート１９．２１
．２２゜ ３３・・・・・・オアゲート ２３・・・・・・セクタアドレス カウンタ ２５・・・・・・メモリ
Claims (1)
- ディスク上にプリフォーマットされ、かつ複数の同一ト
ラックアドレスと複数の同一セクタアドレスとが書込ま
れたアドレス部を有するセクタへのデータの書込み読出
しを行うディスク装置であつて、前記書込みを開始する
指定トラックアドレスと前記トラックアドレスとを比較
するトラックアドレス比較手段と、前記書込みを開始す
る指定セクタアドレスと前記セクタアドレスとを比較す
るセクタアドレス比較手段と、格納手段に格納され、か
つ前記ディスク上の１つのトラックに設けられた前記セ
クタ夫々の前記アドレス部に書込まれた前記トラックア
ドレスと前記指定トラックアドレスとを比較するセクタ
毎トラックアドレス比較手段とを設け、前記トラックア
ドレス比較手段の比較結果が前記アドレス部の前記複数
のトラックアドレスのうちの１つと前記指定トラックア
ドレスとの一致を示し、かつ前記セクタアドレス比較手
段の比較結果が前記アドレス部の前記複数のセクタアド
レスのうちの１つと前記指定セクタアドレスとの一致を
示したときと、前記セクタ毎トラックアドレス比較手段
の比較結果が一致を示したときとに、前記指定トラック
アドレスと前記指定セクタアドレスとが書込まれた前記
アドレス部を有する前記セクタに前記データの書込みを
行うようにしたことを特徴とするディスク装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62056306A JPS63222380A (ja) | 1987-03-11 | 1987-03-11 | デイスク装置 |
| US07/166,939 US4839878A (en) | 1987-03-11 | 1988-03-11 | Apparatus for controlling the writing of data in disk sectors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62056306A JPS63222380A (ja) | 1987-03-11 | 1987-03-11 | デイスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63222380A true JPS63222380A (ja) | 1988-09-16 |
Family
ID=13023455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62056306A Pending JPS63222380A (ja) | 1987-03-11 | 1987-03-11 | デイスク装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4839878A (ja) |
| JP (1) | JPS63222380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0379445A2 (en) * | 1989-01-20 | 1990-07-25 | Sony Corporation | Disk recording and/or reproducing apparatus |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303225A (en) * | 1989-10-30 | 1994-04-12 | Matsushita Electrical Industrial Co., Ltd. | Multi-layered optical disk with track and layer identification |
| JP2563138B2 (ja) * | 1989-12-19 | 1996-12-11 | 株式会社日立製作所 | 情報記録単位の先頭検出方法，記録再生装置およびディスク記録媒体 |
| US5379397A (en) * | 1990-11-13 | 1995-01-03 | Nec Corporation | Disk storage control device including a sector number register and range detection circuitry for reading and writing to a range of detectors |
| US5132522A (en) * | 1991-01-30 | 1992-07-21 | Olympus Optical Co., Ltd. | Information-reading method |
| JP2625609B2 (ja) * | 1991-07-10 | 1997-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ディスク記憶装置 |
| US5523903A (en) * | 1993-12-23 | 1996-06-04 | International Business Machines Corporation | Sector architecture for fixed block disk drive |
| MY112118A (en) * | 1993-12-23 | 2001-04-30 | Hitachi Global Storage Tech Netherlands B V | System and method for skip-sector mapping in a data recording disk drive. |
| JPH08111075A (ja) * | 1994-10-11 | 1996-04-30 | Sony Corp | 補間アドレス生成装置及び補間アドレス生成方法 |
| JPH11242859A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electric Ind Co Ltd | アドレス補間方法およびアドレス補間装置 |
| JP4183868B2 (ja) * | 1999-12-07 | 2008-11-19 | 富士通株式会社 | 光記憶装置 |
| US7877652B1 (en) * | 2003-03-31 | 2011-01-25 | Qualcomm Incorporated | Detection circuit and method for AC coupled circuitry |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546462A (en) * | 1981-12-04 | 1985-10-08 | Matsushita Electric Industrial Co., Ltd. | Optical data recording and reproducing apparatus |
| US4768181A (en) * | 1983-11-25 | 1988-08-30 | Matsushita Electric Industrial Co., Ltd. | Apparatus for determining defective or non-used sectors of an optical dish |
-
1987
- 1987-03-11 JP JP62056306A patent/JPS63222380A/ja active Pending
-
1988
- 1988-03-11 US US07/166,939 patent/US4839878A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0379445A2 (en) * | 1989-01-20 | 1990-07-25 | Sony Corporation | Disk recording and/or reproducing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US4839878A (en) | 1989-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5163136A (en) | System for assembling playback data frames using indexed frame buffer group according to logical frame numbers in valid subcode or frame header | |
| JPS63222380A (ja) | デイスク装置 | |
| JPS5822831B2 (ja) | 信号パタ−ン検出回路 | |
| US4566103A (en) | Method for recovering from error in a microprogram-controlled unit | |
| US6823030B2 (en) | Data synchronizing signal detecting device | |
| US5471351A (en) | Method and apparatus of verifying accurate writing through comparisons of written and read data | |
| JPS61113166A (ja) | デイジタル情報再生装置における時間軸補正装置 | |
| US5432647A (en) | Copy protection disk format controller | |
| US4918651A (en) | Method and disk controller architecture for zero latency data read | |
| US4797754A (en) | Method for writing servo pattern in magnetic disk unit | |
| US5091909A (en) | Method for writing/reading of data in magnetic disk subsystem | |
| JPS59146446A (ja) | 光デイスク処理装置 | |
| JP2589673B2 (ja) | アドレスデータ検出装置 | |
| JPS60246065A (ja) | 同期信号検出回路 | |
| JPS61206988A (ja) | 磁気ディスク装置 | |
| JPH01194046A (ja) | メモリアクセス方式 | |
| JPS605474A (ja) | Ｐｃｍ記録再生装置のデコ−ダのｒａｍ入力回路 | |
| JP2001006298A (ja) | ディジタル信号処理回路及びディスク再生装置 | |
| US6583941B1 (en) | Method and apparatus for thermal asperity recovery for word sync detection in data channels | |
| JPH06111493A (ja) | 磁気ディスク記録再生方法 | |
| JPH03156775A (ja) | 情報記録方法及び情報記録装置 | |
| JPH06223538A (ja) | トラックアドレス検出回路 | |
| JPH02252183A (ja) | サブコード再生装置 | |
| JPH056631A (ja) | 符号誤り訂正装置 | |
| JP2001273727A (ja) | 同期信号検出回路 |