JPH0742149Y2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH0742149Y2 JPH0742149Y2 JP13265289U JP13265289U JPH0742149Y2 JP H0742149 Y2 JPH0742149 Y2 JP H0742149Y2 JP 13265289 U JP13265289 U JP 13265289U JP 13265289 U JP13265289 U JP 13265289U JP H0742149 Y2 JPH0742149 Y2 JP H0742149Y2
- Authority
- JP
- Japan
- Prior art keywords
- correction data
- delay
- temperature
- circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は各チャネルにおける遅延時間を調整し、各出
力点及び受信点におけるタイミングを基準タイミングに
合せるタイミング調整機能を有するIC試験装置に関す
る。
力点及び受信点におけるタイミングを基準タイミングに
合せるタイミング調整機能を有するIC試験装置に関す
る。
「従来の技術」 第２図に従来のIC試験装置を示す。クロック、パタン発
生制御部11からクロック、テストパタンを発生し、チャ
ネルCH1,CH2…ごとに発生したテストパタンをテストパ
タン通路121,122…へ供給し、テストパタン通路121,122
…の端にそれぞれ設けられたドライバ131,132…を通じ
て入出力端子141,142…より、図に示してない被試験素
子（IC）の対応するピンへテストパタンが供給される。
またその被試験素子のピンからの出力がそれぞれ入出力
端子141,142…を通じてそれぞれコンパレータ151,152…
に入力され、それらは論理レベルの判定が行われて、ク
ロック、パタン発生制御部11に取込まれ、その各取込み
タイミング信号（ストローブ）がクロック、パタン発生
制御部11より取込みタイミング信号通路161,162…を通
じてそれぞれコンパレータ151,152…に与えられる。
生制御部11からクロック、テストパタンを発生し、チャ
ネルCH1,CH2…ごとに発生したテストパタンをテストパ
タン通路121,122…へ供給し、テストパタン通路121,122
…の端にそれぞれ設けられたドライバ131,132…を通じ
て入出力端子141,142…より、図に示してない被試験素
子（IC）の対応するピンへテストパタンが供給される。
またその被試験素子のピンからの出力がそれぞれ入出力
端子141,142…を通じてそれぞれコンパレータ151,152…
に入力され、それらは論理レベルの判定が行われて、ク
ロック、パタン発生制御部11に取込まれ、その各取込み
タイミング信号（ストローブ）がクロック、パタン発生
制御部11より取込みタイミング信号通路161,162…を通
じてそれぞれコンパレータ151,152…に与えられる。
このようにして被試験素子の各ピンに予め決められた相
対的タイミングでテストパタンを印加した時に、その各
ピンの出力がどのような状態であるかを、予め決められ
たタイミングで調べて試験を行う。
対的タイミングでテストパタンを印加した時に、その各
ピンの出力がどのような状態であるかを、予め決められ
たタイミングで調べて試験を行う。
所がテストパタン通路121,122…、取込みタイミング信
号通路161,162…の各遅延量は温度変化に伴い変化し、
その遅延量の変化は素子により異なる。このためテスト
パタン通路121,122…にそれぞれ遅延補償回路171,172…
が挿入され、取込みタイミング信号通路161,162…にそ
れぞれ遅延補償回路181,182…が挿入され、温度測定器1
9により試験装置の環境温度が測定され、その温度が所
定値以上変化すると、クロック、パタン発生制御部11か
ら各入出力端子141,142…に基準ドライバ211,212…を通
じて基準タイミング信号を印加し、各ドライバ131,132
…の出力を基準タイミング信号に一致させるように、遅
延補償回路171,172…の各遅延量を制御線221,222…を通
じて調整し、また基準タイミング信号に各コンパレータ
151,152…の取込みタイミング信号が一致するように遅
延補償回路181,182…の各遅延量を制御線231,232…を通
じて調整する。基準タイミング信号は温度が変化しても
入出力端子141,142…で同時に現われるから、テストパ
タン通路121,122…の各遅延量が等しくなるように調整
され、また取込みタイミング信号通路161,162…の各遅
延量が等しくなるように調整されることになる。
号通路161,162…の各遅延量は温度変化に伴い変化し、
その遅延量の変化は素子により異なる。このためテスト
パタン通路121,122…にそれぞれ遅延補償回路171,172…
が挿入され、取込みタイミング信号通路161,162…にそ
れぞれ遅延補償回路181,182…が挿入され、温度測定器1
9により試験装置の環境温度が測定され、その温度が所
定値以上変化すると、クロック、パタン発生制御部11か
ら各入出力端子141,142…に基準ドライバ211,212…を通
じて基準タイミング信号を印加し、各ドライバ131,132
…の出力を基準タイミング信号に一致させるように、遅
延補償回路171,172…の各遅延量を制御線221,222…を通
じて調整し、また基準タイミング信号に各コンパレータ
151,152…の取込みタイミング信号が一致するように遅
延補償回路181,182…の各遅延量を制御線231,232…を通
じて調整する。基準タイミング信号は温度が変化しても
入出力端子141,142…で同時に現われるから、テストパ
タン通路121,122…の各遅延量が等しくなるように調整
され、また取込みタイミング信号通路161,162…の各遅
延量が等しくなるように調整されることになる。
「考案が解決しようとする課題」 先に述べたように従来においては温度が所定値以上変化
するごとに、各チャネルのテストパタン通路と取込みタ
イミング信号通路とのすべてについて基準タイミング信
号を用いたタイミング調整をしていた。このためタイミ
ング調整に比較的長い時間がかかり、タイミング調整中
はIC試験を行うことができず、それだけ試験能率が低下
する。
するごとに、各チャネルのテストパタン通路と取込みタ
イミング信号通路とのすべてについて基準タイミング信
号を用いたタイミング調整をしていた。このためタイミ
ング調整に比較的長い時間がかかり、タイミング調整中
はIC試験を行うことができず、それだけ試験能率が低下
する。
「課題を解決するための手段」 この考案においては温度と対応させて各チャネルごとに
遅延量の補正データを記憶する補正データ回路が設けら
れ、温度が所定値以上変化すると、その時の温度と対応
する補正データが補正データ回路に記憶されている場合
はその補正データを対応するチャネルの遅延補償回路
に、その遅延量を補正するように設定し、その温度に対
する補正データが補正データ回路に記憶されていない場
合は、タイミング調整手段により、各チャネルごとに基
準タイミング信号に対しタイミング調整を行い、かつそ
の調整後の各遅延補償回路の遅延量と対応した補正デー
タを補正データ回路に記憶する。
遅延量の補正データを記憶する補正データ回路が設けら
れ、温度が所定値以上変化すると、その時の温度と対応
する補正データが補正データ回路に記憶されている場合
はその補正データを対応するチャネルの遅延補償回路
に、その遅延量を補正するように設定し、その温度に対
する補正データが補正データ回路に記憶されていない場
合は、タイミング調整手段により、各チャネルごとに基
準タイミング信号に対しタイミング調整を行い、かつそ
の調整後の各遅延補償回路の遅延量と対応した補正デー
タを補正データ回路に記憶する。
「実施例」 第１図にこの考案の実施例を示し、第２図と対応する部
分に同一符号を付けてある。この実施例では補正データ
回路24が設けられ、補正データ回路24には温度と対応さ
せて、各チャネルごとの遅延量の補正データ、つまりこ
の例では遅延補償回路171,172…、遅延補償回路181,182
…の各遅延量が補正データとして記憶される。
分に同一符号を付けてある。この実施例では補正データ
回路24が設けられ、補正データ回路24には温度と対応さ
せて、各チャネルごとの遅延量の補正データ、つまりこ
の例では遅延補償回路171,172…、遅延補償回路181,182
…の各遅延量が補正データとして記憶される。
試験開始時に、試験に先立ち、基準タイミング信号を用
いたタイミング調整が行われ、その調整後の遅延補償回
路171,172…、181,182…の各遅延量を補正データとし
て、その時の温度と対応して、補正データ回路24に記憶
する。その後、被試験素子に対する試験を行い、試験中
に温度測定器19により温度を監視し、温度が所定値、例
えば２℃変化すると、試験を中止し、この時はその時の
温度に対応する補正データが補正データ回路24に記憶さ
れていないから、基準タイミング信号を用いたタイミン
グ調整を行い、その調整後の遅延補償回路171,172…、1
81,182…の各遅延量を補正データとして、その時の温度
と対応して補正データ回路24に記憶する。その後、試験
を再開し、その試験中に温度が所定値変化し、例えば最
初にタイミング調整をした時の温度に戻ると、この温度
に対する補正データが補正データ回路24に記憶されてい
るから、この温度に対する遅延補償回路171,172…、1
81,182…の各補正データを補正データ回路24から順次読
み出し、これら補正データを遅延補償回路171,172…、1
81,182…にそれぞれ設定し、つまりその遅延補償回路の
遅延量がその補正データと一致するようにする。この補
正データの設定終了後に試験を再開する。
いたタイミング調整が行われ、その調整後の遅延補償回
路171,172…、181,182…の各遅延量を補正データとし
て、その時の温度と対応して、補正データ回路24に記憶
する。その後、被試験素子に対する試験を行い、試験中
に温度測定器19により温度を監視し、温度が所定値、例
えば２℃変化すると、試験を中止し、この時はその時の
温度に対応する補正データが補正データ回路24に記憶さ
れていないから、基準タイミング信号を用いたタイミン
グ調整を行い、その調整後の遅延補償回路171,172…、1
81,182…の各遅延量を補正データとして、その時の温度
と対応して補正データ回路24に記憶する。その後、試験
を再開し、その試験中に温度が所定値変化し、例えば最
初にタイミング調整をした時の温度に戻ると、この温度
に対する補正データが補正データ回路24に記憶されてい
るから、この温度に対する遅延補償回路171,172…、1
81,182…の各補正データを補正データ回路24から順次読
み出し、これら補正データを遅延補償回路171,172…、1
81,182…にそれぞれ設定し、つまりその遅延補償回路の
遅延量がその補正データと一致するようにする。この補
正データの設定終了後に試験を再開する。
つまり、温度が所定値以上変化すると、その時の温度に
対する補正データが補正データ回路24に記憶されていれ
ば、その補正データを各対応する遅延補償回路に設定し
て、基準タイミング信号を用いたタイミング調整は行わ
ない、補正データ回路24にその時の温度に対する補正デ
ータが記憶されてない場合は、基準タイミング信号を用
いたタイミング調整を各チャネルについて行い、その調
整結果の各遅延補償回路の遅延量を補正データとしてそ
の時の温度と対応して補正データ回路24に記憶する。
対する補正データが補正データ回路24に記憶されていれ
ば、その補正データを各対応する遅延補償回路に設定し
て、基準タイミング信号を用いたタイミング調整は行わ
ない、補正データ回路24にその時の温度に対する補正デ
ータが記憶されてない場合は、基準タイミング信号を用
いたタイミング調整を各チャネルについて行い、その調
整結果の各遅延補償回路の遅延量を補正データとしてそ
の時の温度と対応して補正データ回路24に記憶する。
なお補正データとしては、試験開始時の各遅延補償回路
の遅延量を基準とし、その時の温度からずれた温度につ
いての各遅延補償回路の遅延量のその基準遅延量に対す
る差を用いてもよい。この時は試験開始時の温度に対す
る補正データは各遅延補償回路についてゼロとなる。
の遅延量を基準とし、その時の温度からずれた温度につ
いての各遅延補償回路の遅延量のその基準遅延量に対す
る差を用いてもよい。この時は試験開始時の温度に対す
る補正データは各遅延補償回路についてゼロとなる。
「考案の効果」 一般にIC試験装置は温度制御された環境に設置されてお
り、環境温度の変化はある範囲内を上下動している。こ
の考案においてはその温度変動内の各温度区間について
は１度、基準タイミング信号を用いたタイミング調整を
行えば、その温度についての補正データが記憶されてい
るため、その温度に再びなった時は記憶されている補正
データを各遅延補償回路に設定するだけであり、基準タ
イミング信号を用いたタイミング調整を行う場合と比較
して著しく短時間で済む。先に述べたように温度変動範
囲が限られているため、補正データを利用して各遅延補
償回路の遅延量を設定することが多くなり、従来におい
て温度が所定値以上変化するごとに、基準タイミング信
号を利用したタイミング調整を行っていた場合と比較し
て、試験中止期間を著しく短かくすることができ、試験
能率が向上する。
り、環境温度の変化はある範囲内を上下動している。こ
の考案においてはその温度変動内の各温度区間について
は１度、基準タイミング信号を用いたタイミング調整を
行えば、その温度についての補正データが記憶されてい
るため、その温度に再びなった時は記憶されている補正
データを各遅延補償回路に設定するだけであり、基準タ
イミング信号を用いたタイミング調整を行う場合と比較
して著しく短時間で済む。先に述べたように温度変動範
囲が限られているため、補正データを利用して各遅延補
償回路の遅延量を設定することが多くなり、従来におい
て温度が所定値以上変化するごとに、基準タイミング信
号を利用したタイミング調整を行っていた場合と比較し
て、試験中止期間を著しく短かくすることができ、試験
能率が向上する。
第１図はこの考案の実施例の要部を示すブロック図、第
２図は従来のIC試験装置の一部を示すブロック図であ
る。
２図は従来のIC試験装置の一部を示すブロック図であ
る。
Claims (1)
- 【請求項１】各チャネルごとに、被試験素子へ印加する
テストパタンの通路の遅延時間を調整する遅延補償回路
と、上記被試験素子からの出力の取込みタイミング信号
の通路の遅延時間を調整する遅延補償回路とがそれぞれ
設けられ、各チャネルにおけるテストパタン出力、取込
みタイミング信号をそれぞれ基準タイミング信号に合せ
るように上記各遅延補償回路を調整するタイミング調整
手段を有するIC試験装置において、 温度測定器と、 温度と対応させて各チャネルごとに遅延量の補正データ
を記憶する補正データ回路と、 上記温度測定器の測定温度が所定値以上変化すると、そ
の時の温度と対応する補正データが上記補正データ回路
に記憶されている場合は、その補正データを対応するチ
ャネルの遅延補償回路にその遅延量を補正するように設
定し、補正データが補正データ回路に記憶されていない
場合は、上記タイミング調整手段によるタイミング調整
を行うと共に、その調整後の各遅延補償回路の遅延量と
対応した補正データを上記補正データ回路に記憶する手
段と、 を具備することを特徴とするIC試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265289U JPH0742149Y2 (ja) | 1989-11-15 | 1989-11-15 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265289U JPH0742149Y2 (ja) | 1989-11-15 | 1989-11-15 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372379U JPH0372379U (ja) | 1991-07-22 |
| JPH0742149Y2 true JPH0742149Y2 (ja) | 1995-09-27 |
Family
ID=31680100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13265289U Expired - Lifetime JPH0742149Y2 (ja) | 1989-11-15 | 1989-11-15 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0742149Y2 (ja) |
-
1989
- 1989-11-15 JP JP13265289U patent/JPH0742149Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0372379U (ja) | 1991-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008338A (ko) | 반도체 시험 장치의 측정 신호의 타이밍 교정 방법 및 그 회로 | |
| US5262716A (en) | Tester calibration procedure which includes fixturing | |
| KR100402653B1 (ko) | Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치 | |
| US4488297A (en) | Programmable deskewing of automatic test equipment | |
| TWI404958B (zh) | 測試裝置以及測試模組 | |
| US4837521A (en) | Delay line control system for automatic test equipment | |
| JPH1138087A (ja) | 半導体試験装置 | |
| JPH0742149Y2 (ja) | Ｉｃ試験装置 | |
| US6882139B2 (en) | Electronic component, tester device and method for calibrating a tester device | |
| JP2895930B2 (ja) | Ｉｃ試験装置のタイミング校正方法 | |
| US7206985B2 (en) | Method and apparatus for calibrating a test system for an integrated semiconductor circuit | |
| JP2813188B2 (ja) | Ｉｃ試験装置 | |
| EP0078219A2 (en) | Automatic de-skewing of pin electronics interface circuits in electronic test equipment | |
| JPH08226957A (ja) | 半導体試験装置のタイミング補正装置 | |
| KR20000033062A (ko) | 클럭 펄스 지연 보상 장치 및 방법 | |
| JP2862288B2 (ja) | Ｉｃ試験装置 | |
| JPH0743666Y2 (ja) | 半導体試験装置 | |
| KR100193323B1 (ko) | 측정용 신호의 전파 지연 시간 측정 회로 및 측정방법 | |
| JP4249831B2 (ja) | タイミング校正方法、タイミング校正装置及びこのタイミング校正装置を備えたｉｃ試験装置 | |
| JPH11190765A (ja) | 半導体試験装置 | |
| JPH04184276A (ja) | Ｉｃ試験装置 | |
| JPH026769A (ja) | テスターのタイミング信号発生回路 | |
| JPH078786U (ja) | Ｉｃ試験装置 | |
| SU1257604A1 (ru) | Компаратор формы сигналов | |
| JPS5923266A (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |