JPH0742145Y2 - 電圧監視回路 - Google Patents
電圧監視回路Info
- Publication number
- JPH0742145Y2 JPH0742145Y2 JP1985012274U JP1227485U JPH0742145Y2 JP H0742145 Y2 JPH0742145 Y2 JP H0742145Y2 JP 1985012274 U JP1985012274 U JP 1985012274U JP 1227485 U JP1227485 U JP 1227485U JP H0742145 Y2 JPH0742145 Y2 JP H0742145Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- output
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、電圧監視回路に係り、CPUシステム及びロジ
ックシステム等において電源の投入時の初期リセットや
電源の瞬断時の電源電圧の異常を検出し、確実にシステ
ムのリセットをかける為の電圧監視回路に関する。
ックシステム等において電源の投入時の初期リセットや
電源の瞬断時の電源電圧の異常を検出し、確実にシステ
ムのリセットをかける為の電圧監視回路に関する。
従来の技術 第６図は、従来の電圧監視回路を示す。Vccは被測定電
源で、この電源は例えばCPU等の電源に使用されいて
る。ツェナーダイオードD1、抵抗R1〜R4及びトランジス
タQ1〜Q4により検出回路が構成されている。この検出回
路は、Vccの電圧が低下して、後述するトランジスタQ1,
Q2からリセット信号を出力する為の電源Vccに対するリ
セット電圧を設定してそれを検出する回路である。
源で、この電源は例えばCPU等の電源に使用されいて
る。ツェナーダイオードD1、抵抗R1〜R4及びトランジス
タQ1〜Q4により検出回路が構成されている。この検出回
路は、Vccの電圧が低下して、後述するトランジスタQ1,
Q2からリセット信号を出力する為の電源Vccに対するリ
セット電圧を設定してそれを検出する回路である。
トランジスタQ5及び抵抗R5は駆動回路で検出回路の出力
により、オン・オフ動作をする。
により、オン・オフ動作をする。
抵抗R6、R7及びトランジスタQ6、Q7は出力回路を構成
し、駆動回路のQ5の出力により制御される。
し、駆動回路のQ5の出力により制御される。
第７図にトランジスタQ5の動作タイミングを示す。被測
定電源Vccの電圧が、リセット電圧VL（出力回路Q6、Q7
がリセット出力を出力するときの被測定電源Vccの電
圧）以下でトランジスタQ5はオフとなり、又それ以上で
オンとなる。
定電源Vccの電圧が、リセット電圧VL（出力回路Q6、Q7
がリセット出力を出力するときの被測定電源Vccの電
圧）以下でトランジスタQ5はオフとなり、又それ以上で
オンとなる。
第８図は、電圧監視回路の消費電流Ｉ、被測定電源Vcc
の電圧及び駆動トランジスタQ5の動作の関係を示した図
で、リセット電圧VL以上でQ5がオンとなり、それ以下で
オフとなっている。又、この動作に応じて、VL以上で消
費電流（点線）が大でそれ以下で小となっているのが分
る。
の電圧及び駆動トランジスタQ5の動作の関係を示した図
で、リセット電圧VL以上でQ5がオンとなり、それ以下で
オフとなっている。又、この動作に応じて、VL以上で消
費電流（点線）が大でそれ以下で小となっているのが分
る。
考案が解決しようとする問題点 最近はCPUシステムの電源にバッテリが多く使われる様
になっている。この様な関係からシステムの各装置は省
電力化が望まれている。そこで、第６図による従来例で
は、被測定電源Vccの電圧がリセットをかけるリセット
電圧VL以上ではトランジスタQ5がオンとなっている。こ
れにより、電源Vccが正常で、システムを動作させてい
る間中、電圧監視回路のQ5に電流が流れており、この分
バッテリの消耗が大きくなるという問題点がある。
になっている。この様な関係からシステムの各装置は省
電力化が望まれている。そこで、第６図による従来例で
は、被測定電源Vccの電圧がリセットをかけるリセット
電圧VL以上ではトランジスタQ5がオンとなっている。こ
れにより、電源Vccが正常で、システムを動作させてい
る間中、電圧監視回路のQ5に電流が流れており、この分
バッテリの消耗が大きくなるという問題点がある。
次に、電源Vccが正常値から低下してリセット電圧がVL
以下になると、検出回路がそれを検知してQ5をオフに
し、出力トランジスタQ6、Q7がオン動作してリセット信
号が出力される。このリセット信号が出力される際のリ
セット動作が緩慢（スナップ特性を有していない）な
為、被測定電源がリセット電圧VLに達した後、リセット
出力が出力されるまで時間遅れがあるという問題点があ
った。
以下になると、検出回路がそれを検知してQ5をオフに
し、出力トランジスタQ6、Q7がオン動作してリセット信
号が出力される。このリセット信号が出力される際のリ
セット動作が緩慢（スナップ特性を有していない）な
為、被測定電源がリセット電圧VLに達した後、リセット
出力が出力されるまで時間遅れがあるという問題点があ
った。
又、この電圧監視回路には、ヒステリシス特性を有して
いない為、被測定電源Vccがリセット電圧VLを中心にし
て短周期で変動する様な場合、リセット出力がチャタリ
ングを起すという問題があった。
いない為、被測定電源Vccがリセット電圧VLを中心にし
て短周期で変動する様な場合、リセット出力がチャタリ
ングを起すという問題があった。
本考案は、上記種々の問題点を解決するものであり、電
圧監視回路と被測定電源Vccとの間に電圧降下素子を接
続し、被測定電源Vccがリセット電圧VL以上或は以下で
駆動回路をオフ或はオンにする事により、省電力化を計
り、スナップ特性、ヒステリシス特性を有する電圧監視
回路を提供する事を目的とする。
圧監視回路と被測定電源Vccとの間に電圧降下素子を接
続し、被測定電源Vccがリセット電圧VL以上或は以下で
駆動回路をオフ或はオンにする事により、省電力化を計
り、スナップ特性、ヒステリシス特性を有する電圧監視
回路を提供する事を目的とする。
問題点を解決するための手段 本考案は、被測定電源に接続された電源ラインを電源と
し、 該被測定電源を監視してその変動を検出する第１及び第
２のトランジスタからなる差動増幅器を有する検出回路
と、この検出回路の出力に増幅用トランジスタを接続し
てなる駆動回路と、この駆動回路の出力に接続された出
力回路とからなる電圧監視回路において、該電源ライン
と該被測定電源との間に該駆動回路の動作電流が流れる
電圧降下素子を接続し、該被測定電源の電圧が印加され
る端子間にトランジスタ及び複数の抵抗を接続し、該複
数の抵抗の一つの抵抗の両端電圧を前記差動増幅器の入
力に印加するようになし、被測定電源が正規の電圧から
低下して、リセット検出電圧に達したとき、該差動増幅
器の出力が反転して、該駆動回路がオンとなるように検
出回路を構成し、該電圧降下素子、該第１及び第２のト
ランジスタ並びに該増幅素子により正帰還回路が形成さ
れた構成としている。
し、 該被測定電源を監視してその変動を検出する第１及び第
２のトランジスタからなる差動増幅器を有する検出回路
と、この検出回路の出力に増幅用トランジスタを接続し
てなる駆動回路と、この駆動回路の出力に接続された出
力回路とからなる電圧監視回路において、該電源ライン
と該被測定電源との間に該駆動回路の動作電流が流れる
電圧降下素子を接続し、該被測定電源の電圧が印加され
る端子間にトランジスタ及び複数の抵抗を接続し、該複
数の抵抗の一つの抵抗の両端電圧を前記差動増幅器の入
力に印加するようになし、被測定電源が正規の電圧から
低下して、リセット検出電圧に達したとき、該差動増幅
器の出力が反転して、該駆動回路がオンとなるように検
出回路を構成し、該電圧降下素子、該第１及び第２のト
ランジスタ並びに該増幅素子により正帰還回路が形成さ
れた構成としている。
作用 電圧監視回路の電源ラインと被測定電源との間に接続さ
れた電圧降下素子、検出回路及び駆動回路により正帰還
がかかり、これによりスナップ特性及びヒステリシス特
性が形成される。又、被測定電源の電圧がリセット電圧
以上で駆動回路をオフとする事により電圧監視回路の消
費電流を小としている。
れた電圧降下素子、検出回路及び駆動回路により正帰還
がかかり、これによりスナップ特性及びヒステリシス特
性が形成される。又、被測定電源の電圧がリセット電圧
以上で駆動回路をオフとする事により電圧監視回路の消
費電流を小としている。
実施例 第１図は、本考案の第１の実施例になる電圧監視回路を
示す。抵抗R8〜R10、ツェナーダイオードD2及びトラン
ジスタQ8〜Q11による差動増巾器からなる検出回路が構
成され、抵抗R11、R12、増巾素子であるトランジスタQ
12により駆動回路が構成され、トランジスタQ13により
出力回路が構成されている。３は出力端子、GNDはアー
ス端子を示す。Ｒは電圧監視回路の電源ラインと被測定
電源Vccとの間に接続された抵抗である。
示す。抵抗R8〜R10、ツェナーダイオードD2及びトラン
ジスタQ8〜Q11による差動増巾器からなる検出回路が構
成され、抵抗R11、R12、増巾素子であるトランジスタQ
12により駆動回路が構成され、トランジスタQ13により
出力回路が構成されている。３は出力端子、GNDはアー
ス端子を示す。Ｒは電圧監視回路の電源ラインと被測定
電源Vccとの間に接続された抵抗である。
第２図は、第１図示回路のQ12の動作タイミングを示
す。被測定電源Vccの電圧が検出回路の抵抗R8〜R10及び
ツェナーダイオードD2により設定されたリセット開始電
圧VL以下でQ12はオンとなり、それ以上の定常電圧では
オフとなる。VccがVL以下になると検出回路でそれを検
出し、Q12及びQ13をオンにして端子３よりリセット信号
を出力する。これを更に詳細に第３図の動作説明図と共
に説明する。電源Vcc投入後、Vccは零から上昇してリセ
ット電圧VL迄はQ12はオンであり、点線で示す消費電流
Ｉは零から上昇してVLに達する点で最高となり、VccがV
L以上になると、検出回路によりQ12がオフとなり（実
線）Ｉは急減する。他方、Vccが定常状態からVL以下に
減少する場合について説明する。Vccが減少していきVL
に達してもQ12は反転（オン）せず、ＶＬ′点迄達した
時点でQ12は反転（オン）する。これに対応して消費電
流ＩはＶＬ′の時点でQ12のオン動作に伴い急増する。
その後Vccの更なる低下につれてＩも減少する。この様
にQ12の反転する電圧差（VL−ＶＬ′）はヒステリシス
特性が付与された事になる。
す。被測定電源Vccの電圧が検出回路の抵抗R8〜R10及び
ツェナーダイオードD2により設定されたリセット開始電
圧VL以下でQ12はオンとなり、それ以上の定常電圧では
オフとなる。VccがVL以下になると検出回路でそれを検
出し、Q12及びQ13をオンにして端子３よりリセット信号
を出力する。これを更に詳細に第３図の動作説明図と共
に説明する。電源Vcc投入後、Vccは零から上昇してリセ
ット電圧VL迄はQ12はオンであり、点線で示す消費電流
Ｉは零から上昇してVLに達する点で最高となり、VccがV
L以上になると、検出回路によりQ12がオフとなり（実
線）Ｉは急減する。他方、Vccが定常状態からVL以下に
減少する場合について説明する。Vccが減少していきVL
に達してもQ12は反転（オン）せず、ＶＬ′点迄達した
時点でQ12は反転（オン）する。これに対応して消費電
流ＩはＶＬ′の時点でQ12のオン動作に伴い急増する。
その後Vccの更なる低下につれてＩも減少する。この様
にQ12の反転する電圧差（VL−ＶＬ′）はヒステリシス
特性が付与された事になる。
検出回路の検知電圧をVLOとすると、 但し、VZ2はツェナーダイオードD2の電圧。Vccが低い方
からVLに達したときの消費電流ILとすると、 VL＝VLO＋Ｒ・IL ……（２） Vccが高い方からＶＬ′に達したときの消費電流をＩ
Ｌ′とすると、 ＶＬ′＝VLO＋Ｒ・ＩＬ′ ……（３） よって、ヒステリシス電圧ΔVSHは、 ΔVSH＝VL−ＶＬ′ ＝Ｒ（IL−ＩＬ′） ……（４） となる。IL≫ＩＬ′に設定すれば、ΔVSH≒Ｒ・ILとな
る。
からVLに達したときの消費電流ILとすると、 VL＝VLO＋Ｒ・IL ……（２） Vccが高い方からＶＬ′に達したときの消費電流をＩ
Ｌ′とすると、 ＶＬ′＝VLO＋Ｒ・ＩＬ′ ……（３） よって、ヒステリシス電圧ΔVSHは、 ΔVSH＝VL−ＶＬ′ ＝Ｒ（IL−ＩＬ′） ……（４） となる。IL≫ＩＬ′に設定すれば、ΔVSH≒Ｒ・ILとな
る。
次に、抵抗Ｒ、検出回路及び駆動回路における正帰還作
用につき述べる。被測定電源Vccが定常状態から異常状
態（ＶＬ′以下）に変動した場合、VccがＶＬ′以下に
なると、Q10のベース電位が下がり、これによりQ11のコ
レクタ電位が低下する事によりQ12がオンとなる。これ
により動作電流I12が抵抗Ｒを流れる為、消費電流Ｉも
増大する事になる。すると、抵抗R8、R9の両端電圧VLO
は増々下がり、これによりQ10のベース電位も更に下が
り、Q12のI12は更に増える。この繰り返しにより正帰還
がかかる。以上の動作によりQ12のスイッチングにスナ
ップ特性が付与され、Q13のスイッチング速度が早ま
る。
用につき述べる。被測定電源Vccが定常状態から異常状
態（ＶＬ′以下）に変動した場合、VccがＶＬ′以下に
なると、Q10のベース電位が下がり、これによりQ11のコ
レクタ電位が低下する事によりQ12がオンとなる。これ
により動作電流I12が抵抗Ｒを流れる為、消費電流Ｉも
増大する事になる。すると、抵抗R8、R9の両端電圧VLO
は増々下がり、これによりQ10のベース電位も更に下が
り、Q12のI12は更に増える。この繰り返しにより正帰還
がかかる。以上の動作によりQ12のスイッチングにスナ
ップ特性が付与され、Q13のスイッチング速度が早ま
る。
この第１図に示す第１の実施例はリセット電圧以下でロ
ーレベルのリセット信号が出力されるローリセット方式
であったが、次の第４図において、ハイレベルのリセッ
ト信号を出力するハイリセット方式の電圧監視回路（本
考案の第２の実施例）を示す。抵抗R13〜R15、ツェナー
ダイオードD3及びトランジスタQ14〜Q17で検出回路を構
成し、トランジスタQ18、抵抗R16、R17により駆動回路
を構成し、トランジスタQ19で出力回路を構成してい
る。４は出力端子を示す。基本的回路動作は、第１図と
同じであり、リセット電圧以下におけるリセット出力に
ハイレベルの信号が端子４から出力される点が異なる。
ーレベルのリセット信号が出力されるローリセット方式
であったが、次の第４図において、ハイレベルのリセッ
ト信号を出力するハイリセット方式の電圧監視回路（本
考案の第２の実施例）を示す。抵抗R13〜R15、ツェナー
ダイオードD3及びトランジスタQ14〜Q17で検出回路を構
成し、トランジスタQ18、抵抗R16、R17により駆動回路
を構成し、トランジスタQ19で出力回路を構成してい
る。４は出力端子を示す。基本的回路動作は、第１図と
同じであり、リセット電圧以下におけるリセット出力に
ハイレベルの信号が端子４から出力される点が異なる。
第５図は本考案の第３の実施例を示す。抵抗R18〜R26及
びトランジスタQ20〜Q27により検出回路を構成し、抵抗
R27〜R31及びトランジスタQ28〜Q31により駆動回路が構
成され、トランジスタQ32により出力回路が形成されて
いる。Ｒは上記電圧監視回路と被測定電源Vcc間に接続
された抵抗、５は出力端子を示す。
びトランジスタQ20〜Q27により検出回路を構成し、抵抗
R27〜R31及びトランジスタQ28〜Q31により駆動回路が構
成され、トランジスタQ32により出力回路が形成されて
いる。Ｒは上記電圧監視回路と被測定電源Vcc間に接続
された抵抗、５は出力端子を示す。
差動増巾器を構成するトランジスタQ25及びQ26の電流密
度は例えば8:1に設定されている。これにより差動増巾
器の２入力はΔVBEのオフセット電圧を有している。こ
の電圧監視回路の検出回路の出力が反転するリセット検
出電圧VLO即ち、Q20〜Q22及び抵抗R21〜R24の両端の電
圧は絶対零度におけるSiエネルギーバンドギャップに相
当する電圧（Vgo）のｎ倍とされている。そして、その
ときの抵抗R22の両端に発生する電圧と差動増巾器
（Q25、Q26）のオフセット入力電圧と一致したとき差動
増巾器の出力は反転する。
度は例えば8:1に設定されている。これにより差動増巾
器の２入力はΔVBEのオフセット電圧を有している。こ
の電圧監視回路の検出回路の出力が反転するリセット検
出電圧VLO即ち、Q20〜Q22及び抵抗R21〜R24の両端の電
圧は絶対零度におけるSiエネルギーバンドギャップに相
当する電圧（Vgo）のｎ倍とされている。そして、その
ときの抵抗R22の両端に発生する電圧と差動増巾器
（Q25、Q26）のオフセット入力電圧と一致したとき差動
増巾器の出力は反転する。
次にこの回路動作について説明する。尚、この動作は第
３図により説明できる。被測定電源が正規の電圧から低
下していき、リセット電圧ＶＬ′に達すると、抵抗R18
〜R24及びトランジスタQ20〜Q22が接続された両端の電
圧はリセット検出電圧VLOと一致し、同時にR22の両端電
圧と差動増巾器の入力オフセット電圧が一致し、差動増
巾器の出力が反転して、駆動回路のトランジスタQ28〜Q
31はオンとなり、出力回路のトランジスタQ32もオンと
なり、ローレベルのリセット信号を出力する。
３図により説明できる。被測定電源が正規の電圧から低
下していき、リセット電圧ＶＬ′に達すると、抵抗R18
〜R24及びトランジスタQ20〜Q22が接続された両端の電
圧はリセット検出電圧VLOと一致し、同時にR22の両端電
圧と差動増巾器の入力オフセット電圧が一致し、差動増
巾器の出力が反転して、駆動回路のトランジスタQ28〜Q
31はオンとなり、出力回路のトランジスタQ32もオンと
なり、ローレベルのリセット信号を出力する。
正帰還作用は、第１及び第２実施例と同様に抵抗Ｒ、検
出回路の差動増巾器及び駆動回路のトランジスタからな
る増巾素子により形成されており、この正帰還回路の利
得は１より充分に大きく、スナップ特性及びヒステリシ
ス特性も有している。
出回路の差動増巾器及び駆動回路のトランジスタからな
る増巾素子により形成されており、この正帰還回路の利
得は１より充分に大きく、スナップ特性及びヒステリシ
ス特性も有している。
前述の図１及び図４の実施例においては、検出回路の分
圧回路R13,R14及び基準電圧回路D3、R15の両方に電流が
流れるが、図５の実施例では、検出回路を流れる電流
は、Q20〜Q22,R18〜R22、R24の基準回路だけであり、消
費電流が小さい。
圧回路R13,R14及び基準電圧回路D3、R15の両方に電流が
流れるが、図５の実施例では、検出回路を流れる電流
は、Q20〜Q22,R18〜R22、R24の基準回路だけであり、消
費電流が小さい。
尚、第１乃至第３実施例において、電圧監視回路と被測
定電源Vccとの間に接続した電圧降下用素子は抵抗につ
いて説明したがこれに限定されるものではなく、電流が
流れる事により電圧降下が発生する素子（例えばダイオ
ード等）であれば何でもよい。
定電源Vccとの間に接続した電圧降下用素子は抵抗につ
いて説明したがこれに限定されるものではなく、電流が
流れる事により電圧降下が発生する素子（例えばダイオ
ード等）であれば何でもよい。
考案の効果 上述した本考案になる電圧監視回路では、被測定電源と
電圧監視回路の電源となる電源ラインとの間に電圧降下
素子を接続し、被測定電圧が正常状態のときは駆動回路
をオフとし、異常電圧に迄低下するとオンになる様に構
成し、又、電圧降下素子、検出回路及び駆動回路により
正帰還がかかる様にされている為、消費電流が極めて少
なくなり、省電力化が達成されている。因みに消費電流
（被測定電源が正常の時）は従来70〜80μＡであったも
のが本考案の実施例では10μＡ程度に減少されている。
又、正帰還作用により駆動回路及び出力回路にスナップ
特性が付与されており、電源変動に対する応答性が改善
されている。又、同時にヒステリシス特性を有している
為、短周期の電源電圧の変動に対してリセット出力のチ
ャタリング現象をなくす事ができるものである。
電圧監視回路の電源となる電源ラインとの間に電圧降下
素子を接続し、被測定電圧が正常状態のときは駆動回路
をオフとし、異常電圧に迄低下するとオンになる様に構
成し、又、電圧降下素子、検出回路及び駆動回路により
正帰還がかかる様にされている為、消費電流が極めて少
なくなり、省電力化が達成されている。因みに消費電流
（被測定電源が正常の時）は従来70〜80μＡであったも
のが本考案の実施例では10μＡ程度に減少されている。
又、正帰還作用により駆動回路及び出力回路にスナップ
特性が付与されており、電源変動に対する応答性が改善
されている。又、同時にヒステリシス特性を有している
為、短周期の電源電圧の変動に対してリセット出力のチ
ャタリング現象をなくす事ができるものである。
電圧監視回路をモノリシックICで構成し、電源端子、リ
セット出力端子及びアース端子の三つの端子を外部端子
とした３端子型の電圧監視回路とすれば電源ラインに抵
抗を１本接続するだけでヒステリシスを自由に可変でき
る電圧監視回路を実現できる。
セット出力端子及びアース端子の三つの端子を外部端子
とした３端子型の電圧監視回路とすれば電源ラインに抵
抗を１本接続するだけでヒステリシスを自由に可変でき
る電圧監視回路を実現できる。
第１図は本考案の第１の実施例、第４図は本考案の第２
の実施例、第５図は本考案の第３の実施例になる夫々電
圧監視回路を示す。第２図及び第３図は夫々第１図の回
路動作を説明する為の図、第６図は従来の電圧監視回
路、第７図及び第８図は第６図の回路動作を説明する為
の図を夫々示す。 R1〜R31,R……抵抗、D1〜D3……ツェナーダイオード、Q
1〜Q32……トランジスタ、Vcc……被測定電源、１〜５
……リセット出力端子。
の実施例、第５図は本考案の第３の実施例になる夫々電
圧監視回路を示す。第２図及び第３図は夫々第１図の回
路動作を説明する為の図、第６図は従来の電圧監視回
路、第７図及び第８図は第６図の回路動作を説明する為
の図を夫々示す。 R1〜R31,R……抵抗、D1〜D3……ツェナーダイオード、Q
1〜Q32……トランジスタ、Vcc……被測定電源、１〜５
……リセット出力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実願昭50−134471号（実開昭52−47220 号）の願書に添付した明細書及び図面の内 容を撮影したマイクロフィルム（ＪＰ, Ｕ)
Claims (1)
- 【請求項１】被測定電源に接続された電源ラインを電源
とし、 該被測定電源を監視してその変動を検出する第１及び第
２のトランジスタからなる差動増幅器を有する検出回路
と、 この検出回路の出力に増幅用トランジスタを接続してな
る駆動回路と、 この駆動回路の出力に接続された出力回路とからなる電
圧監視回路において、 該電源ラインと該被測定電源との間に該駆動回路の動作
電流が流れる電圧降下素子を接続し、 該被測定電源の電圧が印加される端子間にトランジスタ
及び複数の抵抗を接続し、該複数の抵抗の一つの抵抗の
両端電圧を前記差動増幅器の入力に印加するようにな
し、 被測定電源が正規の電圧から低下して、リセット検出電
圧に達したとき、該差動増幅器の出力が反転して、該駆
動回路がオンとなるように検出回路を構成し、 該電圧降下素子、該第１及び第２のトランジスタ並びに
該増幅素子により正帰還回路が形成されていることを特
徴とする電圧監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985012274U JPH0742145Y2 (ja) | 1985-01-31 | 1985-01-31 | 電圧監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985012274U JPH0742145Y2 (ja) | 1985-01-31 | 1985-01-31 | 電圧監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61129173U JPS61129173U (ja) | 1986-08-13 |
| JPH0742145Y2 true JPH0742145Y2 (ja) | 1995-09-27 |
Family
ID=30495180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985012274U Expired - Lifetime JPH0742145Y2 (ja) | 1985-01-31 | 1985-01-31 | 電圧監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0742145Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247220U (ja) * | 1975-09-30 | 1977-04-04 | ||
| JPS5537959U (ja) * | 1978-09-04 | 1980-03-11 | ||
| JPS58154672A (ja) * | 1982-03-10 | 1983-09-14 | Nippon Kogaku Kk <Nikon> | バツテリ−チエツク装置 |
-
1985
- 1985-01-31 JP JP1985012274U patent/JPH0742145Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61129173U (ja) | 1986-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419093B1 (en) | Current sensing circuit | |
| EP0733959B1 (en) | Circuit for generating a reference voltage and detecting an undervoltage of a supply voltage and corresponding method | |
| EP1096262A2 (en) | Current detector | |
| JP3270327B2 (ja) | 過充放電検出回路 | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| JPH0742145Y2 (ja) | 電圧監視回路 | |
| US7501796B2 (en) | Semiconductor device having positive side of power supply voltage set | |
| JPS63211414A (ja) | 基準電圧発生回路 | |
| JPS5992717A (ja) | 電気負荷用の耐短絡制御回路 | |
| JPH0674981A (ja) | 電流値検出回路及び過電流遮断回路 | |
| JP4403288B2 (ja) | レギュレータ回路 | |
| US6184731B1 (en) | Reset signal generation circuit | |
| JPH0620169Y2 (ja) | 電圧監視装置 | |
| JP3218641B2 (ja) | 電圧検出回路 | |
| JP2004129375A (ja) | 組電池の異常検出装置 | |
| JPH0720573U (ja) | 電圧監視回路 | |
| JPS644316Y2 (ja) | ||
| JPH0766701A (ja) | 半導体装置 | |
| JPH0615296Y2 (ja) | 過負荷検出回路 | |
| JPS644287Y2 (ja) | ||
| JP3158449B2 (ja) | 電圧検出回路 | |
| JPH0513064Y2 (ja) | ||
| JPS62156570A (ja) | 抵抗値検出回路 | |
| JPH0328388Y2 (ja) | ||
| JPH057893B2 (ja) |