JPH0741166Y2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH0741166Y2 JPH0741166Y2 JP7626389U JP7626389U JPH0741166Y2 JP H0741166 Y2 JPH0741166 Y2 JP H0741166Y2 JP 7626389 U JP7626389 U JP 7626389U JP 7626389 U JP7626389 U JP 7626389U JP H0741166 Y2 JPH0741166 Y2 JP H0741166Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- substrate
- ceramic substrate
- semiconductor device
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ハイブリッドICなどの半導体装置用パツケー
ジに係り、特にピングリツド型パツケージにおけるリー
ドピンの取付け構造に関する。
ジに係り、特にピングリツド型パツケージにおけるリー
ドピンの取付け構造に関する。
従来のピングリツド型半導体装置は、表面に回路パター
ンが形成されると共に半導体集積回路が搭載された回路
基板を、棒状のリードピンを外周部近傍に所定数植設し
たセラミツク基板上に固定し、該集積回路のボンデイン
グパツドと前記リードピンとをワイヤボンデイングした
後、金属性キヤツプ等で集積回路を気密に封止してい
る。
ンが形成されると共に半導体集積回路が搭載された回路
基板を、棒状のリードピンを外周部近傍に所定数植設し
たセラミツク基板上に固定し、該集積回路のボンデイン
グパツドと前記リードピンとをワイヤボンデイングした
後、金属性キヤツプ等で集積回路を気密に封止してい
る。
この種パツケージにおけるセラミツク基板へのリードピ
ンの取付け構造は、第２図に示すごとく未焼成のセラミ
ツク基板１の端部にNCドリル等を用いてリード取付け孔
２を穿設したのち焼成しそのリード取付け孔２に棒状の
リードピン３を挿入して基板１の裏面４側からロー材５
を用いてリードピン３を基板１にロー付けすることによ
つて固定している。６は半導体集積回路であり、該集積
回路６等の信号は回路基板上のボンデイングパッド７と
リードピン３の頂部８を金線９等によつてワイヤボンデ
イングすることによつて、リードピン３を介して外部に
入出力される。10は基板１にロー付け等されて集積回路
６等を気密封止するキヤツプである。
ンの取付け構造は、第２図に示すごとく未焼成のセラミ
ツク基板１の端部にNCドリル等を用いてリード取付け孔
２を穿設したのち焼成しそのリード取付け孔２に棒状の
リードピン３を挿入して基板１の裏面４側からロー材５
を用いてリードピン３を基板１にロー付けすることによ
つて固定している。６は半導体集積回路であり、該集積
回路６等の信号は回路基板上のボンデイングパッド７と
リードピン３の頂部８を金線９等によつてワイヤボンデ
イングすることによつて、リードピン３を介して外部に
入出力される。10は基板１にロー付け等されて集積回路
６等を気密封止するキヤツプである。
一般にこの種のパツケージは小型化が要求され、使用さ
れるリードピン３の径も例えば0.45mmと細く、またその
リードピツチも通常254mmと狭いため、基板１に穿設さ
れるリード取付け孔２も小径のものしか明けられない。
このため、リードピン３とリード取付け孔２とのクリア
ランスが少なく、基板１とリードピン３のロー付け時に
ロー材５がピン３と取付け孔２の間隙に流れ込まず、リ
ードピン３は基板１の裏面４部分のみで支持されてい
る。従つて、ボンデイングパツド７とリードピン３の頂
部８とのワイヤボンデイング時において、ボンデイング
ツール（図示せず）を用いてワイヤ９をリードピン３の
頂部８に押圧した際にリードピン３の頂部８がぐらつい
てボンデイングミスが発生し易いという欠点があつた。
れるリードピン３の径も例えば0.45mmと細く、またその
リードピツチも通常254mmと狭いため、基板１に穿設さ
れるリード取付け孔２も小径のものしか明けられない。
このため、リードピン３とリード取付け孔２とのクリア
ランスが少なく、基板１とリードピン３のロー付け時に
ロー材５がピン３と取付け孔２の間隙に流れ込まず、リ
ードピン３は基板１の裏面４部分のみで支持されてい
る。従つて、ボンデイングパツド７とリードピン３の頂
部８とのワイヤボンデイング時において、ボンデイング
ツール（図示せず）を用いてワイヤ９をリードピン３の
頂部８に押圧した際にリードピン３の頂部８がぐらつい
てボンデイングミスが発生し易いという欠点があつた。
また、基板１の表面からのリードピン３の突出長を一定
にするためには特殊な治具を必要とし、基板１とリード
ピン３とのロー付け作業が繁雑となるという問題点があ
つた。
にするためには特殊な治具を必要とし、基板１とリード
ピン３とのロー付け作業が繁雑となるという問題点があ
つた。
本考案はこのような問題点を解決するために、セラミッ
ク基板上にキャップが載置され、これらセラミック基板
とキャップとの間に形成された気密空間内において表面
に回路パターンが形成されると共に半導体集積回路が搭
載された回路基板を前記セラミック基板上に固定してな
る半導体装置用パッケージにおいて、前記回路基板の周
囲領域における前記セラミック基板に該セラミック基板
面に対して垂直に所定数の円錐孔を所定の配列に設け、
これらの円錐孔にテーパ状フランジ部を有するリードピ
ンを勘合して固定したものである。
ク基板上にキャップが載置され、これらセラミック基板
とキャップとの間に形成された気密空間内において表面
に回路パターンが形成されると共に半導体集積回路が搭
載された回路基板を前記セラミック基板上に固定してな
る半導体装置用パッケージにおいて、前記回路基板の周
囲領域における前記セラミック基板に該セラミック基板
面に対して垂直に所定数の円錐孔を所定の配列に設け、
これらの円錐孔にテーパ状フランジ部を有するリードピ
ンを勘合して固定したものである。
リードピンに設けたテーパ状フランジ部がセラミツク基
板の円錐孔に嵌合して基板とリードピン間に間隙が生ぜ
ず、かつ基板表面からのリードピンの突出長が機械的に
決定される。
板の円錐孔に嵌合して基板とリードピン間に間隙が生ぜ
ず、かつ基板表面からのリードピンの突出長が機械的に
決定される。
以下、本考案の一実施例につき第１図を参照して説明す
る。同図において第２図と同一または同等の部分につい
ては同一符号を付した。
る。同図において第２図と同一または同等の部分につい
ては同一符号を付した。
第１図において11はセラミツク基板であり、この基板11
の所定のリードピン取付け位置には基板11の面に対して
垂直に、好ましくは基板11の裏面14から表面15に向けて
細くなる円錐孔12が穿設されている。この円錐孔12は焼
成されたセラミツク基板11の裏面14側からレーザ光を照
射することによつて穿設することができ例えば高い尖頭
出力を持つNd:YAGレーザ光のスポツト径を基板裏面14に
おける円錐孔12の直径に一致させることによつて、円錐
孔12を得ることができる。13はテーパ状フランジ部16を
形成したコバール（Fe−Co−Ni系合金）等の素材に金メ
ツキ等を施したリードピンであり、このフランジ部16は
基板11の表面15からの所定の突出長に応じた位置に設け
られる。このように形成されたリードピン13は基板11の
リードピン取付け孔即ち円錐孔12に基板裏面14側から挿
入され、ロー材５によつて基板裏面14側からロー付けさ
れる。従つて、円錐孔12とフランジ部16の周面が互に密
接し、集積回路６のボンデイングパツド７とリードピン
13の頂部18とのワイヤボンデイング時に、リードピン13
の頂部18がぐらつくこともなく、また基板11の表面15か
らのリードピン13の突出長も機械的に一定となる。
の所定のリードピン取付け位置には基板11の面に対して
垂直に、好ましくは基板11の裏面14から表面15に向けて
細くなる円錐孔12が穿設されている。この円錐孔12は焼
成されたセラミツク基板11の裏面14側からレーザ光を照
射することによつて穿設することができ例えば高い尖頭
出力を持つNd:YAGレーザ光のスポツト径を基板裏面14に
おける円錐孔12の直径に一致させることによつて、円錐
孔12を得ることができる。13はテーパ状フランジ部16を
形成したコバール（Fe−Co−Ni系合金）等の素材に金メ
ツキ等を施したリードピンであり、このフランジ部16は
基板11の表面15からの所定の突出長に応じた位置に設け
られる。このように形成されたリードピン13は基板11の
リードピン取付け孔即ち円錐孔12に基板裏面14側から挿
入され、ロー材５によつて基板裏面14側からロー付けさ
れる。従つて、円錐孔12とフランジ部16の周面が互に密
接し、集積回路６のボンデイングパツド７とリードピン
13の頂部18とのワイヤボンデイング時に、リードピン13
の頂部18がぐらつくこともなく、また基板11の表面15か
らのリードピン13の突出長も機械的に一定となる。
本考案になる半導体装置用パツケージは、セラミツク基
板面に対して垂直に所定数の円錐孔を所定の配列に設
け、これらの円錐孔にテーパ状フランジ部を有するリー
ドピンを嵌合し固着したので、集積回路のボンデイング
パツドとリードピンの頂部とのワイヤボンデイング時に
リードピンの頂部がぐらつくことがなく、安定したボン
デイングを行うことができる。
板面に対して垂直に所定数の円錐孔を所定の配列に設
け、これらの円錐孔にテーパ状フランジ部を有するリー
ドピンを嵌合し固着したので、集積回路のボンデイング
パツドとリードピンの頂部とのワイヤボンデイング時に
リードピンの頂部がぐらつくことがなく、安定したボン
デイングを行うことができる。
また、セラミツク基板の表面からのリードピンの突出長
がリードピンのテーパ状フランジ部によつて機械的に定
まるので、従来の棒状リードピンのごとくセラミツク基
板への装着時に格別の治具を必要とせず、パツケージの
組立てを迅速に行なうことができる。
がリードピンのテーパ状フランジ部によつて機械的に定
まるので、従来の棒状リードピンのごとくセラミツク基
板への装着時に格別の治具を必要とせず、パツケージの
組立てを迅速に行なうことができる。
第１図は本考案になる半導体装置用パツケージの一部截
断縦断面図、第２図は従来の半導体装置用パツケージの
縦断面図である。 11…セラミツク基板、12…円錐孔、13…リードピン、16
…テーパ状フランジ部、18…リードピン頂部
断縦断面図、第２図は従来の半導体装置用パツケージの
縦断面図である。 11…セラミツク基板、12…円錐孔、13…リードピン、16
…テーパ状フランジ部、18…リードピン頂部
Claims (1)
- 【請求項１】セラミック基板上にキャップが載置され、
これらセラミック基板とキャップとの間に形成された気
密空間内において表面に回路パターンが形成されると共
に半導体集積回路が搭載された回路基板を前記セラミッ
ク基板上に固定してなる半導体装置用パッケージにおい
て、前記回路基板の周囲領域における前記セラミック基
板に該セラミック基板面に対して垂直に所定数の円錐孔
を所定の配列に設け、これらの円錐孔にテーパ状フラン
ジ部を有するリードピンを嵌合して固着したことを特徴
とする半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7626389U JPH0741166Y2 (ja) | 1989-06-30 | 1989-06-30 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7626389U JPH0741166Y2 (ja) | 1989-06-30 | 1989-06-30 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0317646U JPH0317646U (ja) | 1991-02-21 |
| JPH0741166Y2 true JPH0741166Y2 (ja) | 1995-09-20 |
Family
ID=31617568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7626389U Expired - Lifetime JPH0741166Y2 (ja) | 1989-06-30 | 1989-06-30 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0741166Y2 (ja) |
-
1989
- 1989-06-30 JP JP7626389U patent/JPH0741166Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317646U (ja) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0741166Y2 (ja) | 半導体装置用パッケージ | |
| JP2000516042A (ja) | 半導体チップの取付け方法 | |
| US5828000A (en) | Semiconductor device with heat radiating plate and positioning dummy lead and lead frame therefor | |
| JP3008675B2 (ja) | 半導体チップの組立治具 | |
| JPH0368157A (ja) | 高周波用厚膜集積回路装置 | |
| JP2000012756A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JP2944139B2 (ja) | 発光装置用パッケージ | |
| JPS58186957A (ja) | リ−ドフレ−ム | |
| JPH02302068A (ja) | トランスファーモールド型混成集積回路 | |
| JPH05160316A (ja) | 半導体素子 | |
| JP2001085777A (ja) | 光半導体装置 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JPH0555436A (ja) | 半導体装置用リードフレーム | |
| JP2882102B2 (ja) | 電子部品 | |
| JPS59189659A (ja) | 半導体装置 | |
| JPH04267385A (ja) | 半導体レーザモジュール | |
| JPH06338572A (ja) | 半導体パッケージおよびその製造方法 | |
| JPS607494Y2 (ja) | 半導体装置 | |
| JPS6199359A (ja) | 混成集積回路装置 | |
| JPH04199593A (ja) | 半導体装置の外部リードボンディング装置 | |
| JPS6317336B2 (ja) | ||
| JPS62134173A (ja) | レ−ザダイボンデイングツ−ル | |
| JPS6298656A (ja) | リ−ドフレ−ム | |
| JPH11186450A (ja) | Ｌｓｉパッケージおよびその測定ジグ | |
| JPS6020544A (ja) | 半導体装置実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |