JPH0740611B2 - 光電子部品及びその製造方法 - Google Patents

光電子部品及びその製造方法

Info

Publication number
JPH0740611B2
JPH0740611B2 JP61262053A JP26205386A JPH0740611B2 JP H0740611 B2 JPH0740611 B2 JP H0740611B2 JP 61262053 A JP61262053 A JP 61262053A JP 26205386 A JP26205386 A JP 26205386A JP H0740611 B2 JPH0740611 B2 JP H0740611B2
Authority
JP
Japan
Prior art keywords
substrate
conductivity type
recess
insulating layer
optoelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61262053A
Other languages
English (en)
Other versions
JPS62109373A (ja
Inventor
ジャック・クロード・ティレ
ジャン−クロード−アンジュ・ピエール・バレ
Original Assignee
エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン filed Critical エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Publication of JPS62109373A publication Critical patent/JPS62109373A/ja
Publication of JPH0740611B2 publication Critical patent/JPH0740611B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】 本発明は第１導電形で、しかも〔100〕面に沿って配向
された上側面及び下側面を有している高度にドープした
シリコン基板内に形成した第１凹所内に設置される光電
子素子を具えており、前記第１凹所が前記基板の上側面
に対して傾斜した〔111〕面に沿って配置される４つの
面と、平坦な底部とを有しており、これらの４つの面及
び平坦な底部に第１導電層の一部が被着され、前記光電
子素子が前記平坦な底部にて前記第１導電層の一部にハ
ンダ付けされる第１導電形領域の第１電極と、前記基板
の上側面に電気的に接続される第２導電形領域の第２電
極とを有している光電子部品に関するものである。
斯種の部品は1979年２月10日に公開された日本国特許出
願の特開昭54−18692号公報から既知である。
発明者等が直面した問題は、光効率を改善する反射性の
凹所が設けられている表面取付け用の光電子部品を低コ
ストで製造し、従って使用する基本材料が入手し易く、
しかも比較的廉価で、また斯様な部品を集中的に製造し
得るようにすることにある。しかし、前記特開昭54−18
692号による光電子部品は表面取付けするのには適して
いない。
表面取付けする光電子部品はヨアシム・シーグ（Joachi
m SIEG）なる名前で1983年２月３日に第WO83/00408号と
して公告されたPCT出願から既知である。このPCT出願で
は、セラミック材料（Al2O3）製の支持体に凹所を形成
して、この凹所の底部にて光電子素子をこの素子の電気
的接続に仕える２つの金属化部分の一方にハンダ付けし
ている。表面取付け用の電気接点は導電通路（金属化し
た穴）によって形成している。
斯かる光電子部品には、アルミナの中位の熱伝導は別と
して、基本材料として高価なもの、この場合セラミック
材料を用いるために製造コストが比較的高くなり、また
凹所の形成も困難であると云う欠点がある。また、この
場合の凹所は一般に長方形で、しかも非反射性であるた
め、光電子部品の光効率には何等寄与していない。
本発明の基本概念は、支持体としてシリコン基板を用
い、これに半導体の分野で周知の技術的手段を用いて光
電子部品を集中的に製造し、ついで簡単な切断作業によ
って個々の部品を得るようにして、単価を下げると云う
ことに基づいている。しかし、本発明の基本概念はいず
れも既知の材料及び技術の単なる選択に限定されるもの
でなく、特に斯かる既知の技術を斯かる特定のケースに
特定的に適合させること、即ち各部品の支持体にその部
品の反射性凹所及び斯かる部品を表面取付けするのに好
適とする電気的な相互接続部を形成することに関するも
のである。
従って、本発明は、前記光電子部品を支持する前記基板
が、前記第１凹所の寸法よりも小さくて、しかも前記基
板の下側面から前記平坦な底部における開口まで延在す
る第２凹所を有し、前記第１及び第２凹所がこれらの各
表面に隣接して前記第１導電形とは反対の第２導電形の
領域を有し、かつ前記光電子部品を表面取付けするため
に、前記第２電極が前記第１導電層の他の残りの部分に
よって前記基板の上側面に接続されると共に前記基板の
下側面が、導電細条を形成する第２導電層を有し、前記
導電細条の第１部分が前記第２導電形の領域と電気的に
接触し、かつ前記導電細条の第２部分が前記基板と電気
的に接触するようにしたことを特徴とする。
４つの傾斜面は既知の好ましいエッチング技法により容
易に形成することができる。また、第２導電形の領域は
電圧がエレクトロルミネッセント（EL）素子に供給され
る際に逆バイアスダイオードによって反対極性の電気的
接点間を電気器に絶縁するのに仕える。従ってEL素子の
電極を結線するには特定の極性を選定する必要がある。
光電子素子の第２導電形領域と前記導電細条の第２部分
との間は基板を介して電気的に接続されるようにするた
めに基板は強度にドープする。
前記導電細条の第１部分は基板の下側面に隣接する前記
第２導電形の領域の延長部分の上に形成するのが有利で
ある。次いで、基板の下側面を第１絶縁層で覆い、前記
延長部分の上の斯かる絶縁層部分に接点開口をあけ、少
なくともこの接点開口に前記導電細条の第１部分を延在
させる。基板の上側面には少なくとも１個の接点窓を有
している第２絶縁層を被着し、前記第１導電層の前記他
の残りの部分を前記接点窓内に延在させて、基板の上側
面と前記電気的な接触を行なうようにするのが有利であ
る。前記接点窓の形状は前記反射性凹所の一辺に平行な
細長い長方形として、基板を介して形成される電気的な
接触を良好にするのが好適である。接点窓は複数個、例
えば２個形成することができる。第１導電層は第２絶縁
層の上に延在させることもできる。
本発明は支持体に形成した第１凹所の底部に配置される
光電子素子を含む表面取付用の光電子部品を製造する方
法にも関するものである。
本発明は、支持体上に配置される光電子素子を具えてい
る表面取付用の光電子部品の製造方法であって、前記支
持体が〔100〕面に沿って配向された上側面及び下側面
を有しているシリコン製の第１導電形の高度にドープし
た基板で形成される光電子部品の製造方法が： （ａ）前記基板の下側面及び上側面にそれぞれ第１絶縁
層及び第２絶縁層を堆積する工程と； （ｂ）第１二次元ラスタに従って前記第２絶縁層に第１
列の第１開口をあけると共に、前記第１ラスタと同じピ
ッチを有している第２二次元ラスタに従って前記第１絶
縁層に前記第１開口よりも小さくて、これらの第１開口
と垂直方向にて一致するように配置される第２列の第２
開口をあける工程と； （ｃ）前記基板の上側面及び下側面の〔100〕面に対し
て傾斜した〔100〕面に従って前記基板に穴をあけるこ
とのできる溶液によって前記第１開口及び第２開口を経
て前記基板を選択的にエッチングする工程であって、前
記第１開口内に平坦な底部を有する第１凹所を限定し、
かつ前記第２開口内には第２凹所を限定し、各第２凹所
が前記平坦な底部における開口を経て第１凹所に連通す
るまでエッチングする工程と； （ｄ）前記第１及び第２凹所に第１導電形とは反対の第
２導電形の表面隣接領域を形成する工程と； （ｅ）前記第１凹所の表面上に、これらの凹所を反射性
とする第１導電層の一部を具えており、前記第１導電層
の他の残りの部分が前記基板の上側面と電気的に接触
し、かつ前記基板の下側面に、各々が前記第２導電形の
少なくとも１つの領域と電気的に接触する第１部分と各
々が前記各第２凹所の付近にて基板と電気的に接触する
第２部分とを有する導電細条を形成する第２導電層を具
えている金属被膜を堆積する工程と； （ｆ）前記光電子素子の各々が、前記第１凹所の平坦な
底部上に前記第１導電層の一部と電気的に接触して配置
される第１導電形領域と、前記第１導電層の前記他の残
りの部分と電気的に接触する第２導電形領域とを有する
ように前記光電子素子をハンダ付けし、次いで基板を切
断して各単位部品が第１凹所及び第２凹所と、光電子素
子と、前記第２導電形の領域及び基板とそれぞれ電気的
に接触する前記導電細条の少なくとも１個の第１部分及
び少なくとも１個の第２部分とを具える個々の部品に切
り離されるようにして単位部品を形成する工程と； を具えていることを特徴とする。
前記（ｆ）の工程にて基板を切断する工程の前に複数の
光電子素子をハンダ付けするのが好適である。さらに本
発明方法の好適例では、前記工程（ｂ）の前に、第１絶
縁層に第１列の窓をあけ、後の工程（ｄ）にてこの窓を
経て第２導電形の領域の延長部を拡散形成し、つぎに前
記第１列の窓内に第１絶縁層の厚さよりも薄い第３絶縁
層を形成する工程ａ′を設けるようにする。
さらに本発明の好適例では、前記（ａ）と（ｂ）との間
にて、前記第１及び第２絶縁層に第２及び第３列の接点
窓をそれぞれあけ、その後これらの窓に前記２つの絶縁
層の厚さよりも薄い第４絶縁層を形成する工程ａ″を設
けるようにする。
前記工程ａ′を実施する際には、それを前記工程ａ″の
前に行ない、第３及び第４絶縁層を形成する工程は共通
とする。
本発明によれば、第３及び第４絶縁層を堆積する工程
を、酸化によりシリコン酸化物層を形成し、その後窒化
によりシリコン窒化物層を形成して行なう。
以下図面につき本発明を説明する。
第1a図では、第１導電形、例えば５×1018原子／cm3で
強度にドープされ、かつ〔100〕面に従って配向された
0.4mm程度の厚さを有しているP+形の基板１の上側面２
及び下側面４に約0.5μｍの酸化物層から成る絶縁層３
及び５をそれぞれ被着する。
第1b図では長方形の細長形の窓６（この形状を第2a図に
破線にて示してあり、これは窓６を長手方向に見た図で
ある）の二次元ラスタ（X,Y）を酸化物層５を経て形成
し、この開口を経て第２導電形に強度にドープした（例
えば５×1019原子／cm3でn+形にドープした）接点領域
７を拡散形成する。
第1c図では、ピッチｘだけ離間されるスロットをＹ方向
に形成する２列の縞状接点窓10及び11を厚い酸化物層３
を経て開ける。接点窓10は窓６の縁部17と同一平面の縁
部をもって表わしてある。接点窓10及び11を形成するの
と同時に、好ましくはｘと等しいピッチで離間されるス
ロットをＹ方向に形成する縞状接点窓12を酸化物層５を
経て形成する。接点窓12は接点窓11と基板１を挟んで一
致するように表わしてある。
接点窓10及び11の輪郭は第2b図で見ることができ、また
接点窓12の輪郭は第2a図で見ることができる。
第1d図では、基板の両面に絶縁層14を被着して、接点窓
10,11及び12並びに窓６をふさぐようにする。なお、こ
の場合の絶縁層14は厚さが約0.1μｍのシリコン酸化物
層８に厚さが約0.1μｍのシリコン窒化物層９を被着し
て形成する。なお、図面の簡略化のために絶縁層14は前
記接点窓10,11及び窓６の個所のみに示してあるだけで
あり、絶縁層３及び５も層８及び９で付随して被着され
ることを考慮して、これらの絶縁層３及び５を３′及び
５′にて示してある。
第1e図では四角形の開口20を層３′にあけると共に四角
形の開口21を窓６に隣接している層５′に開ける。開口
20の一辺の長さは約0.6mmとし、また開口21の一辺の長
さは約0.15mmとする。
開口20及び21の中心は後に詳述する理由のために互いに
一致させないようにするのが好適である。
ついでカリウム溶液でエッチングして凹所22及び26を形
成する。これらの凹所22及び26は、侵触の優先選択特性
により基板の表面２及び４に対して或る角度ａ＝54°を
囲む〔111〕面に従って配置される壁部23及び27によっ
て制限される。侵触作用は凹所22と26とが凹所22の平坦
底部24の開口25のレベルで出くわすまで継続させる。開
口25は凹所22の平坦底部24にて横方向にシフトされて位
置付けられるようにして、後に光電子素子を位置付けし
易いようにするのが好適である。
第1f図では第２導電形、例えば1019原子／cm3で強度に
ドープしたn+形の領域30を凹所22及び26に拡散形成す
る。開口21が開口６に隣接しているために、n+形領域30
は先に拡散した同一導電形の接点領域７に接触する。
第1g図では、基板が窓10,11及び接点開口12を経て露出
されるように絶縁層14の一部を除去し、かつ接点領域７
の凹所26とは反対側の端部に接点開口15をあける。つい
で、基板の上側面をスパッタリングにより完全に金属化
して、絶縁層３の残存部を覆うと共に窓10及び11を経て
基板と接触する金属化による導電層35を基板表面に形成
し、凹所22の壁部23及び底部24を金属層31（導電層35の
一部）によって覆う。なお、カリウム溶液による凹所22
の侵触処理中に生ずる僅かなアンダーエッチングの影響
により、これら凹所の上側部分33には金属層が被着され
ず、このために金属層31と35との間が電気的に絶縁され
ることは明らかである。
スパッタリング工程には、一方では接点開口12及び15に
て基板１と接触するように延在し、他方では隣接する凹
所22間におけるこれらの開口の間に位置する絶縁層５の
部分の上に延在する導電細条40をマスクを経て形成する
工程も含まれている。
第1h図は形成しようとする部品の最終工程を示す。エレ
クトロルミネッセント（EL）ダイオード50の第１導電形
領域53の金属化部分（第１電極）54は、凹所22の底部24
における金属層31にハンダ51により集中的にハンダ付け
する。開口20と21の中心を互いに一致させないので、開
口25は凹所22の平坦な底部24の隅部に位置付けられ、こ
れによりELダイオード素子50は良好にハンダ付けされ
る。凹所22の高さは、ダイオード50の第２導電形領域55
の上側の金属化部分（第２電極）52のレベルが金属化層
35と同じレベルとなるように選定するのが有利である。
このようにすれば、導電ワイヤ56を同じ行方向Ｘのすべ
ての金属化部分35及び52にハンダ付けすることができ
る。
ついでＸ及びＹ方向に平行に簡単な切断作業をすること
によって個々の部品を得ることができる。Ｙ方向に対し
平行で、しかもピッチｘだけ離間させる切断面の輪郭を
第1b図に一点鎖線にて示してある。各導電細条40は２つ
の部分40′と40″とに分ける。この２方向での切断作業
の後に各部品は使用に供する。
ELダイオード50は、その両端に逆並列に接続されるダイ
オードＤを有している（第３図）。このダイオードＤは
第１導電形の基板１と、第２導電形の拡散領域７及び30
とによって構成される。
実際上、ELダイオード50は第２導電形の拡散領域30と電
気的に接触する金属化部分31に接続される第１導電形の
領域53と、金属化部分52、導電ワイヤ56及び光電子部品
の上側表面全体を覆う金属化部分35を経て第１導電形の
基板１と電気的に接触する第２導電形の領域55とを有し
ている。
特に、第2a及び2b図を参照するに、領域55に接続される
金属化部分35と、基板の下側面に位置し、窓12を覆う金
属化部分40′との間は高度にドープした基板１によって
電気的に接続される。基板１の下側の他の金属化部分、
即ち接点開口15を覆う金属化部分40″は拡散領域７及び
30を経て領域53に電気的に接触させる。なお、斯様な構
成では金属化部分40′及び40″がダイオード50に対して
対称的で、しかも表面取付けするのに好適な部品の縁部
に沿って配列させることは明らかである。
また、凹所22の表面に金属化部分31を設けることによっ
て、この凹所が反射特性も呈することになり、これによ
り凹所22はELダイオード50の横方向の表面から放射され
る光をユーザに向けて戻すことができる。
本発明は上述した例のみに限定されるものでなく、幾多
の変更を加え得ること勿論である。
例えば、製造工程数を最小とし、また基板の両面に形成
する窓を互いに正確に整列させるためにも窓６は窓11及
び12と同時に形成することもできる。
また、構造的に見て、領域53は拡散接点領域７を用いな
くても、例えばダイオード50を取付けた後に少なくとも
凹所26内にシルクスクリーン印刷によって厚い金属層を
形成することによって基板１に接触させることもでき
る。
【図面の簡単な説明】
第1a〜1h図は本発明光電子部品を製造する順次の工程段
を示す断面図； 第2a及び2b図は本発明による完成部品の底面及び平面
図； 第３図は本発明による部品の電気的等価回路図である。 １…基板、２…基板上側面 3,5…絶縁層、４…基板下側面 ６…窓、７…接点領域 ８…シリコン酸化物層、９…シリコン窒化物層 10,11,12…接点窓、14…絶縁層 15…接点開口、20,21…開口 22,26…凹所、24…凹所底部 25…開口、30…第２導電形の領域 31…導電層、33…凹所の上側部分 35…導電層、40′,40″…導電細条 50…ELダイオード、51…ハンダ 52,54…金属化部分（電極）、53…第１導電形領域 55…第２導電形領域、56…導電ワイヤ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】第１導電形で、しかも〔100〕面に沿って
    配向された上側面（２）及び下側面（４）を有している
    高度にドープしたシリコン基板（１）内に形成した第１
    凹所（22）内に配置される光電子素子（50）を具えてお
    り、前記第１凹所（22）が前記基板の上側面（２）に対
    して傾斜した〔111〕面に沿って配置される４つの面
    と、平坦な底部（24）とを有しており、これらの４つの
    面及び平坦な底部（24）に第１導電層（35）の一部（3
    1）が被着され、前記光電子素子（50）が前記平坦な底
    部（24）にて前記第１導電層（35）の一部（31）にハン
    ダ付けされる第１導電形領域（53）の第１電極（54）
    と、前記基板（１）の上側面（２）に電気的に接続され
    る第２導電形領域（55）の第２電極（52）とを有してい
    る光電子部品において、前記光電子部品を支持する前記
    基板が、前記第１凹所（22）の寸法よりも小さくて、し
    かも前記基板の下側面（４）から前記平坦な底部（24）
    における開口（25）まで延在する第２凹所（26）を有
    し、前記第１及び第２凹所がこれらの各表面に隣接して
    前記第１導電形とは反対の第２導電形の領域（30）を有
    し、かつ前記光電子部品を表面取付けするために、前記
    第２電極（52）が前記第１導電層（35）の他の残りの部
    分によって前記基板の上側面（２）に接続されると共に
    前記基板の下側面（４）が、導電細条（40）を形成する
    第２導電層を有し、前記導電細条の第１部分（40″）が
    前記第２導電形の領域（30）と電気的に接触し、かつ前
    記導電細条の第２部分（40′）が前記基板（１）と電気
    的に接触するようにしたことを特徴とする光電子部品。
  2. 【請求項２】前記導電細条（40）の第１部分（40″）が
    前記基板の下側面（４）に隣接する前記第２導電形の領
    域（30）の延長部分（７）の上に形成されるようにした
    ことを特徴とする特許請求の範囲第１項に記載の光電子
    部品。
  3. 【請求項３】前記基板の下側面（４）に、前記延長部分
    （７）に接点開口（15）を有している第１絶縁層（5,
    5′）が被着され、かつ前記導電細条（40）の前記第１
    部分（40″）が前記開口（15）内に延在するようにした
    ことを特徴とする特許請求の範囲第２項に記載の光電子
    部品。
  4. 【請求項４】前記基板（１）の上側面（２）に、少なく
    とも１個の接点窓（10,11）を有している第２絶縁層
    （3,3′）が被着され、かつ前記第１導電層（35）の前
    記他の残りの部分が前記接点窓内に延在して前記基板
    （１）の上側面（２）との前記電気的接触が行なわれる
    ようにしたことを特徴とする特許請求の範囲第１〜３項
    のいずれか一項に記載の光電子部品。
  5. 【請求項５】前記接点窓（10,11）が縞状を成し、かつ
    前記第１凹所（22）の一辺に平行となるようにしたこと
    を特徴とする特許請求の範囲第４項に記載の光電子部
    品。
  6. 【請求項６】前記第１導電層（35）が前記第２絶縁層
    （3,3′）の上にも延在するようにしたとこを特徴とす
    る特許請求の範囲第４又は５項のいずれか一項に記載の
    光電子部品。
  7. 【請求項７】前記第２凹所（26）が前記基板の下側面
    （４）に対して傾斜した〔111〕面に沿って配置される
    ４つの面を有し、この第２凹所が前記基板の下側面
    （４）から前記平坦な底部（24）の開口（25）まで延在
    するようにしたことを特徴とする特許請求の範囲第１〜
    ６項のいずれか一項に記載の光電子部品。
  8. 【請求項８】前記第１（35）及び第２導電層（40）を金
    属製としたことを特徴とする特許請求の範囲第１〜７項
    のいずれか一項に記載の光電子部品。
  9. 【請求項９】支持体上に配置される光電子素子（50）を
    具えている表面取付用の光電子部品の製造方法であっ
    て、前記支持体が〔100〕面に沿って配向された上側面
    （２）及び下側面（４）を有しているシリコン製の第１
    導電形の高度にドープした基板（１）で形成される光電
    子部品の製造方法が： （ａ）前記基板（１）の下側面及び上側面にそれぞれ第
    １絶縁層（５）及び第２絶縁層（３）を堆積する工程
    と； （ｂ）第１二次元ラスタに従って前記第２絶縁層（3,
    3′）に第１列の第１開口（20）をあけると共に、前記
    第１ラスタと同じピッチを有している第２二次元ラスタ
    に従って前記第１絶縁層（5,5′）に前記第１開口より
    も小さくて、これらの第１開口と垂直方向にて一致する
    ように配置される第２列の第２開口（21）をあける工程
    と； （ｃ）前記基板の上側面及び下側面の〔100〕面に対し
    て傾斜した〔111〕面に従って前記基板に穴をあけるこ
    とのできる溶液によって前記第１開口（20）及び第２開
    口（21）を経て前記基板を選択的にエッチングする工程
    であって、前記第１開口（20）内に平坦な底部（24）を
    有する第１凹所（22）を限定し、かつ前記第２開口（2
    1）内には第２凹所（26）を限定し、各第２凹所（26）
    が前記平坦な底部（24）における開口（25）を経て第１
    凹所に連通するまでエッチングする工程と； （ｄ）前記第１及び第２凹所（22;26）に第１導電形と
    は反対の第２導電形の表面隣接領域（30）を形成する工
    程と； （ｅ）前記第１凹所（22）の表面上に、これらの凹所を
    反射性とする第１導電層（35）の一部（31）を具えてお
    り、前記第１導電層（35）の他の残りの部分が前記基板
    の上側面（２）と電気的に接触し、かつ前記基板の下側
    面（４）に、各々が前記第２導電形の少なくとも１つの
    領域（30）と電気的に接触する第１部分（40″）と各々
    が前記各第２凹所（26）の付近にて基板と電気的に接触
    する第２部分（40′）とを有する導電細条（40）を形成
    する第２導電層を具えている金属被膜を堆積する工程
    と； （ｆ）前記光電子素子（50）の各々が、前記第１凹所の
    平坦な底部（24）上に前記第１導電層（35）の一部（3
    1）と電気的に接触して配置される第１導電形領域（5
    3）と、前記第１導電層（35）の前記他の残りの部分と
    電気的に接触する第２導電形領域（55）とを有するよう
    に前記光電子素子（50）をハンダ付けし、次いで基板を
    切断して各単位部品が第１凹所（22）及び第２凹所（2
    6）と、光電子素子（50）と、前記第２導電形の領域（3
    0）及び基板（１）とそれぞれ電気的に接触する前記導
    電細条（40）の少なくとも１個の第１部分（40″）及び
    少なくとも１個の第２部分（40′）とを具える個々の部
    品に切り離されるようにして単位部品を形成する工程
    と； を具えていることを特徴とする光電子部品の製造方法。
  10. 【請求項１０】前記（ｆ）の工程にて基板を切断する前
    に前記複数の光電子素子（50）をハンダ付けすることを
    特徴とする特許請求の範囲第９項に記載の光電子部品の
    製造方法。
  11. 【請求項１１】前記工程（ｂ）の前に、前記第１絶縁層
    （５）に第１列の窓（６）をあけ、これらの窓を経て前
    記工程（ｄ）にて形成される第２導電形の領域（30）の
    延長部分（７）を拡散形成し、その後に前記第１列の窓
    （６）内に前記第１絶縁層（５）の厚さよりも薄い第３
    絶縁層（8,9）を形成することを特徴とする特許請求の
    範囲第９項又は第10項のいずれか一項に記載の光電子部
    品の製造方法。
  12. 【請求項１２】前記工程（ａ）と（ｂ）との間にて、前
    記第１絶縁層（５）及び第２絶縁層（３）に第２列の接
    点窓（10,11）及び第３列の接点窓（12,15）をそれぞれ
    あけ、その後これらの接点窓に前記第１絶縁層（５）及
    び第２絶縁層（３）よりも薄い第４絶縁層（14）を形成
    することを特徴とする特許請求の範囲第９〜11項のいず
    れか一項に記載の光電子部品の製造方法。
  13. 【請求項１３】前記第３及び第４絶縁層（8,9;14）を酸
    化によりシリコン酸化物層を形成し、その後シリコン窒
    化物層を形成することによって堆積することを特徴とす
    る特許請求の範囲第11項又は第12項のいずれか一項に記
    載の光電子部品の製造方法。
  14. 【請求項１４】前記導電細条（40）を形成する前記第２
    導電層を前記第１導電層（35）と同時に堆積することを
    特徴とする特許請求の範囲第９〜13項のいずれか一項に
    記載の光電子部品の製造方法。
JP61262053A 1985-11-05 1986-11-05 光電子部品及びその製造方法 Expired - Lifetime JPH0740611B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8516374A FR2589629B1 (fr) 1985-11-05 1985-11-05 Composant opto-electronique pour montage en surface et son procede de fabrication
FR8516374 1985-11-05

Publications (2)

Publication Number Publication Date
JPS62109373A JPS62109373A (ja) 1987-05-20
JPH0740611B2 true JPH0740611B2 (ja) 1995-05-01

Family

ID=9324512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61262053A Expired - Lifetime JPH0740611B2 (ja) 1985-11-05 1986-11-05 光電子部品及びその製造方法

Country Status (5)

Country Link
US (1) US4797715A (ja)
EP (1) EP0221616B1 (ja)
JP (1) JPH0740611B2 (ja)
DE (1) DE3670548D1 (ja)
FR (1) FR2589629B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378406B1 (ko) * 2006-07-27 2014-03-27 스탠리 일렉트릭 컴퍼니, 리미티드 (111)면이 있는 혼 및 컨택트 에지를 갖는 실리콘 ｌｅｄ패키지

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
NL9000161A (nl) * 1990-01-23 1991-08-16 Koninkl Philips Electronics Nv Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.
US5083192A (en) * 1990-04-30 1992-01-21 Kulicke And Soffa Industries, Inc. Cluster mount for high intensity leds
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5128749A (en) * 1991-04-08 1992-07-07 Grumman Aerospace Corporation Fused high density multi-layer integrated circuit module
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
DE19720300B4 (de) * 1996-06-03 2006-05-04 CiS Institut für Mikrosensorik gGmbH Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
DE19856331B4 (de) * 1998-12-07 2009-01-02 Robert Bosch Gmbh Verfahren zur Eingehäusung elektronischer Bauelemente
EP1146571A1 (de) * 2000-04-14 2001-10-17 Infineon Technologies AG Lichtemittierendes Halbleiterbauelement und Verfahren zu seiner Herstellung
US6600231B2 (en) * 2000-05-11 2003-07-29 Mitutoyo Corporation Functional device unit and method of producing the same
EP1251566A1 (en) * 2001-04-19 2002-10-23 United Test Center Inc. Low profile optically-sensitive semiconductor package
EP1735844B1 (en) * 2004-03-18 2019-06-19 Phoseon Technology, Inc. Use of a high-density light emitting diode array comprising micro-reflectors for curing applications
US7101789B2 (en) * 2004-09-13 2006-09-05 General Electric Company Method of wet etching vias and articles formed thereby
US7868349B2 (en) * 2005-02-17 2011-01-11 Lg Electronics Inc. Light source apparatus and fabrication method thereof
DE102005007423B3 (de) * 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
EP1696495B1 (en) * 2005-02-25 2014-10-15 LG Electronics Inc. Light source apparatus and fabrication method thereof
CN1825637B (zh) * 2005-02-25 2010-06-09 Lg电子有限公司 光源装置及其制造方法
US7411225B2 (en) * 2005-03-21 2008-08-12 Lg Electronics Inc. Light source apparatus
CN1842250B (zh) * 2005-03-28 2011-07-20 Lg电子有限公司 光源装置及其制造方法
EP1708283A1 (en) * 2005-04-02 2006-10-04 Lg Electronics Inc. Light source apparatus and fabrication method thereof
TWI394300B (zh) * 2007-10-24 2013-04-21 Advanced Optoelectronic Tech 光電元件之封裝結構及其製造方法
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
US9502612B2 (en) * 2009-09-20 2016-11-22 Viagan Ltd. Light emitting diode package with enhanced heat conduction
CN102694081B (zh) * 2011-03-21 2014-11-05 展晶科技(深圳)有限公司 发光二极管制造方法
JP6732586B2 (ja) * 2016-07-28 2020-07-29 ローム株式会社 Ｌｅｄパッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290539A (en) * 1963-09-16 1966-12-06 Rca Corp Planar p-nu junction light source with reflector means to collimate the emitted light
US4040078A (en) * 1976-05-11 1977-08-02 Bell Telephone Laboratories, Incorporated Opto-isolators and method of manufacture
JPS5353983U (ja) * 1976-10-12 1978-05-09
US4104674A (en) * 1977-02-07 1978-08-01 Honeywell Inc. Double sided hybrid mosaic focal plane
US4206005A (en) * 1978-11-27 1980-06-03 Xerox Corporation Method of making split gate LSI VMOSFET
US4241277A (en) * 1979-03-01 1980-12-23 Amp Incorporated LED Display panel having bus conductors on flexible support
EP0042484A3 (en) * 1980-06-25 1982-07-14 Northern Telecom Limited High radiance led's
US4441791A (en) * 1980-09-02 1984-04-10 Texas Instruments Incorporated Deformable mirror light modulator
FR2547087B1 (fr) * 1983-05-30 1985-07-12 Radiotechnique Compelec Element de panneau d'affichage a cristaux semi-conducteurs et panneau comportant ledit element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378406B1 (ko) * 2006-07-27 2014-03-27 스탠리 일렉트릭 컴퍼니, 리미티드 (111)면이 있는 혼 및 컨택트 에지를 갖는 실리콘 ｌｅｄ패키지

Also Published As

Publication number Publication date
FR2589629B1 (fr) 1987-12-18
EP0221616B1 (fr) 1990-04-18
FR2589629A1 (fr) 1987-05-07
EP0221616A1 (fr) 1987-05-13
US4797715A (en) 1989-01-10
DE3670548D1 (de) 1990-05-23
JPS62109373A (ja) 1987-05-20

Similar Documents

Publication Publication Date Title
JPH0740611B2 (ja) 光電子部品及びその製造方法
TW560234B (en) Wiring substrate for small electronic component and manufacturing method
US3932226A (en) Method of electrically interconnecting semiconductor elements
US4074299A (en) Light-emitting diode element and device
KR20010034345A (ko) 향상된 큐팩터를 갖는 커패시터
US4182025A (en) Manufacture of electroluminescent display devices
US3513022A (en) Method of fabricating semiconductor devices
US5661091A (en) Method of manufacturing a semiconductor device having PN junctions separated by depressions
US6292368B1 (en) Electrical power component mounted by brazing on a support and corresponding mounting process
JP3426988B2 (ja) 多数個取り配線基板
US4202001A (en) Semiconductor device having grid for plating contacts
JP2002158306A (ja) 多数個取り配線基板
US4023258A (en) Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
JPH05175553A (ja) 発光ダイオード装置
US5721044A (en) Multiple substrate
JPS6175505A (ja) チツプ型可変抵抗器用素子の製造方法
JP3656307B2 (ja) 混成集積回路装置およびその製造方法
JPS6225067A (ja) サ−マルヘツドの電極形成方法
JPH04213801A (ja) モジュール抵抗器とその製造方法
KR960043129A (ko) 반도체집적회로장치의 제조방법
EP0603973A2 (en) Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression.
JP4125858B2 (ja) 発光ダイオードおよびその製造方法
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JPH09232339A (ja) 半導体装置
JPH06120271A (ja) 半導体装置